JPH10233473A - 半導体素子の放熱構造とその放熱方法 - Google Patents
半導体素子の放熱構造とその放熱方法Info
- Publication number
- JPH10233473A JPH10233473A JP15522797A JP15522797A JPH10233473A JP H10233473 A JPH10233473 A JP H10233473A JP 15522797 A JP15522797 A JP 15522797A JP 15522797 A JP15522797 A JP 15522797A JP H10233473 A JPH10233473 A JP H10233473A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- pad
- semiconductor
- semiconductor substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Abstract
(57)【要約】
【課題】従来の半導体素子の放熱方式は、半導体素子の
外側表面に現れた熱を取り去っているだけであるため、
素子内部まで十分に冷却できず、熱の蓄積により、誤動
作や断線等の不具合を生じさせてしまう問題がある。 【解決手段】本発明は、半導体基板１上の回路素子の近
傍に形成された熱伝導配線４により、素子内部で発生し
た熱を集熱し、その熱をリード端子９を通じて、実装す
るボードの放熱用配線に伝導して放熱する。若しくは、
前記熱伝導配線２により集熱された熱を半導体基板最上
層に形成された放熱用金属膜２２に伝導して放熱する。
若しくは、前記熱伝導配線２により集熱され放熱用金属
膜２２に伝導された熱を、パッケージ１６に取り付けら
れ該放熱用金属膜２２に接続ピン２４で接続して熱を伝
導してフィン２３から放熱する半導体素子の放熱構造と
その放熱方法である。
外側表面に現れた熱を取り去っているだけであるため、
素子内部まで十分に冷却できず、熱の蓄積により、誤動
作や断線等の不具合を生じさせてしまう問題がある。 【解決手段】本発明は、半導体基板１上の回路素子の近
傍に形成された熱伝導配線４により、素子内部で発生し
た熱を集熱し、その熱をリード端子９を通じて、実装す
るボードの放熱用配線に伝導して放熱する。若しくは、
前記熱伝導配線２により集熱された熱を半導体基板最上
層に形成された放熱用金属膜２２に伝導して放熱する。
若しくは、前記熱伝導配線２により集熱され放熱用金属
膜２２に伝導された熱を、パッケージ１６に取り付けら
れ該放熱用金属膜２２に接続ピン２４で接続して熱を伝
導してフィン２３から放熱する半導体素子の放熱構造と
その放熱方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子が発生
する熱を外部に放熱させる放熱構造とその放熱方法に関
する。
する熱を外部に放熱させる放熱構造とその放熱方法に関
する。
【０００２】
【従来の技術】近年、半導体装置製造技術の進歩に伴
い、半導体集積回路が微細化され、高集積化が進んでい
る。この高集積化により、半導体素子の駆動時に発生す
る熱の処理が問題となっている。つまり、素子自身が発
生させる自己発熱により、誤動作や断線等の不具合を生
じさせてしまう恐れがあった。一般に、シリコンの接合
部の最高許容温度は、１２５〜２００℃といわれてい
る。
い、半導体集積回路が微細化され、高集積化が進んでい
る。この高集積化により、半導体素子の駆動時に発生す
る熱の処理が問題となっている。つまり、素子自身が発
生させる自己発熱により、誤動作や断線等の不具合を生
じさせてしまう恐れがあった。一般に、シリコンの接合
部の最高許容温度は、１２５〜２００℃といわれてい
る。
【０００３】従って、それ以下の温度を維持させる必要
があり、従来では、ＣＰＵ等の発熱量の大きい素子に
は、パッケージに放熱用のフィンを密着させるように取
り付けたり、小型のファンや団扇を備え付け、放熱が実
施されていた。
があり、従来では、ＣＰＵ等の発熱量の大きい素子に
は、パッケージに放熱用のフィンを密着させるように取
り付けたり、小型のファンや団扇を備え付け、放熱が実
施されていた。
【０００４】
【発明が解決しようとする課題】前述した従来の放熱方
式においては、半導体素子を設計・試作した後、半導体
素子の温度を測定し、その温度が高い場合には、前述し
たような放熱用フィンやファン等を取り付けていた。
式においては、半導体素子を設計・試作した後、半導体
素子の温度を測定し、その温度が高い場合には、前述し
たような放熱用フィンやファン等を取り付けていた。
【０００５】しかし、半導体素子がさらに高集積化、多
層配線化及びチップ面積の増大が進むと、半導体素子の
発熱量は増える傾向にあるのに対して、素子領域や配線
等が微細化され、耐熱性が低くなる。
層配線化及びチップ面積の増大が進むと、半導体素子の
発熱量は増える傾向にあるのに対して、素子領域や配線
等が微細化され、耐熱性が低くなる。
【０００６】従来の放熱方式では、半導体素子の外側表
面に現れた熱を取り去っているだけであるため、素子内
部まで十分に冷却できてはいない。一般的に半導体素子
は、多層の絶縁膜で覆われており、内部で発生した熱
は、これらの絶縁膜を通して半導体素子の表面に熱伝導
される。しかし絶縁膜は、熱伝導が低く、素子内部で発
生した熱を十分に半導体素子表面まで熱伝導していな
い。
面に現れた熱を取り去っているだけであるため、素子内
部まで十分に冷却できてはいない。一般的に半導体素子
は、多層の絶縁膜で覆われており、内部で発生した熱
は、これらの絶縁膜を通して半導体素子の表面に熱伝導
される。しかし絶縁膜は、熱伝導が低く、素子内部で発
生した熱を十分に半導体素子表面まで熱伝導していな
い。
【０００７】従って、半導体素子表面の熱を効率的に放
熱させたとしても、素子内部からの熱伝導が十分でない
と、素子内部に発生した熱が蓄積され、最高許容温度を
越えてしまう恐れがある。
熱させたとしても、素子内部からの熱伝導が十分でない
と、素子内部に発生した熱が蓄積され、最高許容温度を
越えてしまう恐れがある。
【０００８】そこで本発明は、半導体素子の内部で発生
した熱を表面へ良好に熱伝導し、効率的に放熱を行う半
導体素子の放熱構造とその放熱方法を提供することを目
的とする。
した熱を表面へ良好に熱伝導し、効率的に放熱を行う半
導体素子の放熱構造とその放熱方法を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、半導体基板に形成された回路素子の近傍
で、電気的に独立し、前記回路素子が発生させた熱を集
熱する熱伝導配線と、前記熱伝導配線に接続し、集熱さ
れた熱を外部へ伝導する熱伝導用パッドと、前記熱伝導
用パッドに接続されたリード端子を通じて、該半導体素
子の内部で発生し集熱され伝導された熱を放熱する冷却
パターンを備えたボードとを有する半導体素子の放熱構
造を提供する。
するために、半導体基板に形成された回路素子の近傍
で、電気的に独立し、前記回路素子が発生させた熱を集
熱する熱伝導配線と、前記熱伝導配線に接続し、集熱さ
れた熱を外部へ伝導する熱伝導用パッドと、前記熱伝導
用パッドに接続されたリード端子を通じて、該半導体素
子の内部で発生し集熱され伝導された熱を放熱する冷却
パターンを備えたボードとを有する半導体素子の放熱構
造を提供する。
【００１０】さらに、半導体基板に形成された回路素子
の近傍で、電気的に独立し、前記回路素子が発生させた
熱を集熱する熱伝導配線と、前記熱伝導配線に接続し、
集熱された熱を外部へ伝導する熱伝導用パッドと、 前
記放熱用パッドに接続し、前記回路素子上に形成される
層間絶縁膜を挟み該半導体基板の最上層に平面状に形成
され、前記熱伝導用パッドから伝導された熱を放熱する
放熱用パッドとを有する半導体素子の放熱構造を提供す
る。
の近傍で、電気的に独立し、前記回路素子が発生させた
熱を集熱する熱伝導配線と、前記熱伝導配線に接続し、
集熱された熱を外部へ伝導する熱伝導用パッドと、 前
記放熱用パッドに接続し、前記回路素子上に形成される
層間絶縁膜を挟み該半導体基板の最上層に平面状に形成
され、前記熱伝導用パッドから伝導された熱を放熱する
放熱用パッドとを有する半導体素子の放熱構造を提供す
る。
【００１１】また、パッケージされた前記半導体素子に
おいて、パッケージ表面に放熱板が設けられ、該パッケ
ージを貫通する接続ピンで前記放熱用パッドと前記放熱
板とを接続し、該放熱用パッドから前記放熱板へ熱の伝
導を行い放熱する半導体素子の放熱構造を提供する。
おいて、パッケージ表面に放熱板が設けられ、該パッケ
ージを貫通する接続ピンで前記放熱用パッドと前記放熱
板とを接続し、該放熱用パッドから前記放熱板へ熱の伝
導を行い放熱する半導体素子の放熱構造を提供する。
【００１２】さらに、半導体基板に形成された回路素子
の近傍に設けた、電気的に独立した専用配線により、前
記回路素子が発生させる熱を集熱し外部に放出すること
で、当該回路素子を保護する半導体素子の放熱方法を提
供する。
の近傍に設けた、電気的に独立した専用配線により、前
記回路素子が発生させる熱を集熱し外部に放出すること
で、当該回路素子を保護する半導体素子の放熱方法を提
供する。
【００１３】以上のような構成の半導体素子の放熱構造
は、半導体基板上で形成された回路素子の近傍に形成さ
れた熱伝導配線により、素子内部で発生した熱を集熱
し、その熱をリード端子を通じて、実装するボードの放
熱用配線に伝導して放熱する。若しくは、前記熱伝導配
線により集熱された熱を素半導体素子の半導体基板最上
層に形成された放熱用金属膜に伝導して放熱する。若し
くは、前記熱伝導配線により集熱され放熱用金属膜に伝
導された熱を、パッケージに取り付けられ該放熱用金属
膜に接続ピンで接続し、接続ピンを介して熱を伝導して
フィンから放熱する。
は、半導体基板上で形成された回路素子の近傍に形成さ
れた熱伝導配線により、素子内部で発生した熱を集熱
し、その熱をリード端子を通じて、実装するボードの放
熱用配線に伝導して放熱する。若しくは、前記熱伝導配
線により集熱された熱を素半導体素子の半導体基板最上
層に形成された放熱用金属膜に伝導して放熱する。若し
くは、前記熱伝導配線により集熱され放熱用金属膜に伝
導された熱を、パッケージに取り付けられ該放熱用金属
膜に接続ピンで接続し、接続ピンを介して熱を伝導して
フィンから放熱する。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。
施形態について詳細に説明する。
【００１５】図１には、本発明による第１の実施形態と
しての半導体素子の放熱構造を示し説明する。図１
（ａ）は、半導体基板の素子領域上に形成された配線層
の上面図を示し、同図（ｂ）は、半導体基板を樹脂によ
るパッケージした際の概略的な構成例を示す。
しての半導体素子の放熱構造を示し説明する。図１
（ａ）は、半導体基板の素子領域上に形成された配線層
の上面図を示し、同図（ｂ）は、半導体基板を樹脂によ
るパッケージした際の概略的な構成例を示す。
【００１６】本実施形態は、半導体基板１に形成された
トランジスタや抵抗等の回路素子に配線される信号線２
と、外部と信号の入出力を行うための信号用パッド３
と、前記回路素子や信号線２と電気的に分離し、熱の発
生源となる回路素子の近傍に形成され、発生した熱を集
熱する熱伝導配線４と、前記熱伝導配線４に接続し、熱
を取り出すための熱伝導用パッド５と、基準電位となる
ＧＮＤ配線６と、そのＧＮＤパッド７とで構成される。
トランジスタや抵抗等の回路素子に配線される信号線２
と、外部と信号の入出力を行うための信号用パッド３
と、前記回路素子や信号線２と電気的に分離し、熱の発
生源となる回路素子の近傍に形成され、発生した熱を集
熱する熱伝導配線４と、前記熱伝導配線４に接続し、熱
を取り出すための熱伝導用パッド５と、基準電位となる
ＧＮＤ配線６と、そのＧＮＤパッド７とで構成される。
【００１７】なお本実施形態において、熱伝導配線４及
び放熱用金属パッド５は、回路素子形成時に用いられる
アルミニウムや銅などの金属により形成しているが、特
に金属に限定されるものではなく、熱の伝導が高く、素
子の性能及び製造上に問題がなければ、他の材料により
形成してもよい。
び放熱用金属パッド５は、回路素子形成時に用いられる
アルミニウムや銅などの金属により形成しているが、特
に金属に限定されるものではなく、熱の伝導が高く、素
子の性能及び製造上に問題がなければ、他の材料により
形成してもよい。
【００１８】図１（ｂ）に示すように、本実施形態は、
リードフレーム８にダイボンディングなどでマウント
し、リード端子９と信号用パッド３，放熱用金属パッド
５とをそれぞれワイヤーボンディングによるワイヤー１
０で接続され、樹脂によるパッケージ１６で封止された
半導体素子１１を示す。これらのリード端子９は、入出
力信号、電源やＧＮＤ等の信号用リード端子９ａと、放
熱用リード端子９ｂとに大別される。
リードフレーム８にダイボンディングなどでマウント
し、リード端子９と信号用パッド３，放熱用金属パッド
５とをそれぞれワイヤーボンディングによるワイヤー１
０で接続され、樹脂によるパッケージ１６で封止された
半導体素子１１を示す。これらのリード端子９は、入出
力信号、電源やＧＮＤ等の信号用リード端子９ａと、放
熱用リード端子９ｂとに大別される。
【００１９】このように、放熱用リード端子９ｂにより
熱を外部に取り出せる様に構成された半導体素子を、図
２に示すような放熱機構を備えるボードに実装する。
熱を外部に取り出せる様に構成された半導体素子を、図
２に示すような放熱機構を備えるボードに実装する。
【００２０】図２に示すボード１２には、半導体素子１
１が実装された際に放熱用リード端子９ｂと接続可能に
放熱用配線１３が設けられている。この放熱用配線１３
より、外部に効率的に散熱することができる。
１が実装された際に放熱用リード端子９ｂと接続可能に
放熱用配線１３が設けられている。この放熱用配線１３
より、外部に効率的に散熱することができる。
【００２１】さらに必要で有れば、図示するように、冷
媒１５により前記放熱用配線１３を冷やす冷却源１４を
設けてもよい。この冷却源１４は、外部から供給され
る、若しくは内蔵する冷媒１５により、放熱用配線１３
を冷却する。勿論、冷却源１４は、放熱の関係で必要で
なければ設けなくともよい。
媒１５により前記放熱用配線１３を冷やす冷却源１４を
設けてもよい。この冷却源１４は、外部から供給され
る、若しくは内蔵する冷媒１５により、放熱用配線１３
を冷却する。勿論、冷却源１４は、放熱の関係で必要で
なければ設けなくともよい。
【００２２】このように構成された本実施形態は、半導
体基板内で発生した熱が熱伝導の高い熱伝導配線を経
て、熱伝導用パッドに集められ、実装したボード上の放
熱用配線により、効率的に放熱される。さらに、放熱用
配線を冷媒で冷却することにより効率を高めることもで
きる。
体基板内で発生した熱が熱伝導の高い熱伝導配線を経
て、熱伝導用パッドに集められ、実装したボード上の放
熱用配線により、効率的に放熱される。さらに、放熱用
配線を冷媒で冷却することにより効率を高めることもで
きる。
【００２３】また、冷却源として、熱を電気に変換する
電熱素子を設置して、吸熱を行い、発生した電気を電源
として利用してもよい。さらに、冷却源の冷媒として、
冷却水を用いることもでき、例えば、外部に設置した冷
却装置により冷却された冷却水を循環・供給して、冷却
してもよい。
電熱素子を設置して、吸熱を行い、発生した電気を電源
として利用してもよい。さらに、冷却源の冷媒として、
冷却水を用いることもでき、例えば、外部に設置した冷
却装置により冷却された冷却水を循環・供給して、冷却
してもよい。
【００２４】このような放熱用配線や冷却源を用いて、
効率的に発生した熱の伝導及び冷却を速め、半導体基板
を多層構造に形成しても熱が内部に蓄積されることなく
放熱できる。
効率的に発生した熱の伝導及び冷却を速め、半導体基板
を多層構造に形成しても熱が内部に蓄積されることなく
放熱できる。
【００２５】次に、本発明による第２の実施形態として
の半導体素子の放熱構造について説明する。本実施形態
は、前述した第１の実施形態における半導体基板に、さ
らに放熱用金属パッドを形成したものである。
の半導体素子の放熱構造について説明する。本実施形態
は、前述した第１の実施形態における半導体基板に、さ
らに放熱用金属パッドを形成したものである。
【００２６】図３（ａ）は、半導体基板の素子領域上に
形成された配線層の上面図を示し、同図（ｂ）は、前記
半導体基板の最上層の上面図を示し、同図（ｃ）は、前
記半導体基板のＡ−Ａ断面図を示す。本実施形態におい
て、図１に示した構成部位と同等の部位には、同じ参照
符号を付して、その説明を省略する。
形成された配線層の上面図を示し、同図（ｂ）は、前記
半導体基板の最上層の上面図を示し、同図（ｃ）は、前
記半導体基板のＡ−Ａ断面図を示す。本実施形態におい
て、図１に示した構成部位と同等の部位には、同じ参照
符号を付して、その説明を省略する。
【００２７】本実施形態は、半導体基板１に形成された
トランジスタや抵抗等の回路素子に配線される信号線２
と、外部と信号の入出力を行うための信号用パッド３
と、前記回路素子や信号線と電気的に分離し、熱の発生
源となる回路素子の近傍に形成され、発生した熱を集熱
する熱伝導配線４と、前記熱伝導配線４に接続し、熱を
取り出すための熱伝導用パッド５と、前記放熱用金属パ
ッド５に接続し、層間絶縁膜（パッシベーション膜）２
１を挟んで、図３（ｂ）に示すような半導体基板１の最
上層に平面状に形成され、散熱を行うための放熱用金属
膜２２と、ＧＮＤ配線６及びそのＧＮＤパッド７とで構
成される。
トランジスタや抵抗等の回路素子に配線される信号線２
と、外部と信号の入出力を行うための信号用パッド３
と、前記回路素子や信号線と電気的に分離し、熱の発生
源となる回路素子の近傍に形成され、発生した熱を集熱
する熱伝導配線４と、前記熱伝導配線４に接続し、熱を
取り出すための熱伝導用パッド５と、前記放熱用金属パ
ッド５に接続し、層間絶縁膜（パッシベーション膜）２
１を挟んで、図３（ｂ）に示すような半導体基板１の最
上層に平面状に形成され、散熱を行うための放熱用金属
膜２２と、ＧＮＤ配線６及びそのＧＮＤパッド７とで構
成される。
【００２８】この半導体素子の製造工程においては、例
えば、半導体基板１にトランジスタや抵抗等の回路素子
を形成する。その後、金属からなる回路素子間を接続す
る信号線２、前述した熱伝導配線４及び、これらに接続
する信号用パッド３や放熱用金属パッド５を、通常の半
導体装置製造技術の薄膜形成技術やフォトリソグラフィ
技術、及びエッチング技術により、パターン形成する。
えば、半導体基板１にトランジスタや抵抗等の回路素子
を形成する。その後、金属からなる回路素子間を接続す
る信号線２、前述した熱伝導配線４及び、これらに接続
する信号用パッド３や放熱用金属パッド５を、通常の半
導体装置製造技術の薄膜形成技術やフォトリソグラフィ
技術、及びエッチング技術により、パターン形成する。
【００２９】さらに上層に、層間絶縁膜２１を例えば、
ＣＶＤ技術により堆積し、その後、半導体基板１の表面
に放熱用金属膜２２となるべき金属膜を形成する。
ＣＶＤ技術により堆積し、その後、半導体基板１の表面
に放熱用金属膜２２となるべき金属膜を形成する。
【００３０】なお、放熱用金属膜２２は、前述した熱伝
導配線４、放熱用金属パッド５と同様に、アルミニウム
や銅などの金属により形成されるが、特に金属に限定さ
れるものではなく、熱の伝導が高く、素子の性能及び製
造上に問題がなければ、他の材料により形成してもよ
い。
導配線４、放熱用金属パッド５と同様に、アルミニウム
や銅などの金属により形成されるが、特に金属に限定さ
れるものではなく、熱の伝導が高く、素子の性能及び製
造上に問題がなければ、他の材料により形成してもよ
い。
【００３１】このように構成された半導体素子におい
て、半導体基板内部の駆動素子等から発生した熱は、熱
伝導配線４により集熱され、放熱用金属パッド５を経
て、放熱用金属膜２２により散熱される。
て、半導体基板内部の駆動素子等から発生した熱は、熱
伝導配線４により集熱され、放熱用金属パッド５を経
て、放熱用金属膜２２により散熱される。
【００３２】従って、従来では層間絶縁膜等を介して熱
を伝導していたものが、本実施形態では、熱伝導の高い
部材により形成される熱伝導配線４、放熱用金属パッド
５を経て、放熱用金属膜２２により散熱されるため、半
導体素子内部の発熱を効率的に放熱することができる。
図４は、前述した第２の実施形態の半導体基板をパッケ
ージで封止した際の半導体素子の断面構造を示す。この
半導体素子は、リードフレーム８にダイボンディングな
どでマウントし、リード端子９と信号用パッド３，放熱
用金属パッド５とをそれぞれワイヤーボンディングで接
続する。これらのリード端子９は、信号用リード端子９
ａと放熱用リード端子９ｂとに別れており、放熱用リー
ド端子９ａは、ボードに実装した際には、電気的に独立
させるか、図２に示したようなボード１２に実装して、
放熱用配線１３により散熱を行ってもよい。
を伝導していたものが、本実施形態では、熱伝導の高い
部材により形成される熱伝導配線４、放熱用金属パッド
５を経て、放熱用金属膜２２により散熱されるため、半
導体素子内部の発熱を効率的に放熱することができる。
図４は、前述した第２の実施形態の半導体基板をパッケ
ージで封止した際の半導体素子の断面構造を示す。この
半導体素子は、リードフレーム８にダイボンディングな
どでマウントし、リード端子９と信号用パッド３，放熱
用金属パッド５とをそれぞれワイヤーボンディングで接
続する。これらのリード端子９は、信号用リード端子９
ａと放熱用リード端子９ｂとに別れており、放熱用リー
ド端子９ａは、ボードに実装した際には、電気的に独立
させるか、図２に示したようなボード１２に実装して、
放熱用配線１３により散熱を行ってもよい。
【００３３】また、半導体基板１において層間絶縁膜２
１を厚くして、その上面に放熱用金属膜２２を形成し、
パッケージ１６の上面の厚さを薄くして、該パッケージ
表面への熱の伝導を高めてもよい。
１を厚くして、その上面に放熱用金属膜２２を形成し、
パッケージ１６の上面の厚さを薄くして、該パッケージ
表面への熱の伝導を高めてもよい。
【００３４】図５には、図４に示した半導体素子の変形
例を示し説明する。
例を示し説明する。
【００３５】本変形例は、前記半導体素子のパッケージ
１６の上面に放熱用のフィン２３を設けた構成である。
このフィン２３により、パッケージ表面からの放熱の効
果率を高めることができる。このフィン２３は、図１に
示した半導体素子やボード１２上に設けてもよい。
１６の上面に放熱用のフィン２３を設けた構成である。
このフィン２３により、パッケージ表面からの放熱の効
果率を高めることができる。このフィン２３は、図１に
示した半導体素子やボード１２上に設けてもよい。
【００３６】さらに図６には、図５に示した半導体素子
の変形例を示し説明する。
の変形例を示し説明する。
【００３７】この変形例は、図５に示したフィン２３が
パッケージ１６を貫通して、放熱用金属膜２２に接着す
る複数の接続ピン２４を設け、さらに熱の伝導効率を高
めることができる。前記接続ピン２４は、例えば、Ａ
ｌ，Ｍｏ，Ｚｒ等の高熱伝導性物質を材料に用いて形成
できるが、特に限定されるものではない。
パッケージ１６を貫通して、放熱用金属膜２２に接着す
る複数の接続ピン２４を設け、さらに熱の伝導効率を高
めることができる。前記接続ピン２４は、例えば、Ａ
ｌ，Ｍｏ，Ｚｒ等の高熱伝導性物質を材料に用いて形成
できるが、特に限定されるものではない。
【００３８】また、このような構成において、前述した
実施形態や変形例においては、放熱用金属パッド５を設
けて、ワイヤーボンディング１０でリード端子９ａに接
続して、外部に発生した熱を取り出していたが、このよ
うな構造であれば、これらのパッドやリード端子を設け
る必要がなく、放熱用金属膜２２に伝わる熱を直接、外
部に放熱することが可能となり、これまで必要であった
放熱のためのスペースが縮小され、さらに高集積化が可
能となる。
実施形態や変形例においては、放熱用金属パッド５を設
けて、ワイヤーボンディング１０でリード端子９ａに接
続して、外部に発生した熱を取り出していたが、このよ
うな構造であれば、これらのパッドやリード端子を設け
る必要がなく、放熱用金属膜２２に伝わる熱を直接、外
部に放熱することが可能となり、これまで必要であった
放熱のためのスペースが縮小され、さらに高集積化が可
能となる。
【００３９】ただし、このような放熱用金属膜２２によ
る放熱で十分でない場合には、第１の実施形態のように
実装するボードに冷却機構を設けて、リード端子を通じ
て、冷却機構で放熱してもよい。
る放熱で十分でない場合には、第１の実施形態のように
実装するボードに冷却機構を設けて、リード端子を通じ
て、冷却機構で放熱してもよい。
【００４０】次に図７には、本発明による第３の実施形
態として、半導体素子の放熱構造を多層構造の半導体素
子に適用した例を示し説明する。
態として、半導体素子の放熱構造を多層構造の半導体素
子に適用した例を示し説明する。
【００４１】この半導体素子は、半導体基板３１上に形
成された集熱領域ｎとなるフィールド酸化膜３２に接合
する集熱用ポリシリコン配線３３を形成し、さらに、こ
れらの集熱用ポリシリコン配線３３にビアコンタクト３
４で接続する第１の熱伝導配線３５を形成する。前記集
熱用ポリシリコン配線３３は、集積回路の中で発熱量の
多いトランジスタや抵抗等の回路素子領域ｍの外周から
囲むように形成されており、これらの集熱用ポリシリコ
ン配線３３で発生した熱を集熱する。
成された集熱領域ｎとなるフィールド酸化膜３２に接合
する集熱用ポリシリコン配線３３を形成し、さらに、こ
れらの集熱用ポリシリコン配線３３にビアコンタクト３
４で接続する第１の熱伝導配線３５を形成する。前記集
熱用ポリシリコン配線３３は、集積回路の中で発熱量の
多いトランジスタや抵抗等の回路素子領域ｍの外周から
囲むように形成されており、これらの集熱用ポリシリコ
ン配線３３で発生した熱を集熱する。
【００４２】さらに、第１の熱伝導配線３５の上層に
は、層間絶縁膜を介して、ビアコンタクト３６で接続さ
れる第２の熱伝導用配線３７が形成され、これに接続す
る放熱用金属パッド３８が設けられる。この放熱用金属
パッド３８は、前述したと同様に最上層に形成される平
面状の放熱用金属膜２２に接続される。
は、層間絶縁膜を介して、ビアコンタクト３６で接続さ
れる第２の熱伝導用配線３７が形成され、これに接続す
る放熱用金属パッド３８が設けられる。この放熱用金属
パッド３８は、前述したと同様に最上層に形成される平
面状の放熱用金属膜２２に接続される。
【００４３】本実施形態における発生した熱を集熱する
熱伝導用配線をどのように配置するかは、素子や信号線
の配置によりレイアウトが決定される。
熱伝導用配線をどのように配置するかは、素子や信号線
の配置によりレイアウトが決定される。
【００４４】次に、図８には、本発明による第４の実施
形態として、半導体素子に冷却用のリード端子を設けた
構成例を示し説明する。
形態として、半導体素子に冷却用のリード端子を設けた
構成例を示し説明する。
【００４５】前述した各実施形態では、信号用リード端
子を放熱用リード端子として利用したが、本実施形態
は、リードフレームのチップ設置板を枠に固定する保持
ピンを放熱用リード端子として用いた例である。
子を放熱用リード端子として利用したが、本実施形態
は、リードフレームのチップ設置板を枠に固定する保持
ピンを放熱用リード端子として用いた例である。
【００４６】このリードフレーム４１は、半導体基板
（半導体素子）４２の各パッド４３とワイヤーボンディ
ングされた信号配線により接続される信号用リード端子
４４と、製造の際に各信号用リード端子４４を支持する
ための枠４５と、半導体基板４２をダイボンディングし
てマウントするチップ設置板４６と、製造時には前記チ
ップ設置板４６を枠４５に固定し、枠４５と切り離した
後に放熱用に用いる放熱用リード端子４７ａ，４７ｂと
で構成される。これらの放熱用リード端子４７ａ，４７
ｂは、それぞれ半導体基板に設けられた放熱用金属パッ
ドと熱伝導配線でボンディング接続され、回路素子から
発生した熱を効率よく熱伝導できるように構成されてい
る。
（半導体素子）４２の各パッド４３とワイヤーボンディ
ングされた信号配線により接続される信号用リード端子
４４と、製造の際に各信号用リード端子４４を支持する
ための枠４５と、半導体基板４２をダイボンディングし
てマウントするチップ設置板４６と、製造時には前記チ
ップ設置板４６を枠４５に固定し、枠４５と切り離した
後に放熱用に用いる放熱用リード端子４７ａ，４７ｂと
で構成される。これらの放熱用リード端子４７ａ，４７
ｂは、それぞれ半導体基板に設けられた放熱用金属パッ
ドと熱伝導配線でボンディング接続され、回路素子から
発生した熱を効率よく熱伝導できるように構成されてい
る。
【００４７】一般的には、チップ設置板４６は、保持ピ
ンと称される支持体により枠４５に固定されている。こ
の保持ピンは、半導体基板４２が樹脂でパッケージされ
るまでの間、チップ設置板４５を固定し、樹脂封止工程
の後に切断される。
ンと称される支持体により枠４５に固定されている。こ
の保持ピンは、半導体基板４２が樹脂でパッケージされ
るまでの間、チップ設置板４５を固定し、樹脂封止工程
の後に切断される。
【００４８】本実施形態では、図８に示すように、この
保持ピンの幅を広く形成し、点線で示すパッケージされ
た半導体素子４８を枠４５から外す場合に、図９に示す
ように、他の信号リード端子４４と同様に枠から切り離
し、折り曲げる。
保持ピンの幅を広く形成し、点線で示すパッケージされ
た半導体素子４８を枠４５から外す場合に、図９に示す
ように、他の信号リード端子４４と同様に枠から切り離
し、折り曲げる。
【００４９】そして、前述した図２に示したと同様な放
熱用配線が設けられたボードに、例えば、図１０
（ａ），（ｂ）に示すように実装して、外部に効率的に
散熱することができる。図１０（ａ）は、ボード５１に
放熱用リード端子５２ａ，５２ｂを半田付け等で実装し
たものであり、図１０（ｂ）は、ボード５１の放熱用配
線に放熱用リード端子５３ａ，５３ｂを接触させて熱伝
導させたものである。
熱用配線が設けられたボードに、例えば、図１０
（ａ），（ｂ）に示すように実装して、外部に効率的に
散熱することができる。図１０（ａ）は、ボード５１に
放熱用リード端子５２ａ，５２ｂを半田付け等で実装し
たものであり、図１０（ｂ）は、ボード５１の放熱用配
線に放熱用リード端子５３ａ，５３ｂを接触させて熱伝
導させたものである。
【００５０】このような構成により、半導体基板内で発
生した熱は、マウントして接触するチップ設置板を通し
て、半導体基板裏面側から放熱用リード端子に熱伝導
し、半導体素子外に効率的に散熱する。
生した熱は、マウントして接触するチップ設置板を通し
て、半導体基板裏面側から放熱用リード端子に熱伝導
し、半導体素子外に効率的に散熱する。
【００５１】また本実施形態は、前述した第１乃至第３
の実施形態のように、信号を入出力する信号用リード端
子を利用していないため、ピンアサインにおいても、一
般の製品と互換性を有しており、容易に適用することが
できる。
の実施形態のように、信号を入出力する信号用リード端
子を利用していないため、ピンアサインにおいても、一
般の製品と互換性を有しており、容易に適用することが
できる。
【００５２】次に、第５の実施形態としての半導体素子
の放熱構造とその放熱方法について説明する。
の放熱構造とその放熱方法について説明する。
【００５３】前述した各実施形態は、半導体基板をパッ
ケージして使用することを前提としていたが、本実施形
態は、半導体基板をパッケージせずに使用する場合に好
適するものである。
ケージして使用することを前提としていたが、本実施形
態は、半導体基板をパッケージせずに使用する場合に好
適するものである。
【００５４】図１１（ａ）は、半導体基板をフェースア
ップ状態でＴＡＢ（Tape AutomatedBonding）によりマ
ウントした例を示している。ＴＡＢ基板６０上に半導体
基板６２がフェースアップの状態で接着される。そして
ＴＡＢ基板６０上に印刷等で形成された基板電極６１に
リード端子６４が固定される。このリード端子６４の先
端部下面側に設けられたバンプ６６を介して、半導体基
板６２に形成された電極と接続する。そして半導体基板
６２の表面には、図３（ｂ）において述べたような放熱
用金属膜２２と同様な放熱用金属膜６３が形成されてお
り、半導体基板６２の内部で発生した熱を放熱すること
ができる。
ップ状態でＴＡＢ（Tape AutomatedBonding）によりマ
ウントした例を示している。ＴＡＢ基板６０上に半導体
基板６２がフェースアップの状態で接着される。そして
ＴＡＢ基板６０上に印刷等で形成された基板電極６１に
リード端子６４が固定される。このリード端子６４の先
端部下面側に設けられたバンプ６６を介して、半導体基
板６２に形成された電極と接続する。そして半導体基板
６２の表面には、図３（ｂ）において述べたような放熱
用金属膜２２と同様な放熱用金属膜６３が形成されてお
り、半導体基板６２の内部で発生した熱を放熱すること
ができる。
【００５５】同様に、図１１（ｂ）には、半導体基板を
フェースダウン状態でＴＡＢによりマウントした例を示
している。この例では、半導体基板６２の電極及び素子
形成面が下方を向いており、バンプ６６により接続され
ている。この場合には、半導体基板６２の本来の裏面側
がマウントにより上向きとなるため、その裏面側に放熱
用金属膜６７を形成する。この図１１（ｂ）の構成例
は、前述した同図（ａ）例による放熱用金属膜６３より
も、半導体基板６２の面積を最大として、面積の大きい
放熱用金属膜６７が形成される。
フェースダウン状態でＴＡＢによりマウントした例を示
している。この例では、半導体基板６２の電極及び素子
形成面が下方を向いており、バンプ６６により接続され
ている。この場合には、半導体基板６２の本来の裏面側
がマウントにより上向きとなるため、その裏面側に放熱
用金属膜６７を形成する。この図１１（ｂ）の構成例
は、前述した同図（ａ）例による放熱用金属膜６３より
も、半導体基板６２の面積を最大として、面積の大きい
放熱用金属膜６７が形成される。
【００５６】次に図１１（ｃ）には、フリップ・チップ
法により半導体基板をマウントした例を示す。
法により半導体基板をマウントした例を示す。
【００５７】この例は、基板６８上に形成された基板電
極６９にバンプ７０により、半導体基板６２が固定さ
れ、さらにその電極と電気的に接続される。そして半導
体基板６２に設けられた放熱用金属膜６７により放熱を
行う。
極６９にバンプ７０により、半導体基板６２が固定さ
れ、さらにその電極と電気的に接続される。そして半導
体基板６２に設けられた放熱用金属膜６７により放熱を
行う。
【００５８】また、図１２に示すように、半導体基板表
面に形成した放熱用金属膜６７に放熱の補助となる放熱
用フィン７１等の放熱部品を直接的に取り付けてもよ
い。
面に形成した放熱用金属膜６７に放熱の補助となる放熱
用フィン７１等の放熱部品を直接的に取り付けてもよ
い。
【００５９】本実施形態は、半導体基板をパッケージ無
しで実装するマウント方式に適用でき、また前述した実
施形態のように、実装する基板に放熱用配線を形成し
て、バンプを介して、熱伝導を行い、放熱してもよい。
しで実装するマウント方式に適用でき、また前述した実
施形態のように、実装する基板に放熱用配線を形成し
て、バンプを介して、熱伝導を行い、放熱してもよい。
【００６０】本実施形態では、半導体基板とマウント基
板との接続にバンプを用いた、ワイヤーレスボンディン
グによる実装を適用させて説明したが、前述したワイヤ
ーボンディングにおいても実装後にワイヤーが問題にな
らなければ、ワイヤーボンディングであってもよい。
板との接続にバンプを用いた、ワイヤーレスボンディン
グによる実装を適用させて説明したが、前述したワイヤ
ーボンディングにおいても実装後にワイヤーが問題にな
らなければ、ワイヤーボンディングであってもよい。
【００６１】以上説明したように、本実施形態によれ
ば、半導体基板内部の回路素子等から発生した熱が、熱
伝導の高い金属等の部材からなる熱伝導配線により集熱
され、放熱用金属パッド、リード端子を経て、実装され
るボードに設けられた放熱用配線で放熱されことによ
り、該発生した熱を効率的に放熱することができる。
ば、半導体基板内部の回路素子等から発生した熱が、熱
伝導の高い金属等の部材からなる熱伝導配線により集熱
され、放熱用金属パッド、リード端子を経て、実装され
るボードに設けられた放熱用配線で放熱されことによ
り、該発生した熱を効率的に放熱することができる。
【００６２】さらに、半導体基板最上部に放熱用金属膜
を形成し、半導体基板内部から発生した熱が伝導率の高
い熱伝導配線により集熱され、放熱用金属パッドを介し
て、効率的に放熱用金属膜で放熱することができる。ま
た、半導体素子のパッケージ表面に放熱用のフィンを取
り付け、発生した熱を効率的に放熱することができる。
そして、半導体素子のパッケージを貫通して、前記フィ
ンと前記放熱用金属膜を接続ピンで接続して、熱伝導配
線により集熱し、放熱用金属膜から接続ピンを介して伝
導された熱を効率よくフィンで放熱することができる。
を形成し、半導体基板内部から発生した熱が伝導率の高
い熱伝導配線により集熱され、放熱用金属パッドを介し
て、効率的に放熱用金属膜で放熱することができる。ま
た、半導体素子のパッケージ表面に放熱用のフィンを取
り付け、発生した熱を効率的に放熱することができる。
そして、半導体素子のパッケージを貫通して、前記フィ
ンと前記放熱用金属膜を接続ピンで接続して、熱伝導配
線により集熱し、放熱用金属膜から接続ピンを介して伝
導された熱を効率よくフィンで放熱することができる。
【００６３】また、本発明による半導体基板の積層構造
で、従来、配線がなく層間絶縁膜で充填していた領域に
熱伝導配線を形成して、集熱を行っているため、配線分
布の粗密をなくし、上層に形成する絶縁膜の平坦化が容
易になる。また、従来では平坦化のために形成していた
ダミー配線を集熱用の熱伝導配線として利用することに
より、効率的に適用することができる。またダミー配線
に限らず、電気的に独立する配線で有れば、利用するこ
とができる。
で、従来、配線がなく層間絶縁膜で充填していた領域に
熱伝導配線を形成して、集熱を行っているため、配線分
布の粗密をなくし、上層に形成する絶縁膜の平坦化が容
易になる。また、従来では平坦化のために形成していた
ダミー配線を集熱用の熱伝導配線として利用することに
より、効率的に適用することができる。またダミー配線
に限らず、電気的に独立する配線で有れば、利用するこ
とができる。
【００６４】
【発明の効果】以上詳述したように本発明によれば、半
導体素子の内部で発生した熱を表面へ良好に熱伝導し、
効率的に放熱を行う半導体素子の放熱構造とその放熱方
法を提供することができる。
導体素子の内部で発生した熱を表面へ良好に熱伝導し、
効率的に放熱を行う半導体素子の放熱構造とその放熱方
法を提供することができる。
【図１】第１の実施形態としての半導体素子の放熱構造
を示す図である。
を示す図である。
【図２】図１に示した半導体素子を放熱構造を備えるボ
ードに実装した例を示す図である。
ードに実装した例を示す図である。
【図３】第２の実施形態としての半導体素子の放熱構造
を示す図である。
を示す図である。
【図４】図３に示した第２の実施形態の半導体基板をパ
ッケージで封止した際の半導体素子の断面構造を示す図
である。
ッケージで封止した際の半導体素子の断面構造を示す図
である。
【図５】図４に示した半導体素子の変形例を示す図であ
る。
る。
【図６】図５に示した半導体素子の変形例を示す図であ
る。
る。
【図７】第３の実施形態として、半導体素子の放熱構造
を多層構造の半導体素子に適用した例を示す図である。
を多層構造の半導体素子に適用した例を示す図である。
【図８】第４の実施形態として、半導体基板をダイボン
ディングする設置板に放熱用端子を設けて、半導体基板
の裏面側から放熱を行う例を示す図である。
ディングする設置板に放熱用端子を設けて、半導体基板
の裏面側から放熱を行う例を示す図である。
【図９】第４の実施形態の放熱リード端子を備える半導
体素子の外観構成を示す図である。
体素子の外観構成を示す図である。
【図１０】第４の実施形態の半導体基板を放熱用配線を
有するボードに実装した例を示す図である。
有するボードに実装した例を示す図である。
【図１１】第５の実施形態の半導体基板を放熱用配線を
有するボードに実装した例を示す図である。
有するボードに実装した例を示す図である。
【図１２】第５の実施形態の変形例を示す図である。
１…半導体基板 ２…信号線 ３…信号用パッド ４…熱伝導配線 ５…熱伝導用パッド ６…ＧＮＤ配線 ７…ＧＮＤパッド ８…リードフレーム ９…リード端子 ９ａ…信号用のリード端子 ９ｂ…放熱用リード端子 １０…ワイヤー １１…半導体素子 １２…ボード １３…放熱用配線 １４…冷却源 １５…冷媒 １６…パッケージ ２１…層間絶縁膜 ２２…放熱用金属膜
Claims (14)
- 【請求項１】 半導体基板に形成された回路素子の近傍
で、電気的に独立し、前記回路素子が発生させた熱を集
熱する熱伝導配線と、 前記熱伝導配線に接続し、集熱された熱を外部へ伝導す
る熱伝導用パッドと、を具備することを特徴とする半導
体素子の放熱構造。 - 【請求項２】 前記半導体素子において、 前記熱伝導配線及び前記熱伝導用パッドが、金属若しく
は、層間絶縁膜の熱伝導よりも速い熱伝導の部材のいず
れかにより形成されることを特徴とする請求項１記載の
半導体素子の放熱構造。 - 【請求項３】 パッケージされた前記半導体素子を実装
し、前記熱伝導用パッドに接続されたリード端子を通じ
て、該半導体素子の内部で発生し集熱され伝導された熱
を放熱する冷却パターンを備えたボードを、さらに具備
することを特徴とする請求項１記載の半導体素子の放熱
構造。 - 【請求項４】 前記冷却パターンを冷媒で冷却する冷却
手段をさらに具備することを特徴とする請求項３記載の
半導体素子の放熱構造。 - 【請求項５】 半導体基板に形成された回路素子の近傍
で、電気的に独立し、前記回路素子が発生させた熱を集
熱する熱伝導配線と、 前記熱伝導配線に接続し、集熱された熱を外部へ伝導す
る熱伝導用パッドと、 前記放熱用パッドに接続し、前記回路素子上に形成され
る層間絶縁膜を挟み該半導体基板の最上層に平面状に形
成され、前記熱伝導用パッドから伝導された熱を放熱す
る放熱用パッドと、を具備することを特徴とする半導体
素子の放熱構造。 - 【請求項６】 前記半導体素子において、 前記熱伝導配線、前記放熱用パッド及び前記放熱用パッ
ドが、金属若しくは、層間絶縁膜の熱伝導よりも速い熱
伝導の部材のいずれかにより形成されることを特徴とす
る請求項５記載の半導体素子の放熱構造。 - 【請求項７】 パッケージされた前記半導体素子におい
て、 前記パッケージに密着し、前記放熱用パッドから該パッ
ケージ表面まで伝導された前記半導体素子の内部で発生
した熱を放熱する放熱板を備えたことを特徴とする請求
項５記載の半導体素子の放熱構造。 - 【請求項８】 パッケージされた前記半導体素子におい
て、 前記パッケージを貫通して、前記放熱用パッドと前記放
熱板とを接続し、該放熱用パッドから前記放熱板へ熱の
伝導を行う接続ピンを、さらに具備することを特徴とす
る請求項７記載の半導体素子の放熱構造。 - 【請求項９】 半導体基板で、積層された層間絶縁膜で
区切られた各素子形成層に形成された回路素子をそれぞ
れ取り囲み及び近傍に、電気的に独立して、前記回路素
子が発生させた熱を集熱する熱伝導配線と、 前記各素子形成層毎に形成された前記熱伝導配線を、積
層方向で最下層に形成された熱伝導配線から最上層に形
成された熱伝導配線までを接続する配線と、 前記最上層に形成された熱伝導配線に接続する放熱用パ
ッドと、 前記放熱用パッドに接続し、前記回路素子上に形成され
る層間絶縁膜を挟み該半導体基板の最上層に平面状に形
成され、前記熱伝導用パッドから伝導された熱を放熱す
る放熱用パッドと、を具備し、 回路素子が多層に形成された半導体素子の内部で発生し
た熱を前記放熱用パッドから放熱することを特徴とする
半導体素子の放熱構造。 - 【請求項１０】 半導体基板に形成された回路素子の近
傍に設けた、電気的に独立した専用配線により、前記回
路素子が発生させる熱を集熱し外部に放出することで、
当該回路素子を保護することを特徴とする半導体素子の
放熱方法。 - 【請求項１１】 半導体基板がマウントされるチップ設
置板に接続し、パッケージ外側に熱伝導する放熱用リー
ド端子を具備し、 前記半導体基板の裏面側及び熱伝導配線により回路素子
で発生した熱を集熱して外部に熱伝導することを特徴と
する半導体素子の放熱構造。 - 【請求項１２】 パッケージされた前記半導体素子を実
装し、前記放熱用リード端子を通して、伝導された熱を
放熱する冷却パターンを備えたボードを、さらに具備す
ることを特徴とする請求項１１記載の半導体素子の放熱
構造。 - 【請求項１３】 半導体基板の表面に形成された金属か
らなる放熱用金属膜を具備し、 マウント用基板へバンプにより直接的にマウントされる
ことを特徴とする半導体素子の放熱構造。 - 【請求項１４】 前記バンプによるマウント方式とし
て、ＴＡＢ（Tape Automated Bonding）法、フリップ・
チップ法によるワイヤーレスボンディングにより行われ
ることを特徴とする請求項１３に記載の半導体素子の放
熱方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15522797A JPH10233473A (ja) | 1996-10-16 | 1997-06-12 | 半導体素子の放熱構造とその放熱方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27330696 | 1996-10-16 | ||
| JP8-273306 | 1996-12-19 | ||
| JP33918896 | 1996-12-19 | ||
| JP8-339188 | 1996-12-19 | ||
| JP15522797A JPH10233473A (ja) | 1996-10-16 | 1997-06-12 | 半導体素子の放熱構造とその放熱方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233473A true JPH10233473A (ja) | 1998-09-02 |
Family
ID=27320796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15522797A Pending JPH10233473A (ja) | 1996-10-16 | 1997-06-12 | 半導体素子の放熱構造とその放熱方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233473A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273275A (ja) * | 2002-03-19 | 2003-09-26 | Matsushita Electric Ind Co Ltd | 高周波複合部品 |
| JP2007123756A (ja) * | 2005-10-31 | 2007-05-17 | Technology Alliance Group Inc | 半導体装置の製造方法および半導体装置 |
| JP2009085987A (ja) * | 2007-09-27 | 2009-04-23 | Futaba Corp | 蛍光表示管 |
| WO2010038345A1 (ja) * | 2008-10-03 | 2010-04-08 | パナソニック株式会社 | 配線基板ならびに半導体装置及びその製造方法 |
| JP2010514197A (ja) * | 2006-12-21 | 2010-04-30 | シリコン・ワークス・カンパニー・リミテッド | 放熱パターンを有する半導体集積回路 |
| JP2016100506A (ja) * | 2014-11-25 | 2016-05-30 | 株式会社デンソー | 電子装置 |
| JP2016100393A (ja) * | 2014-11-19 | 2016-05-30 | 株式会社デンソー | 電子装置 |
-
1997
- 1997-06-12 JP JP15522797A patent/JPH10233473A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273275A (ja) * | 2002-03-19 | 2003-09-26 | Matsushita Electric Ind Co Ltd | 高周波複合部品 |
| JP2007123756A (ja) * | 2005-10-31 | 2007-05-17 | Technology Alliance Group Inc | 半導体装置の製造方法および半導体装置 |
| JP2010514197A (ja) * | 2006-12-21 | 2010-04-30 | シリコン・ワークス・カンパニー・リミテッド | 放熱パターンを有する半導体集積回路 |
| JP2009085987A (ja) * | 2007-09-27 | 2009-04-23 | Futaba Corp | 蛍光表示管 |
| WO2010038345A1 (ja) * | 2008-10-03 | 2010-04-08 | パナソニック株式会社 | 配線基板ならびに半導体装置及びその製造方法 |
| US8283775B2 (en) | 2008-10-03 | 2012-10-09 | Panasonic Corporation | Wiring board, semiconductor device and method for manufacturing the same |
| JP2016100393A (ja) * | 2014-11-19 | 2016-05-30 | 株式会社デンソー | 電子装置 |
| JP2016100506A (ja) * | 2014-11-25 | 2016-05-30 | 株式会社デンソー | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716109B (zh) | 具有降低热串扰的热管理部件的封装件及其形成方法 | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US11387159B2 (en) | Chip package | |
| WO2007145303A1 (ja) | 半導体モジュールおよびその製造方法 | |
| WO2005119896A1 (ja) | インバータ装置 | |
| US20060086449A1 (en) | Semiconductor device having element portion and control circuit portion | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| TW546796B (en) | Multichip package | |
| JP2000174180A (ja) | 半導体装置 | |
| US8664759B2 (en) | Integrated circuit with heat conducting structures for localized thermal control | |
| JP2004214548A (ja) | 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法 | |
| TWI269414B (en) | Package substrate with improved structure for thermal dissipation and electronic device using the same | |
| JP2000077576A (ja) | 半導体装置及びその製造方法 | |
| JP7260278B2 (ja) | 半導体サブアセンブリー及び半導体パワーモジュール | |
| JP2013062282A (ja) | 半導体装置 | |
| TW201140772A (en) | Chip package device and manufacturing method thereof | |
| JPH10233473A (ja) | 半導体素子の放熱構造とその放熱方法 | |
| JP2011238643A (ja) | パワー半導体モジュール | |
| JP2013183022A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201220444A (en) | Semiconductor package device with a heat dissipation structure and the packaging method thereof | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP2002141436A (ja) | 半導体装置及びその製造方法 | |
| JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
| TWM593659U (zh) | 直接導出電子元件熱能的封裝結構 | |
| JP2003133514A (ja) | パワーモジュール |