JP2000077576A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000077576A
JP2000077576A JP10248136A JP24813698A JP2000077576A JP 2000077576 A JP2000077576 A JP 2000077576A JP 10248136 A JP10248136 A JP 10248136A JP 24813698 A JP24813698 A JP 24813698A JP 2000077576 A JP2000077576 A JP 2000077576A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
heat
semiconductor
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10248136A
Other languages
English (en)
Inventor
Norihito Umehara
則人 梅原
Masazumi Amami
正純 雨海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP10248136A priority Critical patent/JP2000077576A/ja
Priority to US09/388,678 priority patent/US6713851B1/en
Publication of JP2000077576A publication Critical patent/JP2000077576A/ja
Priority to US10/120,757 priority patent/US6784022B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】ＬＯＣ型半導体装置の放熱性を改善する。 【解決手段】本発明に係る半導体装置は、半導体チップ
３の主面と反対側の面に熱的に接続された、好ましくは
金属の放熱部材７を有する。該放熱部材７の一部は、半
導体チップ３を包むパッケージ部材２から外部に露出さ
れている。上記放熱部材７は、半導体装置を実装する基
板１０上に形成された金属パターン１２に対し熱的に接
続される。半導体チップの熱は、放熱板７を介して実装
基板１０側に伝達され、効率的に放熱が行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＯＣ型半導体装
置のパッケージ構造に関し、特に放熱性に優れたＬＯＣ
型半導体装置のパッケージ構造に関するものである。
【０００２】
【従来の技術】微細加工技術の発展により、一つの半導
体集積回路装置に集積できる素子の数は増加の一途を辿
っている。現在主流の0.35〜0.18μmルールによれば、
約１０数mm角の半導体チップ内におよそ数百万個のトラ
ンジスタの実装が可能である。単位面積当たりのトラン
ジスタ数の増加は、半導体装置に高速化、高性能化をも
たらし、半導体メモリ装置においては大容量化をもたら
す。
【０００３】一方で、半導体チップ内の個々のトランジ
スタは熱を発するので、その集積度が上がると発熱の問
題がより深刻化する。半導体チップ内の熱は、その中を
移動する電子の動きに影響を与え、半導体装置の誤動作
を引き起こすことがある。
【０００４】ＬＯＣ(Lead On Chip)は、半導体チップの
主面、すなわち回路素子及び電極パッドを形成した面上
にリードフレームを備えたパッケージ構造であり、主と
して半導体メモリ装置に採用されている。ＬＯＣパッケ
ージにおいて半導体チップ及びリードフレームのほとん
どの部分は、樹脂その他のパッケージ部材によって覆わ
れている。パッケージ部材は、半導体チップを汚染され
た外気から守る上で重要な役割を果たすが、その一方
で、半導体チップ内の熱を封じ込め前述した半導体装置
の誤動作の可能性を高くするという問題を含んでいる。
半導体メモリ装置において、現在主流の６４メガＤＲＡ
Ｍ(Dynamic Random AccessMemory)における消費電力は
約300mWで、熱抵抗は約60℃/Wである。次期２５６メガ
シンクロナスＤＲＡＭでは、消費電力は2W程度まで上が
ることが予想され、一層その放熱性の問題が懸念され
る。
【０００５】
【発明が解決しようとする課題】このような背景から半
導体チップで発生する熱を外部へ放出するための努力が
続けられている。一つの解決策として、ヒートシンクと
呼ばれる多数のフィンを有する金属板を、パッケージ部
材の上部に配置するものがある。しかし半導体チップと
ヒートシンクとの間には依然パッケージ部材が介在する
ので、内部の熱抵抗を効率的に引き下げるにはヒートシ
ンクを大型化しなければならない。半導体装置を実装す
る電子機器の小型化の要求を満たす上で、ヒートシンク
の存在は大きな障害になる。
【０００６】また、一部のＣＳＰ(Chip Size Package)
のように半導体チップの一部をパッケージ部材の外部に
露出させる構造は、内部の熱抵抗を下げるためには極め
て有効である。しかしながら、半導体装置の集積度が今
後更に上昇することが見込まれているので、現在よりも
放熱効率を更に良くする手段を提供することが重要とな
る。
【０００７】本発明の目的は、現在よりも更に放熱性の
高いＬＯＣ型半導体装置のパッケージ構造を提供するこ
とである。
【０００８】本発明の別の目的は、パッケージの外形を
大型化することなく、その放熱性を改善することであ
る。
【０００９】
【課題を解決するための手段】本発明は、放熱性に優れ
たＬＯＣ型半導体装置のパッケージ構造に関するもので
ある。本発明に係る半導体装置は、半導体チップの主面
と反対側の面に熱的に接続された、好ましくは金属の放
熱部材を有する。該放熱部材の一部は、半導体チップを
包むパッケージ部材から外部に露出されている。この結
果、半導体チップから発生した熱は、上記放熱部材に効
率的に移動し、更にその露出された部分から外部に放出
される。
【００１０】ここで、上記放熱部材は半導体装置の下側
から露出され、半導体装置を実装する基板、好ましくは
その上に形成された金属パターンに対し熱的に接続され
ることが好ましい。半導体チップの熱は、実装基板側に
伝達され、より効率的に放熱される。
【００１１】本発明はまた、上記放熱部材を備えた半導
体装置の製造方法を提供する。すなわちその製造方法
は、半導体チップの主面と反対側の面に、該半導体チッ
プの熱を外部に逃す放熱部材を接着したものを形成する
工程と、上記半導体チップの主面上に、その一端が外部
への接続のために外側に延びている複数の導体リードを
配置し、上記半導体チップと上記各導体リードとを電気
的に接続する工程と、上記放熱部材の一部を外部に露出
させた状態で、パッケージ部材により上記半導体チップ
を封止する工程とを含む。
【００１２】ここで、上記半導体チップに放熱部材を接
着したものを形成する工程は、半導体ウェハの一面に放
熱材料を接着する工程と、上記半導体ウェハと共に上記
放熱材料を半導体チップのサイズに切断する工程とを含
む。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態を図面
に沿って説明する。本実施形態では、本発明をセンター
ボンドＬＯＣ構造を有する２５６メガＤＲＡＭに適用し
た例を示す。尤も、本発明がこのような半導体装置に限
らず、マイクロプロセッサやＤＳＰ(Digital Signal Pr
ocessor)等のロジックＬＳＩ、アナログＬＳＩその他の
半導体装置にも適用可能であることは、以下の説明から
明らかにされるであろう。
【００１４】図１に示すように、メモリ装置１は、パッ
ケージ部材２で覆われた半導体チップ３を有する。半導
体チップ３は、その主面の中央一列に電極パッド４を備
え、該電極パッド４の列を除いて主面は、保護膜５によ
り覆われている。半導体チップ３の主面上には、リード
フレーム６が配置される。リードフレーム６は、上記電
極パッド４の列の両側に、半導体チップ３を外部基板へ
電気的に接続するための複数の導体リード６ａを提供す
る。各導体リード６ａの電極パッド４寄りの一端(イン
ターリード)は、対応する電極パッド４へワイヤボンデ
ィングされ、他端(アウターリード)はパッケージ部材２
の側面から外部に引き出され、更に外部基板へ実装する
ために折り曲げられている。
【００１５】メモリ装置１は、更に上記半導体チップの
底面に、放熱板７を有する。放熱板７の底面は、パッケ
ージ部材２の底面から露出されており、メモリ装置１の
外形の一部を構成している。放熱板７は、平面的に半導
体チップ３の寸法と同じ寸法を有しており、接着層８、
好ましくは熱可塑性ポリイミド樹脂によって半導体チッ
プ３の底面に貼り付けられている。放熱板７は、半導体
チップ３の供給時に共に供給されるものであるが、この
方法については後述する。
【００１６】図２はメモリ装置１を底面側から見た斜視
図である。図では上記放熱板７がメモリ装置１の底面か
ら露出された様子が良く示されている。図で示した実施
形態において、放熱板７によって形成されるメモリ装置
１の底面と、その周囲にパッケージ部材２によって形成
される底面とは、同一平面上にあり連続している。しか
しながら本発明では放熱板７の面が外部に露出している
限り、パッケージ部材２の面よりも突出していても、ま
た奥まって位置していても良い。
【００１７】図３は上記メモリ装置１をプリント基板１
０上に実装した様子を示している。プリント基板１０上
には、メモリ装置１を他の電気素子と接続し、またメモ
リ装置１へ電源を供給するための配線パターン１１が備
えられる。各配線パターンの一端は、メモリ装置１の導
体リード６ａの配列に対応して配列され、各導体リード
６ａはその上にはんだ接合される。プリント基板１０上
には、更にメモリ装置１の実装位置、すなわち上記配線
パターン１１の一端によって囲まれた領域に、上記放熱
板７の大きさに対応した矩形パターン１２が形成されて
いる。矩形パターン１２は、配線パターン１１と同様、
プリント基板１０上にエッチング形成された銅パターン
である。なお、プリント基板上に形成されるパターン１
２の形状は矩形に限定されることはないが、配線パター
ン１１と同時に安価に作成することができるので好都合
である。
【００１８】メモリ装置１の放熱板７は、はんだ１３を
介して上記矩形パターン１２に熱的に接続されている。
この結果、半導体チップ３は放熱板７を介して矩形パタ
ーン１２、延いてはプリント基板１０自体に熱的に接続
され、これら放熱板７、矩形パターン１２及びプリント
基板１０が、半導体チップのヒートシンクの如く機能す
る。図３には、半導体チップ３の熱がプリント基板１０
へ渡り、拡散されていく様子が矢印で概念的に示されて
いる。
【００１９】ここで放熱板７は、プリント基板１０側に
熱的に接続されることが重要であり、そのような観点か
らは必ずしもプリント基板に対する放熱板７の接続には
んだを用いる必要はない。しかしながら、導体リード６
ａと配線パターン１１の接続にはんだを用いる限り、上
記矩形パターン１２への放熱板７の接続を、導体リード
を一括リフローにより接続する際に同時にこれを行える
という利点がある。放熱板７の熱的な接続に関する限
り、プリント基板上に矩形パターン１２を設けずに直接
その面上に、接着剤を用いて放熱板７を接続するという
方法を採用することもできる。
【００２０】上述のように放熱板７は、半導体チップ３
から発生する熱を吸収し、パッケージ外部へ放出するた
めのものである。このような目的からその素材として熱
伝導率の高い素材、例えば銅、鉄等の金属又はこれらの
合金を用いるのが良い。上記はんだによる接合を良好に
するために、放熱板７の露出した表面にパラジウムめっ
き、ソルダーめっきを施すのが良い。放熱板７の厚み
は、そのはんだ接合が可能な範囲で薄くすることができ
るが、好ましくは5μm〜125μmである。また、上記接着
層８の厚みは、残留溶媒及び信頼性の面から50μm以下
にするのが適当で、好ましくは5μm〜30μmである。
【００２１】次に、上記メモリ装置の製造方法について
説明する。図４には、ウェハから半導体チップを切り出
す工程が示されている。この工程において、ウェハには
放熱板の基となる金属板が貼り付けられ、ウェハと共に
ダイシングされて供給される点に留意されたい。以下の
説明では上記金属板を、切断後の状態としての放熱板と
区別することなく、放熱板と呼ぶ。
【００２２】最初の工程は、放熱板２０上に熱可塑性ポ
リイミドの接着層２１を形成することである。すなわ
ち、コーター又はスクリーン印刷により熱可塑性ポリイ
ミドワニスを、シート状で供給された放熱板２０の表面
に塗布する(工程(Ａ))。これを加熱し、ワニス内の溶媒
を除去することによって、接着層２１を得る(工程
(Ｂ))。なお、ポリイミド前駆体のポリアミド酸を塗布
して、溶媒除去の際に熱環化脱水して上記接着層２１を
得る方法もある。しかし、熱環化脱水は200℃以上の高
温で行われるので、これによる放熱板の酸化や熱膨張に
よる影響を考慮する必要がある。また、上記熱可塑性ポ
リイミドを溶かすために用いる溶剤は低沸点のものが好
ましく、具体的には、シクロペンタノン(沸点：130
℃)、シクロヘキサノン(沸点：157℃)、Ｎ，Ｎ−ジメチ
ルホルムアミド(沸点：153℃)、Ｎ，Ｎ−ジメチルアセ
トアミド(沸点：165℃)等が良い。更に、上記熱可塑性
ポリイミドは、その吸水率を下げパッケージの耐リフロ
ー性を良好にするために、フッ素変性を行うのが好まし
い。
【００２３】次に、雰囲気温度を１５０℃程度まで上げ
て接着層２１を加熱してこれを溶融し、この上に半導体
ウェハ２２を乗せる。常温で接着層２１を冷却して放熱
板２０上に半導体ウェハ２２を接着する(工程(Ｃ))。そ
の後、放熱板２０を半導体ウェハ２２と略同じ大きさに
切り取る。次に、基材テープ上に紫外線硬化性粘着材２
４を塗布したダイシングテープ２３を用意し、上記半導
体ウェハ２２を接着した放熱板２０をこの粘着材２４上
に接着する(工程(Ｄ))。
【００２４】ダイシングブレード２５を用いて、ダイシ
ングテープ２３上の半導体ウェハ２２及び放熱板２０
を、個々の半導体チップ２６の単位にダイシングする
(工程(Ｅ))。その後、ダイシングテープ２３に向けて紫
外線を照射し、粘着材２４を硬化させることによって、
粘着材２４と放熱板２０との界面における剥離が容易と
なるようにする(工程(Ｆ))。最後に、個々の半導体チッ
プ２６をコレット２７を用いてピックアップし、半導体
装置の組立工程へ供給する(工程(Ｇ))。このようにして
放熱板付き半導体チップ２６を量産することが可能とな
る。放熱板は、上述のように半導体チップと共にダイシ
ングされるため、各半導体チップのサイズに合わせて放
熱板を用意する必要はない。
【００２５】なお、上記半導体ウェハ２２と金属材料に
よる放熱板２０を切断するために、デュアルダイサーを
用いるのが好適である。デュアルダイサーは、２本のス
ピンドルを備えており、各スピンドルに異種のブレード
を取り付け、これらのブレードで同時に加工を行うこと
が可能である。すなわち最初に、シリコン切断用の第一
のブレードによって半導体ウェハ２２を切断し、これに
連続して金属切断用の第二のブレードによって放熱板２
０を切断することができる。
【００２６】半導体装置の組立工程において(図１を参
照)、放熱板付き半導体チップ３上に、接着テープを用
いてリードフレーム６が固定される。リードフレーム６
の各インナーリードと半導体チップ３上の各電極パッド
４とがワイヤボンディングされる。半導体チップ３及び
リードフレーム６は、リードフレームのアウターリード
の部分を残してトランスファモールド法により樹脂封止
される。この際、モールド型の内面に放熱板７の面を圧
接し、放熱板７がパッケージの外面に露出するようにす
る。次いで、放熱板７の面をフラッシングして放熱板７
上の樹脂膜を除去する。最後に、リードフレーム６のト
リミング及びフォーミングを行い、図１及び図３に示す
メモリ装置１を得る。メモリ装置１のプリント基板への
実装は、先に図３の説明で示した通りである。
【００２７】本発明者は、上記ウェハ２２に放熱板２０
を張り合わせることにより懸念されるウェハの割れの問
題について検証した。上記工程(Ｃ)において、ウェハ２
２と放熱板２０とは、150℃程度の高温で行われるた
め、常温でその線膨張係数差に起因する応力がウェハの
割れを引き起こす可能性がある。この問題を検証するた
め、以下の条件でウェハの割れを評価した。ウェハと放
熱板の張り合わせ温度を150℃とし、その後室温(約25
℃)に放置した。
【００２８】
【表１】
【００２９】この結果、0.1mm厚の銅板を張り合わせた
ものにおいては、ウェハに割れは生じなかったが、0.15
mmのものではウェハにクラックが発生するものがあっ
た。このことから上記条件で、放熱板に銅板を用いた場
合、その厚さを0.1mm程度に押さえるのが良い。尤も、
その線膨張係数がシリコンウェアにより近い金属、例え
ば４２アロイを放熱板として用いれば、ウェハに掛かる
応力は小さくなるので、0.15mm以上の厚さの放熱板を得
ることもできる。
【００３０】以上、本発明の一実施形態を図面に沿って
説明した。しかしながら本発明の範囲が上記実施形態に
おいて示された事項に限定されず、特許請求の範囲の記
載に基づいて解釈されることに留意すべきである。上記
実施形態おいて半導体チップと放熱板とを接着するもの
として熱可塑性ポリイミド樹脂を用いたが、Ｂステージ
又は反応前のエポキシ系樹脂を用いても良い。本発明
を、チップの両側辺に沿って形成された電極パッドに対
しワイヤボンディングする、サイドボンド型のＬＯＣパ
ッケージに用いても良い。放熱板は、必ずしも半導体チ
ップと同じサイズのものである必要はなく、チップより
も小さくても又大きくても良いし、更には複数の放熱板
が半導体チップ下で分離配置されたものであっても良
い。また、放熱板をパッケージの底面からではなく、側
面から引き出すような構成を採っても良い。
【００３１】
【発明の効果】本発明により、ＬＯＣ型半導体装置の放
熱性が改善され、その熱抵抗を小さくすることができ
る。一つの実施例で、熱抵抗が37℃/Wであった従来構造
のパッケージで本発明を適用した結果、27.5℃/W（約25
%の改善）まで熱抵抗を下げることができた。
【００３２】また、パッケージの外部に冷却装置を設け
る必要がなく、装置の小型化が達成される。
【００３３】更に、上記放熱板を半導体チップと共に供
給する半導体装置の製造方法においては、半導体チップ
のサイズに合わせて多種の放熱板を用意する必要がな
く、また製造工数も最小限に押さえられるので、このよ
うな放熱板を備えた半導体装置を容易に量産することが
できる。
【図面の簡単な説明】
【図１】本発明をセンターボンドＬＯＣ型の半導体装置
に適用した一実施形態を示す断面図である。
【図２】図１の半導体装置の底面側から見た斜視図であ
る。
【図３】図１の半導体装置のプリント基板への実装状態
を示す断面図である。
【図４】図１の半導体装置の製造工程を示す図である。
【符号の説明】
１ メモリ装置 ２ パッケージ部材 ３ 半導体チップ ４ 電極パッド ５ 保護膜 ６ リードフレーム ６ａ 導体リード ７ 放熱板 ８ 接着層 １０ プリント基板 １１ 配線パターン １２ 矩形パターン １３ はんだ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F036 AA01 BB08 BC05 BC06 BC33 BE01

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 複数の導体リードであって、各導体リードはその一端が
    上記半導体チップの主面上に位置して該半導体チップに
    電気的に接続され、その他端が外部への接続のために外
    側に延びているものと、 上記半導体チップの主面と反対側の面に熱的に接続さ
    れ、上記半導体チップの熱を外部に逃す放熱部材と、 上記半導体チップを包んで半導体装置の外形を形成する
    パッケージ部材であって、上記放熱部材の一部を外部に
    露出させるものと、を備えた半導体装置。
  2. 【請求項２】 上記放熱部材は半導体装置の下側から露
    出され、半導体装置を実装する基板に対し熱的に接続さ
    れるものである請求項１記載の半導体装置。
  3. 【請求項３】 上記放熱部材は半導体装置を実装する基
    板上に形成した金属パターン上にはんだ付けされるもの
    である請求項２記載の半導体装置。
  4. 【請求項４】 上記放熱部材は上記半導体チップの平面
    的サイズと略同じ平面的サイズを有するものである請求
    項１、２又は３記載の半導体装置。
  5. 【請求項５】 上記放熱部材が金属である請求項１、
    ２、３又は４記載の半導体装置。
  6. 【請求項６】 上記放熱部材は接着層を介して上記半導
    体チップに接着されるものである請求項１、２、３、４
    又は５記載の半導体装置。
  7. 【請求項７】 上記放熱部材の外部に露出された部分
    は、上記パッケージ部材により形成される半導体装置の
    外形の面と同一の面上にあり、半導体装置の外形の一部
    を構成するものである請求項１、２、３、４、５又は６
    記載の半導体装置。
  8. 【請求項８】 半導体チップの主面と反対側の面に、該
    半導体チップの熱を外部に逃す放熱部材を接着したもの
    を形成する工程と、 上記半導体チップの主面上に、その一端が外部への接続
    のために外側に延びている複数の導体リードを配置し、
    上記半導体チップと上記各導体リードとを電気的に接続
    する工程と、 上記放熱部材の一部を外部に露出させた状態で、パッケ
    ージ部材により上記半導体チップを封止する工程と、を
    含む半導体装置の製造方法。
  9. 【請求項９】 上記半導体チップに放熱部材を接着した
    ものを形成する工程は、 半導体ウェハの一面に放熱材料を接着する工程と、 上記半導体ウェハと共に上記放熱材料を半導体チップの
    サイズに切断する工程と、を含む請求項８記載の半導体
    装置の製造方法。
JP10248136A 1998-09-02 1998-09-02 半導体装置及びその製造方法 Pending JP2000077576A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10248136A JP2000077576A (ja) 1998-09-02 1998-09-02 半導体装置及びその製造方法
US09/388,678 US6713851B1 (en) 1998-09-02 1999-09-02 Lead over chip semiconductor device including a heat sink for heat dissipation
US10/120,757 US6784022B2 (en) 1998-09-02 2002-04-11 Method of dicing a semiconductor wafer and heat sink into individual semiconductor integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10248136A JP2000077576A (ja) 1998-09-02 1998-09-02 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000077576A true JP2000077576A (ja) 2000-03-14

Family

ID=17173771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10248136A Pending JP2000077576A (ja) 1998-09-02 1998-09-02 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6713851B1 (ja)
JP (1) JP2000077576A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797530B2 (en) 2001-09-25 2004-09-28 Kabushiki Kaisha Toshiba Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
JP2007511916A (ja) * 2003-11-19 2007-05-10 フリースケール セミコンダクター インコーポレイテッド 透磁性ヒートシンクを有する半導体デバイス
US8736047B2 (en) 2006-03-29 2014-05-27 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595547B1 (en) * 2005-06-13 2009-09-29 Vishay-Siliconix Semiconductor die package including cup-shaped leadframe
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
US6904769B2 (en) * 2002-05-15 2005-06-14 Denso Corporation Ejector-type depressurizer for vapor compression refrigeration system
US7316061B2 (en) * 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
WO2005093829A1 (en) * 2004-03-16 2005-10-06 Infineon Technologies Ag Semiconductor package having an interfacial adhesive layer
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7309838B2 (en) * 2004-07-15 2007-12-18 Oki Electric Industry Co., Ltd. Multi-layered circuit board assembly with improved thermal dissipation
US8124460B2 (en) * 2006-07-17 2012-02-28 Stats Chippac Ltd. Integrated circuit package system employing an exposed thermally conductive coating
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
US7825517B2 (en) * 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
JP5232185B2 (ja) * 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
DE102015109764A1 (de) * 2015-06-18 2016-12-22 Infineon Technologies Ag Eine Laminarstruktur, ein Halbleiterbauelementund Verfahren zum Bilden von Halbleiterbauelementen
US12021019B2 (en) 2021-10-29 2024-06-25 Texas Instruments Incorporated Semiconductor device package with thermal pad

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
US5266834A (en) * 1989-03-13 1993-11-30 Hitachi Ltd. Semiconductor device and an electronic device with the semiconductor devices mounted thereon
JPH02271558A (ja) * 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH03237747A (ja) * 1990-02-15 1991-10-23 Toshiba Corp 半導体装置
JPH03293747A (ja) * 1990-03-23 1991-12-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
JPH04114455A (ja) * 1990-09-05 1992-04-15 Seiko Epson Corp 半導体装置及びその実装構造
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
JP2763441B2 (ja) * 1992-02-06 1998-06-11 三菱電機株式会社 半導体装置の製造方法
JPH06120566A (ja) * 1992-09-30 1994-04-28 Furukawa Electric Co Ltd:The 半導体発光素子の製造方法
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06338563A (ja) * 1993-05-31 1994-12-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH07153871A (ja) * 1993-11-30 1995-06-16 Nippon Steel Corp 放熱部材及びこの放熱部材を用いた半導体装置
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
JPH08255853A (ja) * 1995-03-16 1996-10-01 Ibiden Co Ltd 電子部品搭載装置
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP3293747B2 (ja) 1996-09-12 2002-06-17 日本電気株式会社 光波長多重伝送システム
JP3237747B2 (ja) 1996-12-05 2001-12-10 凸版印刷株式会社 立体冊子体
JPH10284656A (ja) * 1997-04-10 1998-10-23 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜ヒートシンクの製造方法
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JP3514101B2 (ja) * 1998-01-28 2004-03-31 セイコーエプソン株式会社 半導体装置及びその製造方法並びに電子機器
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP2001057348A (ja) * 1999-08-18 2001-02-27 Seiko Epson Corp 半導体チップの製造方法、半導体装置、回路基板ならびに電子機器
JP2001308061A (ja) * 2000-04-25 2001-11-02 Nec Corp 半導体装置の製造方法
JP2002299546A (ja) * 2001-04-04 2002-10-11 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797530B2 (en) 2001-09-25 2004-09-28 Kabushiki Kaisha Toshiba Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
JP2007511916A (ja) * 2003-11-19 2007-05-10 フリースケール セミコンダクター インコーポレイテッド 透磁性ヒートシンクを有する半導体デバイス
JP4685025B2 (ja) * 2003-11-19 2011-05-18 フリースケール セミコンダクター インコーポレイテッド 透磁性ヒートシンクを有する半導体デバイス
KR101148378B1 (ko) 2003-11-19 2012-05-21 프리스케일 세미컨덕터, 인크. 자기 투과성 히트 싱크를 갖는 반도체 디바이스
US8736047B2 (en) 2006-03-29 2014-05-27 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
US9917010B2 (en) 2006-03-29 2018-03-13 Semiconductor Components Industries, Llc Semiconductor device manufacturing method

Also Published As

Publication number Publication date
US6713851B1 (en) 2004-03-30
US6784022B2 (en) 2004-08-31
US20020158331A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
US7061080B2 (en) Power module package having improved heat dissipating capability
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US7482204B2 (en) Chip packaging process
US7221055B2 (en) System and method for die attach using a backside heat spreader
JP2000077576A (ja) 半導体装置及びその製造方法
US8304922B2 (en) Semiconductor package system with thermal die bonding
US7605020B2 (en) Semiconductor chip package
JPH04293259A (ja) 半導体装置およびその製造方法
JP4919689B2 (ja) モジュール基板
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
WO2023241304A1 (zh) 芯片封装方法及芯片
JP3243920B2 (ja) 半導体装置
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP3628991B2 (ja) 半導体装置及びその製造方法
JP3686047B2 (ja) 半導体装置の製造方法
JPH10233473A (ja) 半導体素子の放熱構造とその放熱方法
TW202101617A (zh) 半導體封裝結構
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH11163229A (ja) 半導体装置およびその製造方法
JP2002083890A (ja) 半導体モジュール
JP3058142B2 (ja) 半導体装置とその製造方法
JP2002064174A (ja) 半導体装置及びその製造方法
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
CN117577542A (zh) 一种晶圆级芯片封装体的封装方法及芯片封装体

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030624