KR101148378B1 - 자기 투과성 히트 싱크를 갖는 반도체 디바이스 - Google Patents

자기 투과성 히트 싱크를 갖는 반도체 디바이스 Download PDF

Info

Publication number
KR101148378B1
KR101148378B1 KR1020067009799A KR20067009799A KR101148378B1 KR 101148378 B1 KR101148378 B1 KR 101148378B1 KR 1020067009799 A KR1020067009799 A KR 1020067009799A KR 20067009799 A KR20067009799 A KR 20067009799A KR 101148378 B1 KR101148378 B1 KR 101148378B1
Authority
KR
South Korea
Prior art keywords
adhesive
delete delete
wafer
magnetically permeable
group
Prior art date
Application number
KR1020067009799A
Other languages
English (en)
Other versions
KR20060103260A (ko
Inventor
스코트 케이. 포저
미첼리 에프. 라스코
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20060103260A publication Critical patent/KR20060103260A/ko
Application granted granted Critical
Publication of KR101148378B1 publication Critical patent/KR101148378B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

반도체 디바이스(16)는 열 전도성이며 자기 투과성인 접착제(20)에 의해 히트 싱크(22)에 부착된다. 이 접착제는 반도체 디바이스(16)와 히트 싱크 사이에 우수한 커플링이 존재하도록 반도체 디바이스(16)의 표면에 상이한 특성들을 채워 넣는다. 접착제(20)에는 접착제(20)가 자기 투과성이 되도록 자기 입자들이 충전된다. 반도체 디바이스(16)는 히트 싱크(22)와 함께 웨이퍼 레벨로 형성되고, 그 후 접착제(20)에 의해 히트 싱크(22)를 부착한 후 싱귤레이팅된다.
반도체 기판, 지지 기판, 투과성 접착제.

Description

자기 투과성 히트 싱크를 갖는 반도체 디바이스{SEMICONDUCTOR DEVICE WITH MAGNETICALY PERMEABLE HEAT SINK}
본 발명은 반도체에 관한 것으로, 보다 구체적으로는, 히트 싱크가 부착된 반도체 디바이스의 제조에 관한 것이다.
반도체에서의 주요 이슈는 열 발생과 그 열을 방산시키려는 요구이다. 또한, 다양한 종류의 차폐가 중요하게 되고 있다. 예를 들어 자기저항성 랜덤 액세스 메모리(MRAM; Magnetoresistive Random Access Memory)에서 메모리 셀의 논리 상태는 자계의 인가에 의해 변경된다. 따라서, 강한 허위 자기 신호가 이러한 메모리의 상태를 손실 변경시킬 수 있다. 또한, RF가 논리에 손실 영향을 줄 수 있다. 이러한 차폐의 어려움들 중 하나는 차폐물을 적층형 반도체 디바이스에 커플링하는 것이다. 제안된 해결책들 중 하나로는 웨이퍼들을 유리 대 유리 본딩을 사용하여 접합시키는 것이다. 이러한 어프로치에서의 어려움 중 하나는 접합되는 유리 표면의 우수한 커플링 및 평탄성을 얻기 위해서는 유리가 매우 얇아야 한다는 점과, 웨이퍼가 고도의 평탄성을 나타내야 한다는 것이다. 평탄성이 충분하지 못하면, 우수한 커플링이 존재하지 못한다.
따라서, 이들 문제점을 극복하는 히트 싱크가 필요하다.
본 발명은 동일 참조번호가 유사한 구성요소를 나타내는 첨부 도면에 의해 예로서 도시되지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 실시예에 따라 히트 싱크가 부착된 반도체 디바이스의 단면도;
도 2는 도 1에 도시된 것의 보다 상세한 내용을 나타내는 단면도; 및
도 3은 본 발명의 다른 실시예에 따라 히트 싱크가 부착된 반도체 디바이스의 단면도이다.
당업자라면 이들 도면에서의 구성요소들이 간략하고 명백하게 도시되었으며 반드시 그 비율에 따라 도시되어야 하는 것은 아니라는 점을 이해할 것이다. 예를 들어, 도면의 일부 구성요소들의 치수는 다른 구성요소들에 비해 과장되어 본 발명의 실시예들을 이해하는데 도움을 줄 것이다.
일 양상에서, 반도체 디바이스는 열 전도성이며 자기 투과성인(magnetically permeable) 접착제에 의해 히트 싱크(heat sink)에 부착된다. 접착제는 반도체 디바이스의 표면에 상이한 특성들을 채워 넣어서, 반도체 디바이스와 히트 싱크 사이에 우수한 커플링(coupling)이 존재하게 된다. 접착제에는 접착제가 자기 투과성이 되도록 자기 입자들이 채워진다. 이는 도면 및 이하 설명을 참조하면 보다 잘 이해가 된다.
도 1에는 최종 금속층(12), 상호접속층(14), 반도체 기판(16) 및 상호접속(18)을 포함하는 반도체 디바이스(10)가 도시된다. 또한, 도 1에는 열 전도성/자기 투과성 접착층(20)에 의해 반도체 디바이스(10)에 커플링되는 열 전도성/자기 투과성 기판(22)이 도시된다. 기판(22)은 또한 히트 싱크(22)로서 고려될 수 있다. 반도체 기판(16)이 바람직하게는 액티브 반도체 기판이 되도록 내부에 트랜지스터가 형성되는 실리콘을 포함한다. 상호접속층들(14 및 18)은 상이한 트랜지스터들 사이, 및 트랜지스터들과 전원 전압들 사이에 상호접속을 제공하기 위한 것이다. 본 예에서, 상호접속층(14)은 반도체 기판(16)의 상부측 상에 있는 것으로 도시되고, 상호접속층(18)은 반도체 기판(16)의 하부측 상에 있는 것으로 도시된다. 최종 금속층(12)은 상호접속층(14) 상에 있고, 반도체 디바이스를 탑재하기 위한 접속들을 제공한다. 웨이퍼 상의 다이가 싱귤레이팅되기(singulated) 전, 반도체 기판(16)이 반도체 웨이퍼일 때, 층들(12-22)이 최초로(orginally) 조립된다. 이러한 반도체 디바이스(10)가 여기 설명되는 실시예에서는 자기저항성 액세스 메모리(magnetoresistive access memory)이지만 대안적으로 다른 타입의 반도체 회로일 수 있다.
반도체 기판(16)의 트랜지스터들의 게이트들이 형성되는 것과 동일한 반도체 기판의 면 상에 상호접속층(18)이 형성된다. 기판(22)은 접착층(20)에 의해 상호 접속층(18)에 부착된다.
그리고, 반도체 기판(16)은 약 50 마이크론 두께의 박형화된 기판(thinned substrate)이 되도록 연마된다. 그리고, 상호접속층(14)이 형성되고 나서 최종 금속층(12)을 형성하는 마지막 금속층이 후속 형성된다. 바람직한 경우, 최종 금속층은 플립-칩 패키지 구조체(flip-chip package structure)를 접속하는데 사용되는 범프들을 갖는다. 최종 금속층(12)의 형성 이후, 그 결과인 디바이스는 원하는 바에 따라 패키징을 하도록 마련되는 개별 다이로 싱귤레이팅된다. 따라서, 디바이스(10)의 형성은 개별 다이의 싱귤레이팅 이전에 웨이퍼 레벨에서 형성된다.
접착층(20)은 열 전도성이며 자기 투과성인 접착제를 포함한다. 이러한 접착제의 예로는 '3M'사에서 입수할 수 있는 나노실리케이트 언더필(nanosilicate underfill)이 있다. 금속의 입자 점성 및 타입은 특정 제조 및 원하는 디바이스 특성을 위해 선택될 수 있다. 이 경우, 콜로이드 충전(colloid fill)을 위해 사용되는 입자들은 코발트이지만, 니켈, 철 또는 이들 3가지 중 임의의 조합 등과 같은 기타의 것일 수 있다. 또한, 다른 자기 투과성 재료들이 사용될 수 있다. 충전 입자들은 금속 코팅된 나노실리카 또는 유리 구(sphere)들일 수 있고, 상기 코팅은 자성 니켈, 코발트, 철 또는 기타 자성 재료들일 수 있다. 자기 차폐가 요구되지 않는 설계를 위해서는, 탄소, 알루미늄, 금속 산화물 및 기타 금속 등의 다른 재료들이 사용되어, 열 및 전기 전도성의 가변 전도성을 제공할 수 있다. 본 경우에서 접합제(34)인, 콜로이드 충전 재료들과 조합되는 에폭시 또한 열 전도성이다. 콜로이드 충전제로서 사용되는 입자들의 자기 투과성은 바닥으로부터의 자기 차폐를 제공한다. 부착 프로세스에서, 반도체 디바이스(10)의 나머지 부분이 차폐를 받게 된다. 예를 들어, 플립-칩의 경우, 자기 나사(magnetic fillet)가 사용될 수 있다.
접착층(20) 및 상호접속층(18) 부분들이 도 2에 보다 상세하게 도시된다. 도 2에 도시된 상호접속층(18) 부분은, 접착층(20) 상의 유전체층(24), 유전체층(24) 상의 금속층(26) 및 금속층(26) 상의 유전체층(28)을 포함한다. 유전체층(24)의 개구부(30)는 접착층(20)이 개구부(24)를 통해 금속층(24)과 접촉하게 한다. 바람직하게 금속층(26)은 접지에 접속되기 위한 것이다. 입자(32)는 콜로이드 충전제의 예시적인 입자이다. 입자(32)는 불규칙한 형상을 갖지만, 구형 등 다른 형상이 유리한 상황이 있을 수 있다.
접착층(20)으로서 유용할 수 있는 다른 재료는 이미 언급된 콜로이드 입자들이 내장된 벤조사이클로부텐(BCB; benzocyclobutene)이 있다. BCB 자체는 열 전도성, 자기 투과성 또는 전도성이 아니지만, 매우 효과적인 접착제이다. 내장된 입자들을 이용하여, 열 전도성 뿐만 아니라 자기 투과성을 제공한다. 도 2에 도시된 콜로이드 입자 밀도에 의하면, 접착층(20)은 전기 전도성이 없을 것이다. 그러나, 콜로이드 입자 밀도는 접착제(20)가 전기 전도성이 되도록 증가될 수 있다. 이러한 경우, 궁극적인 접착제는 전기 전도성, 열 전도성 및 자기 투과성이 있다. 이러한 전기 전도성은 기판(22)과 반도체 기판(16)의 그라운드(ground) 사이에 전기 접촉을 이루는 것이 바람직한 경우 유용하다. 접착층(20)에 대해 바람직한 두께는 1 내지 2 마이크론이다. 이와 같이 두껍게 되고 스핀-온되는 것에 의해, 접착층(20)은, 상호접속(18) 및 기판(22)의 표면들이 완전히 평면이 아니더라도 우수한 커플링을 제공한다. 사실, 접착층(20)은 접착층(20)과 금속층(26) 사이에 직접 접촉을 이루는 기회를 제공한다. 접착층(20)의 바람직한 열 전도성은 적어도 1 와트/미터-등급('등급(degree)'은 켈빈(Kelvin)으로 제시됨)이다. 바람직한 자기 투과성은, 금속 내용물이 증가함에 따라 점성이 증가하기 때문에, 접착제를 스핀하는 능력에 대해 밸런스된다(balanced). 투과성은 금속 내용물에 따라 증가할 것이고, 충전 에폭시는 접착제 내에 함유되는 자성 재료에 비례하여 투과성이 있게 될 것이다.
기판(22)에 대해 효과적인 재료는 니켈이 코팅된 실리콘 탄화물이다. 실리콘 탄화물은 우수한 열 전도성을 제공하고, 니켈은 우수한 자기 투과성을 제공한다. 코발트 및 철 등의 기타 자성 재료들이 사용될 수 있다. 접착층(20)이 특정 애플리케이션에 대해 충분한 자기 투과성이 있게 되면, 니켈 코팅은 필요 없을 것이다. 이러한 경우, 기판(22)은 그 자체적으로 자기 투과성이 있지 않을 것이다. 실리콘 탄화물 재료는 그 열팽창 계수(CTE; coefficient of thermal expansion) 때문에 본 애플리케이션에 유용한데, 이는 실리콘의 열팽창 계수와 효과적으로 매칭될 수 있다.
도 3에는 최종 금속층(42), 상호접속층(44), 반도체 기판(46), 상호접속층(48), 반도체 기판(50) 및 상호접속층(52)을 포함하는 반도체 디바이스(40)가 도시된다. 도 1의 반도체 디바이스(10)와 유사하게, 열 전도성/자기 투과성 기판(56)은 전도성/자기 투과성 접착층(54)에 의해 상호접속(52)에서 반도체 디바이스(40)에 커플링된다. 이러한 기판(56) 및 접착층(54)은 도 1의 기판(22) 및 접착층(20)과 동일하다. 반도체 디바이스(40)는 추가적인 반도체 기판 및 상호접속층을 갖는다는 점에서 반도체 디바이스(10)와 상이하다. 이는 접착층(54) 및 기판(56)을 3차원 반도체 구조체들에 적용하는 것을 나타낸다. 접착층(54)과 상호접속층(52) 사이의 인터페이스는 도 2에 도시된 접착층(20)과 상호접속층(18) 사이의 인터페이스에 대해 도시된 것과 동일한 부분을 가질 수 있다. 형성 프로세스는 상호접속층(48)과 유사한 상호접속층(14)의 형성을 통해 도 1의 구조의 것을 따른다. 상호접속층(48)의 형성 이후, 반도체 기판이 도포되고, 상호 접속층(44)의 형성 다음에 최종 금속층(42)이 형성된다. 도 3의 이러한 구조는 원시적으로 웨이퍼 레벨로 형성되고 나서 싱귤레이팅된다.
지금까지의 설명에서, 본 발명은 특정 실시예들을 참조하여 설명되었다. 그러나, 당업자라면 이하 특허청구범위에서 개시되는 본 발명의 사상을 벗어나지 않고도 다양한 변형 및 변경들이 이루어질 수 있다는 점을 이해할 것이다. 예를 들어, 다양한 층들에 대해 지금까지 설명된 것 이외의 재료들이 사용될 수 있다. 추가적인 반도체 기판 층들이 사용될 수 있다. 반도체 기판은 실리콘 이외의 것일 수 있고 상호 다른 것일 수 있다. 반도체 기판은 단지 하나 이상의 집적 회로를 갖는 것으로 고려될 수 있다. 실제, 기판들은 웨이퍼로서 함께 접착되고, 그 후 싱귤레이팅되지만, 이는 다른 방법으로 수행될 수 있다. 따라서, 본 명세서 및 도면은 제한적인 의미가 아니라 오히려 예시적인 것으로 간주되어야 할 것이며, 이러한 모든 변형들은 본 발명의 범위 내에 포함되는 것으로 고려된다.
본 발명의 이점들, 기타 장점들 및 문제점에 대한 해결책들이 특정 실시예들을 참고하여 설명되었다. 그러나, 이러한 이점들, 장점들, 문제점에 대한 해결책들 및 이점, 장점 또는 해결책을 발생하게 하거나 또는 보다 명백하게 하는 임의의 요소(들)가 이하 특허청구범위의 핵심적, 필수적 또는 본질적 특징 또는 요소로서 고려되어서는 안 될 것이다. 본 명세서에서 사용된 바와 같이, "포함한다(comprises)", "포함하는(comprising)"이라는 용어 및 이러한 것의 변형 용어는 비-배타적 포함을 커버하기 위해 의도된 것으로, 구성요소 목록을 포함하는 프로세스, 방법, 물건 또는 장치가 이들 구성요소만을 포함하는 것이 아니라 이러한 프로 세스, 방법, 물건 또는 장치에 표현상으로 열거되지 않거나 또는 본질적인 기타 구성요소들을 포함할 수 있다.

Claims (35)

  1. 박형화된 액티브 반도체 기판;
    상기 박형화된 액티브 반도체 기판을 지지하는 자기 투과성 지지 기판; 및
    상기 액티브 반도체 기판과 상기 지지 기판 사이에 배치되는 자기 투과성 접착제(magnetically permeable glue)
    를 포함하고,
    상기 지지 기판 및 상기 접착제는, 코발트, 니켈 및 철로 이루어지는 그룹 중 적어도 하나를 포함하는 자기 투과성 물질을 각각 포함하는, 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 지지 기판은,
    상기 박형화된 액티브 반도체 기판과 실질적으로 동일한 열팽창 계수를 갖고 상기 접착제와 접촉하는 제1 층; 및
    상기 제1 층에 커플링되고 상기 자기 투과성 물질을 포함하는 제2 층
    을 포함하는 장치.
  5. 제1항에 있어서,
    상기 액티브 반도체 기판은 자기저항성 랜덤 액세스 메모리를 포함하는 장치.
  6. 제1항에 있어서,
    상기 접착제는,
    접합 작용제(bonding agent); 및
    자기 투과성 강화 작용제(magnetic permeability enhancing agent)
    를 포함하는 장치.
  7. 제6항에 있어서,
    상기 접합 작용제는 벤조사이클로부텐(BCB; benzocyclobutene) 및 에폭시로 이루어지는 그룹 중 하나를 포함하는 장치.
  8. 제6항에 있어서,
    상기 자기 투과성 강화 작용제는 코발트, 니켈 및 철로 이루어지는 그룹 중 적어도 하나를 포함하는 장치.
  9. 제6항에 있어서,
    상기 자기 투과성 강화 작용제는 상기 접합 작용제에 서스펜딩된(suspended) 복수의 자기 투과성 콜로이드-사이즈 입자들(a plurality of magnetically-permeable, colloidal-sized particles)을 포함하는 장치.
  10. 제9항에 있어서,
    상기 접착제는 제1 두께를 갖고, 상기 입자들은 상기 제1 두께의 1/2 보다 실질적으로 크지 않은 평균 최대 치수를 갖는 장치.
  11. 제9항에 있어서,
    상기 액티브 반도체 기판은 200 마이크론 미만의 두께를 갖는 장치.
  12. 박형화된 집적 회로 웨이퍼;
    자기 투과성을 갖고, 코발트, 니켈 및 철로 이루어진 그룹 중 적어도 하나를 포함하는 지지 웨이퍼; 및
    자기 투과성을 갖고, 상기 집적 회로 웨이퍼와 상기 지지 웨이퍼 사이에 배치되며, 코발트, 니켈 및 철로 이루어진 그룹 중 적어도 하나를 포함하는 접착제
    를 포함하는 장치.
  13. 제12항에 있어서,
    상기 집적 회로 웨이퍼는 복수의 집적 회로들을 포함하는 장치.
  14. 제13항에 있어서,
    상기 장치는, 상기 집적 회로들, 상기 지지 웨이퍼 및 상기 접착제를 포함하는 3차원 웨이퍼-대-웨이퍼 접합 구조체(three-dimensional wafer-to-wafer bonded structure)를 포함하는 장치.
  15. 제12항에 있어서,
    상기 접착제는,
    접합 작용제; 및
    자기 투과성을 강화하는 작용제
    를 포함하는 장치.
  16. 제15항에 있어서,
    상기 접합 작용제는 벤조사이클로부텐(BCB; benzocyclobutene) 및 에폭시로 이루어지는 그룹 중 하나를 포함하는 장치.
  17. 박형화된 집적 회로 웨이퍼;
    자기 투과성인 제1 특성을 갖는 지지 웨이퍼; 및
    상기 제1 특성을 갖고, 상기 집적 회로 웨이퍼와 상기 지지 웨이퍼 사이에 배치되는 접착제
    를 포함하고,
    상기 접착제는,
    접합 작용제; 및
    제1 특성 강화 작용제
    를 포함하고,
    상기 제1 특성 강화 작용제는, 상기 접합 작용제에 서스펜딩된 복수의 콜로이드-사이즈 입자들을 포함하며, 상기 콜로이드-사이즈 입자들은 모놀리식이고 코팅된 나노실리카 구형(monolithic and coated nanosilica spheres)이며,
    상기 지지 웨이퍼 및 상기 접착제는, 코발트, 니켈 및 철로 이루어지는 그룹 중 적어도 하나를 포함하는 자기 투과성 물질을 각각 포함하는, 장치.
  18. 제17항에 있어서,
    상기 접착제는 제1 두께를 갖고, 상기 입자들은 상기 제1 두께의 1/2 보다 실질적으로 크지 않은 평균 최대 치수를 갖는 장치.
  19. 삭제
  20. 제12항에 있어서,
    상기 지지 웨이퍼는,
    상기 박형화된 집적 회로 웨이퍼와 실질적으로 동일한 열팽창 계수를 가지며, 제1 표면을 갖는 제1 층; 및
    자기 투과성 물질을 포함하는 제2 층
    을 포함하는 장치.
  21. 제12항에 있어서,
    상기 집적 회로 웨이퍼는 자성(magnetic) 메모리를 포함하는 장치.
  22. 제12항에 있어서,
    상기 지지 웨이퍼는 실리콘 탄화물 및 고농도 도핑된(heavily doped) 실리콘으로 이루어지는 그룹 중 하나를 포함하는 장치.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020067009799A 2003-11-19 2004-10-22 자기 투과성 히트 싱크를 갖는 반도체 디바이스 KR101148378B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/716,655 2003-11-19
US10/716,655 US6958548B2 (en) 2003-11-19 2003-11-19 Semiconductor device with magnetically permeable heat sink
PCT/US2004/035183 WO2005052990A2 (en) 2003-11-19 2004-10-22 Semiconductor device with magneticaly permeable heat sink

Publications (2)

Publication Number Publication Date
KR20060103260A KR20060103260A (ko) 2006-09-28
KR101148378B1 true KR101148378B1 (ko) 2012-05-21

Family

ID=34574426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067009799A KR101148378B1 (ko) 2003-11-19 2004-10-22 자기 투과성 히트 싱크를 갖는 반도체 디바이스

Country Status (4)

Country Link
US (2) US6958548B2 (ko)
JP (1) JP4685025B2 (ko)
KR (1) KR101148378B1 (ko)
WO (1) WO2005052990A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US10665581B1 (en) 2019-01-23 2020-05-26 Sandisk Technologies Llc Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077576A (ja) 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2002201447A (ja) * 2000-12-27 2002-07-19 Toyo Chem Co Ltd 磁性体含有接着シート及び磁性体含有接着シートの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53117742A (en) * 1977-03-24 1978-10-14 Tokyo Shibaura Electric Co Electric device board
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
ES2117868T5 (es) * 1994-05-18 2003-05-01 Minnesota Mining & Mfg Manguito cilindrico contractil radialmente para un cable electrico y composicion del mismo.
JP4446552B2 (ja) * 1999-05-06 2010-04-07 シーマ電子株式会社 超高密度半導体用の接着剤
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP2001165963A (ja) * 1999-12-09 2001-06-22 Sanken Electric Co Ltd ホール素子を備えた電流検出装置
US6355501B1 (en) * 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
US6761813B2 (en) * 2002-01-31 2004-07-13 Intel Corporation Heat transfer through covalent bonding of thermal interface material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077576A (ja) 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2002201447A (ja) * 2000-12-27 2002-07-19 Toyo Chem Co Ltd 磁性体含有接着シート及び磁性体含有接着シートの製造方法

Also Published As

Publication number Publication date
KR20060103260A (ko) 2006-09-28
US20050285259A1 (en) 2005-12-29
US6958548B2 (en) 2005-10-25
US7153726B2 (en) 2006-12-26
JP2007511916A (ja) 2007-05-10
WO2005052990A2 (en) 2005-06-09
JP4685025B2 (ja) 2011-05-18
US20050104193A1 (en) 2005-05-19
WO2005052990A3 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
CN102931173B (zh) 多芯片晶圆级封装
US11664352B2 (en) Semiconductor package having a high reliability
US9613931B2 (en) Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US8217511B2 (en) Redistributed chip packaging with thermal contact to device backside
KR101639989B1 (ko) 윈도우 인터포저를 갖는 3d 집적 회로 패키지
US7361986B2 (en) Heat stud for stacked chip package
TW202006838A (zh) 封裝及形成封裝的方法
CN106997854A (zh) 封装结构上的集成扇出封装件及其形成方法
US9240394B1 (en) Stacked chips attached to heat sink having bonding pads
KR102505853B1 (ko) 반도체 패키지
KR102666541B1 (ko) 반도체 패키지 및 그 제조방법
TW201034161A (en) Capacitor die design for small form factors
KR102037114B1 (ko) Tsv 없는 저 ｃｔｅ 인터포저 구조물 및 방법
US20220352121A1 (en) Semiconductor package having passive support wafer
TWI650816B (zh) 半導體裝置及其製造方法
US6710443B1 (en) Integrated circuit providing thermally conductive structures substantially horizontally coupled to one another within one or more heat dissipation layers to dissipate heat from a heat generating structure
TWI745042B (zh) 封裝及其製造方法
KR101148378B1 (ko) 자기 투과성 히트 싱크를 갖는 반도체 디바이스
CN110660759A (zh) 散热结构
US20240063075A1 (en) Semiconductor device and manufacturing method thereof
US11915994B2 (en) Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee