JP3831287B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3831287B2
JP3831287B2 JP2002105207A JP2002105207A JP3831287B2 JP 3831287 B2 JP3831287 B2 JP 3831287B2 JP 2002105207 A JP2002105207 A JP 2002105207A JP 2002105207 A JP2002105207 A JP 2002105207A JP 3831287 B2 JP3831287 B2 JP 3831287B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
wiring
tape
protective tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002105207A
Other languages
English (en)
Other versions
JP2003303921A (ja
Inventor
勝 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002105207A priority Critical patent/JP3831287B2/ja
Priority to US10/372,942 priority patent/US6979593B2/en
Priority to KR20030011906A priority patent/KR100944285B1/ko
Priority to TW92104240A priority patent/TWI283457B/zh
Publication of JP2003303921A publication Critical patent/JP2003303921A/ja
Application granted granted Critical
Publication of JP3831287B2 publication Critical patent/JP3831287B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/68395—Separation by peeling using peeling wheel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係わり、特に、製品形成部が主面に縦横に整列配置形成される基板（配線母基板）を用い、各製品形成部に厚さが１００μｍ以下と薄い半導体素子（半導体チップ）を搭載し、半導体素子の各電極と配線母基板の配線を導電性のワイヤで接続し、配線母基板の主面側を絶縁性の樹脂層で被い、配線母基板の裏面の配線上にバンプ電極（突起電極）を形成し、次いで配線母基板を樹脂層共々製品形成部の境界で切断して薄型の半導体装置を製造する技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置（半導体集積回路装置）の製造技術の一つとして、製品形成部を主面に縦横に整列配置形成した配線母基板を用い、各製品形成部に半導体素子を搭載し、半導体素子の各電極と配線母基板の配線を導電性のワイヤで接続し、配線母基板の主面側を絶縁性の樹脂層で被い、その後配線母基板を樹脂層共々製品形成部の境界で切断して半導体装置を製造する技術が知られている。
【０００３】
また、特開平１０−２７８３６号公報には、配線母基板を使う半導体装置の製造方法ではないが、機能素子の動作検査を行った後の基板の表面に保護テープを貼り付け、その後基板の裏面を削り、基板の裏面にダイシングテープを貼り付け、基板を切断して複数の機能素子毎に分離してチップ部品を形成し、チップ部品をダイシングテープからピックアップして所定のパッケージ部材に所定のペースト材を介して搭載し、ペースト材を硬化させた後、保護テープを除去する技術が開示されている。この技術においては、６２０μｍ厚さの基板をバックグラインドして４００μｍとしている。また、ダイシングテープからチップ部品をピックアップする場合、１本の突き上げピンでチップ部品を突き上げるとともに、平コレットでチップ部品を保持している。
【０００４】
【発明が解決しようとする課題】
半導体装置の薄型化から、本出願人においては、厚さが１００μｍ以下となる半導体素子を組み込んだ厚さ０．５ｍｍ以下の半導体装置を検討している。この場合、製品形成部を主面に縦横に整列形成した配線母基板を使用し、製造の最終段階で配線母基板を縦横に切断して各製品形成部を半導体装置とする方法を採用している。
【０００５】
図１５は本発明に先立って検討した半導体装置の模式的断面図、図１６は同半導体装置の製造方法を示すフローチャートである。
半導体装置６０は、図１５に示すように、配線基板構造からなる基板６１と、この基板６１の主面（図中上面）に固定された半導体素子６２と、半導体素子６２の表面の図示しない電極と基板６１の主面に形成された図示しない配線を接続する導電性のワイヤ６３と、半導体素子６２やワイヤ６３等を被い基板６１の主面に設けられた絶縁性樹脂からなる封止体６４と、基板６１の裏面に設けられたバンプ電極（突起電極）６５とからなっている。バンプ電極６５は基板６１の裏面に設けられた図示しない配線上に形成されている。基板６１の周面および封止体６４の周面はダイシングブレードで切断された面となることから、基板６１および封止体６４の各周面は各周面毎にそれぞれ同一面上に位置している。
【０００６】
このような半導体装置６０を、例えば、図１６に示すフローチャートに従って製造する。即ち、半導体素子になる半導体素子部が主面に縦横に整列形成された半導体母基板（ウエハ）を用意した後、ウエハの主面全域に保護テープを貼り付ける（Ｓ３０１）。つぎに、７５０μｍの厚さのウエハが１００ｍｍの厚さになるようにウエハの裏面を研磨（バックグラインド：ＢＧ）する（Ｓ３０２）。
【０００７】
つぎに、ウエハから保護テープを剥離し（Ｓ３０３）、ウエハの裏面にダイシングテープを貼り付ける（Ｓ３０４）。その後、ダイシングブレードでウエハを縦横に切断する（ダイシング：Ｓ３０５）。ダイシングブレードによる切断では、半導体素子部の境で切断を行い、かつ切断はダイシングテープの途中深さとする。従って、分離された各半導体素子はダイシングテープに支持された状態になっている。
【０００８】
つぎに、半導体装置を構成する製品形成部が主面に縦横に整列形成された配線母基板を用意した後、ダイシングテープ上の半導体素子を１個ずつピックアップして前記各製品形成部の半導体素子固定部に運んで固定し（チップボンディング：Ｓ３０６）、ついで半導体素子の電極と配線母基板の配線を導電性のワイヤで接続する（ワイヤボンディング：Ｓ３０７）。
【０００９】
つぎに、半導体素子及びワイヤを被うように配線母基板の主面に絶縁性樹脂層を形成する（樹脂層形成：Ｓ３０８）。
つぎに、配線母基板の裏面にバンプ電極（突起電極）を形成する（Ｓ３０９）。バンプ電極は配線母基板の裏面の配線（電極）上に形成する。
【００１０】
つぎに、絶縁性樹脂層の主面に支持体を貼り付けるとともに、ダイシングブレードによって製品形成部の境界に沿い、かつ配線母基板から絶縁性樹脂層を経て前記支持体の途中深さまで切断して各製品形成部を個片化する（Ｓ３１０）。この切断による個片化によって、図１５に示すような半導体装置６０が複数製造されることになる。
【００１１】
しかし、このような半導体装置の製造方法では、ウエハの裏面をバックグラインド（研磨）してウエハの厚さを１００μｍ以下と従来の４００μｍに比較して大幅に薄くする。このような極薄ウエハは割れ、欠けがさらに起き易く、取扱いが難しい。
【００１２】
また、チップボンディング工程において、突き上げ針をダイシングテープの下から突き上げて半導体素子を浮かせるとともに、降下させるコレットの下面に半導体素子を真空吸着保持して半導体素子のピックアップを行うが、このコレットによる半導体素子の取扱いにおいて、半導体素子（半導体チップ）が１００μｍ以下と薄いため、割れ，欠けが発生しやすい。また、直接コレットの保持面が半導体素子に接触するため、半導体素子の表面に傷が付きやすくなる。
【００１３】
本発明の目的は、極薄の半導体母基板（ウエハ）の割れ，欠けを起き難くして半導体装置の製造歩留りの向上を高めることにある。
本発明の他の目的は、半導体素子の製造及び半導体素子の搭載等半導体素子の取扱い時の半導体素子の割れ，欠け発生を抑止して安価な半導体装置を製造する方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１５】
（１）本発明の半導体装置の製造方法においては、半導体母基板（ウエハ）及び製品形成部が主面に縦横に整列形成された配線母基板をそれぞれ用意し、ウエハの主面を耐熱性で透明な粘着テープからなる保護テープで被うとともに、ウエハの裏面を研磨（バックグラインド）してウエハを１００μｍ以下の厚さにし、枠によって支持されるダイシングテープに裏面を介してウエハを貼り付け、ダイシングブレードによってウエハの主面側を保護テープを含んでダイシングテープの途中深さまで切断してダイシングテープで支持される複数の半導体素子（半導体チップ）を形成し、ダイシングテープ上の半導体素子を真空吸着型のコレットで１個づつピックアップして、半導体母基板の各製品形成部の半導体素子固定部に運んで固定し、各半導体素子の主面に貼り付けられている保護テープを除去し、半導体素子の電極と配線母基板の配線を導電性のワイヤで接続し、半導体素子及びワイヤ等を被うように配線母基板の主面に絶縁性樹脂層を形成し、絶縁性樹脂層の主面に支持体を貼り付けて支持体によって配線母基板を支持させ、ダイシングブレードによって製品形成部の境界に沿いかつ配線母基板から絶縁性樹脂層を経て前記支持体の途中深さまで切断して各製品形成部を個片化（半導体素子化）し、支持体から製品形成部を剥がすことによって半導体装置を製造する。前記絶縁性樹脂層を形成した後、前記配線母基板の裏面の配線表面に突起電極（バンプ電極）を形成する。絶縁性樹脂層の厚さを選択して半導体装置の厚さを０．５ｍｍ以下に製造する。
【００１６】
前記（１）の手段によれば、（ａ）ウエハはその主面が保護テープで被われる。従って、ウエハ取扱い時にウエハの主面が汚染されたり、傷が付いたりし難くなる。また、保護テープはウエハの主面を保護するだけでなく強度部材ともなる。この結果、ウエハ取扱い時に割れ，欠けが起き難くなる。これはバックグラインドによってさらに薄くなったウエハにおいてはより効果的である。
【００１７】
（ｂ）ウエハ主面が保護テープで保護されていることから、ダイシングブレードによる切断時、表面の汚染防止が可能となるばかりでなく、切断した縁や半導体素子部の表面が損傷され難くなる。この結果、半導体素子の割れ，欠けが起き難くなり、半導体素子の品質向上及び製造歩留りが向上する。
【００１８】
（ｃ）ダイシング後も、半導体素子は保護テープで主面を保護されていることから、表面の汚染や傷付きが防止できる。また、保護テープが強度部材となることから、ピックアップ時の突き上げ針による突き上げや、コレットによる真空吸着保持，搬送及びチップ固定においても半導体素子は損傷され難くなる。
【００１９】
（ｄ）絶縁性樹脂層形成後、配線母基板を樹脂層とともに切断することから一度に多量の半導体装置を製造することができ、半導体装置の製造コストの低減を図ることができる。
【００２０】
（ｅ）半導体素子は１００μｍ以下となることから、樹脂層を薄くすることで、製造される半導体装置の厚さを０．５ｍｍ以下と薄型化できる。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２２】
（実施形態１）
図１乃至図１４は本発明の一実施形態（実施形態１）である半導体装置の製造方法に係わる図である。図１は本実施形態１の半導体装置の模式的断面図、図２乃至図１４は本実施形態１の半導体装置の製造方法に係わる図である。
【００２３】
図１は本実施形態１の半導体装置の製造方法によって製造された半導体装置１の模式的断面図である。
本実施形態１の半導体装置１は、図１に示すように、配線基板構造からなる基板２と、この基板２の主面（図中上面）に固定された半導体素子３と、半導体素子３の表面の図示しない電極と基板２の主面に形成された図示しない配線を接続する導電性のワイヤ４と、半導体装置１やワイヤ４等を被うとともに基板２の主面に設けられた絶縁性樹脂からなる封止体５と、基板２の裏面に設けられたバンプ電極（突起電極）６とからなっている。バンプ電極６は基板２の裏面に設けられた図示しない配線上に形成されている。基板２の周面および封止体５の周面はダイシングブレードで切断された面となることから、基板２および封止体５の各周面は各周面毎にそれぞれ同一面上に位置している。
【００２４】
基板２は１００μｍ程度の厚さになり、半導体素子３は１００μｍ程度の厚さとなり、封止体５の厚さは２００μｍ程度となり、バンプ電極６の基板２の裏面からの突出長さは１００μｍ程度になり、半導体装置１は０．５ｍｍ以下と薄型になっている。
【００２５】
このような半導体装置１は、図２のフローチャートに示すように、ウエハを用意した後、保護テープ貼付（Ｓ１０１）、バックグラインド（Ｓ１０２）、ダイシングテープ貼付（Ｓ１０３）、ダイシング（Ｓ１０４）、チップボンディング（Ｓ１０５）、保護テープ剥離（除去：Ｓ１０６）、ワイヤボンディング（Ｓ１０７）、樹脂層形成（Ｓ１０８）、バンプ電極形成（Ｓ１０９）、個片切断（Ｓ１１０）の各工程を経て最終製品となって製造される。
【００２６】
つぎに、前記各工程に沿って半導体装置の製造方法を説明する。最初に、半導体母基板（ウエハ）３ａ及び配線母基板２ａを用意する。
前記ウエハ３ａは、図３に示すように、図示しないが、円形となるとともにその一部は直線状に切断されて方向識別用の面（ＯＦＦ）になっている。また、このＯＦＦに沿って縦横に半導体素子部が整列形成されている。この半導体素子部は矩形の半導体素子となる部分であり、所定の回路素子が形成されている。また、この半導体素子部の主面（図では上面）には、図示しないが電極が露出している。ウエハ２ａは、例えば、７５０μｍの厚さになり、８インチの直径となっている。図３で示す点線は裏面研磨（バックグラインド）による最終研磨位置である。
【００２７】
一方、前記配線母基板２ａは、図７及び図８に示すように平面的に見て、周縁の枠部１１と、枠部１１の内側の一群の製品形成部１２とからなっている。製品形成部１２は１個の半導体装置１を製造する部分であり、図８に示すように、配線母基板２ａの主面において縦横に整列配置形成されている。各製品形成部１２においては、省略してあるが、その主面及び主面の反対面となる裏面に配線が設けられているとともに、表裏の配線は配線母基板２ａを貫通するように充填された導体で電気的に接続されている。主面は半導体素子が固定される面であり、裏面はバンプ電極等の外部電極端子が形成される面である。配線母基板２ａは、ガラスエポキシ樹脂基板等の樹脂配線基板からなっている。
【００２８】
つぎに、図３に示すように、前記ウエハ３ａの主面全域に保護テープ１５を貼り付ける（Ｓ１０１：図３参照）。保護テープ１５は、ダイシング時にウエハ３ａの主面のダイシングライン等が見えるように透明となっている。また、保護テープ１５は半導体装置の各製造工程における熱に対して十分耐えるような耐熱性テープ（耐熱温度２００℃程度）となっている。また、保護テープ１５は一面が接着可能な粘着テープになっている。さらに、保護テープ１５は、１００μｍ程度の厚さとなり、強度部材として作用する。保護テープ１５としては、例えばポリイミド樹脂テープからなっている。
【００２９】
なお、保護テープ１５として、耐熱性の紫外線照射硬化型テープを使用してもよい。この場合、ウエハ３ａの主面に紫外線照射硬化型テープを貼り付け、除去するときは紫外線照射硬化型テープに紫外線を照射して接着部分を硬化させて接着性を劣化させる。その後、この紫外線照射硬化型テープを除去（剥離）させる。
【００３０】
ウエハ３ａはその主面が保護テープ１５で被われることから、ウエハ取扱い時にウエハ３ａの主面が汚染されたり、傷が付いたりし難くなる。また、保護テープ１５はウエハ３ａの主面を保護するだけでなく強度部材ともなる。この結果、ウエハ取扱い時に割れ，欠けが起き難くなる。
【００３１】
つぎに、７５０μｍの厚さのウエハが１００ｍｍの厚さになるようにウエハの裏面を研磨（バックグラインド：ＢＧ）する（Ｓ１０２）。このバックグラインドにおいても強度が不十分なウエハ３ａは保護テープ１５によって補強されることになる。この補強はバックグラインドによってさらに薄くなったウエハにおいてはより効果的である。
【００３２】
つぎに、図４に示すように、ウエハ３ａをその裏面を介して常用のダイシングテープ１６に貼り付ける（Ｓ１０３）。ダイシングテープ１６はその外周部分が支持枠１７に張り付けられている。その後、図５に示すように、ダイシングブレード１８でウエハ３ａを縦横に切断する（ダイシング：Ｓ１０４）。ダイシングブレード１８による切断では、ウエハ３ａにおいて縦横に整列形成された半導体素子部の境で切断を行う。即ち、ダイシングは格子状に行われる。この場合、第１の方向に順次切断した後、この第１の方向に直交する第２の方向に順次切断を行い格子状の切断が終了する。
【００３３】
このダイシングにおいては、切断はダイシングテープ１６の途中深さとする。従って、切断によって分離された各半導体素子３はダイシングテープ１６に貼り付いて支持された状態になっている。
【００３４】
このダイシングにおいては、保護テープ１５も切断されるが、貼り付いたままであることから、半導体素子３の主面は保護テープ１５によって保護される。また、ダイシングブレード１８による切断時、ウエハ３ａ及び切断によって形成される半導体素子３の表面の汚染防止が可能となるばかりでなく、切断した縁や半導体素子３の表面が損傷され難くなり、半導体素子３の割れ，欠けが起き難くなり、半導体素子の品質向上及び製造歩留りが向上する。
このダイシングの後も、ダイシングテープ１６に支持された半導体素子３はその表面（主面）を保護テープ１５で保護されることになる。
【００３５】
つぎに、ダイシングテープ１６上の半導体素子３を１個ずつピックアップして配線母基板２ａの各製品形成部１２の半導体素子固定部に運んで固定する（チップボンディング：Ｓ１０５）。図８及び図７は配線母基板２ａの主面に保護テープ１５付きの半導体素子３が固定（搭載）された状態を示す平面図及び断面図である。
【００３６】
また、図６（ａ）〜（ｄ）は、ダイシングテープ１６上の半導体素子３をピックアップする状態を示す模式図である。即ち、図６（ａ）に示すように、ダイシングテープ１６の上方から真空吸着型のコレット２０を所定の半導体素子３の真上に降下させ、四角錐窪み面からなる保持面に半導体素子３を近接させる〔図６（ｂ）参照〕。
【００３７】
つぎに、前記コレット２０の真下に位置させた複数の突き上げ針２１を上昇させ、ダイシングテープ１６を貫通させて半導体素子３を押し上げる。これに連動させて、コレット２０に真空吸引動作させてコレット２０の四角錐窪み面に半導体素子３を真空吸着保持させる〔図６（ｃ）参照〕。その後、コレット２０は半導体素子３を所定箇所に運ぶ〔図６（ｄ）参照〕。
【００３８】
コレット２０は、前記配線母基板２ａの各製品形成部１２の半導体素子固定部に順次半導体素子３を運び、半導体素子固定部と半導体素子３との間に予め供給しておいた接合材で固定する。
【００３９】
この固定時、半導体素子３の主面の周縁はコレット２０の四角錐窪み面の各傾斜した面に支持されるため、半導体素子３は常にコレット２０の中心に寄るように作用する。従って、配線母基板２ａに対するコレット２０の停止位置に対応して半導体素子３の固定位置は正確に決まることになる。また、コレット２０は四角錐窪み面で半導体素子３を捕らえるため、コレット２０を配線母基板２ａの主面に平行に振動させて半導体素子３を固定することができる。半導体素子３の固定は銀ペースト等のペースト材、金と錫の合金層あるいは金とシリコンの合金層等による固定である。
なお、突き上げ針２１は細いため、曲がったり損傷したりしないようにそれぞれガイド２２に沿って上下動する構造になっている。
【００４０】
また、図８において半導体素子３の周囲の実線及び破線は後述する切断線であり、半導体素子３を囲むこれらの線による四角形領域が製品形成部１２である。前記実線及び破線に沿ってＶ溝等を設けておき、配線母基板２ａを製品形成部１２毎に個片化する際、簡単に切断が行えるようにしておいてもよい。
【００４１】
つぎに、配線母基板２ａの主面に固定された半導体素子３の表面の保護テープ１５を除去（剥離）する（Ｓ１０６）。図９には保護テープ１５を除去する手段を３例示してある。
【００４２】
第１の保護テープ除去手段は、図９（ａ）に示すように、テープ巻き出しリール３０から解き出してテープ巻き取りリール３１に巻き取る粘着テープ３２を、配線母基板２ａの主面に固定された半導体素子３の主面に貼り付けられている保護テープ１５に押し付けて、粘着テープ３２に保護テープ１５を接着させ、その後、粘着テープ３２を半導体素子３から相対的に離すことによって半導体素子３から保護テープ１５を取り除くことができる。
【００４３】
具体的には、テープ巻き出しリール３０から解き出した粘着テープ３２の背面に移動ローラ３３を矢印に示すように加圧状態で接触させ、この移動ローラ３３を矢印（細線及び太線で示す矢印）に示すように回転移動させながら半導体素子３上の保護テープ１５に粘着テープ３２を押し付けて保護テープ１５を粘着テープ３２に接着させることによって、半導体素子３の主面から保護テープ１５を剥離する。
【００４４】
テープ巻き出しリール３０とテープ巻き取りリール３１を配線母基板２ａの長さ以上に配置し、解き出した粘着テープ３２の上から細長い移動ローラ３３を、配線母基板２ａの左端から右端に回転させながら移動することによって、粘着テープ３２の裏面に各半導体素子３の主面を被っていた保護テープ１５を接着させることができ、配線母基板２ａを所定高さ降下させることによって半導体素子３に貼り付いていた保護テープ１５を剥がすことができる。
【００４５】
この剥離手段では、粘着テープ３２による接着力を半導体素子３に対する保護テープ１５の接着力よりも大きくさせておき、保護テープ１５を粘着テープ３２に付着させて保護テープ１５を半導体素子３から剥がすものである。
【００４６】
第２の保護テープ除去手段は、図９（ｂ）に示すように、配線母基板２ａの各製品形成部１２上の半導体素子３に対応する真空吸引ノズル３５を有する真空吸引治具３６を用意した後、真空吸引ノズル３５の先端を各半導体素子３上の保護テープ１５に重ねて矢印３７に示すように真空吸引して真空吸引ノズル３５で保護テープ１５を保持する。その後、真空吸引治具３６を配線母基板２ａから矢印３８に示すように離して保護テープ１５を半導体素子３の主面から剥離（除去）する。
【００４７】
この剥離手段では、真空吸引ノズル３５による真空吸引力を半導体素子３に対する保護テープ１５の接着力よりも大きくさせておき、保護テープ１５を真空吸引ノズル３５に吸引させて保護テープ１５を半導体素子３から剥がすものである。
【００４８】
第３の保護テープ除去手段は、図９（ｃ）に示すように、配線母基板２ａに固定されている全ての半導体素子３の主面側の保護テープ１５に、１枚の粘着テープ４０を接着し、その後粘着テープ４０を配線母基板２ａ（半導体素子３）から遠ざけることによって保護テープ１５を半導体素子３から剥がして除去するものである。即ち、粘着テープ４０による接着力を半導体素子３に対する保護テープ１５の接着力よりも大きくさせておき、保護テープ１５を粘着テープ４０に付着させて保護テープ１５を半導体素子３から剥がすものである。
【００４９】
保護テープとして紫外線照射硬化型テープを用いる場合は、保護テープを半導体素子から剥離する際、紫外線を保護テープに照射させて接着力を弱めてから保護テープの剥離を行う。この剥離は、前述の３つの剥離手段が使用できることは勿論である。
【００５０】
つぎに、半導体素子３の図示しない電極と配線母基板２ａの図示しない配線を導電性のワイヤ４で接続する（ワイヤボンディング：Ｓ１０７）。図１１及び図１０は配線母基板２ａの配線と半導体素子３の電極をワイヤ４で接続した模式的平面図と模式的断面図である。
【００５１】
つぎに、半導体素子３及びワイヤ４を被うように配線母基板２ａの主面に絶縁性樹脂層５ａを形成する（樹脂層形成：Ｓ１０８）。図１３及び図１２は配線母基板２ａの主面に絶縁性樹脂層５ａを形成した状態を示す配線母基板２ａの模式的断面図及び模式的平面図である。
【００５２】
絶縁性樹脂層５ａは、トランスファモールド法による片面モールドで形成する。絶縁性樹脂層５ａは、例えば、エポキシ樹脂で形成する。この際、絶縁性樹脂層５ａの厚さを選択して半導体装置１の厚さが０．５ｍｍ以下になるようにする。
【００５３】
つぎに、配線母基板２ａの裏面にバンプ電極（突起電極）６を形成する（図１４参照：Ｓ１０９）。バンプ電極６は配線母基板２ａの裏面の図示しない配線（電極）上に形成する。
【００５４】
つぎに、図１４に示すように配線母基板２ａの主面に支持枠４４に貼り付けられた支持体（粘着テープ）４５を貼り付けるとともに、ダイシングブレード４６によって製品形成部の境界に沿い、かつ配線母基板２ａから絶縁性樹脂層５ａを経て支持体４５の途中深さまで切断して各製品形成部を個片化して半導体装置１を形成する（Ｓ１１０）。分離された半導体装置１は支持体４５に貼り付けられた状態になっている。そこで、各半導体装置１を支持体４５から取り外す（剥離）ことによって図１に示すような半導体装置１が複数製造されることになる。
【００５５】
半導体装置１の四角形状からなる基板２の各周面と、この各周面に対応する封止体５の各周面は、配線母基板２ａ及び絶縁性樹脂層５ａをダイシングブレードで切断することからそれぞれ同一平面に位置する平坦な面になっている。
【００５６】
本実施形態１によれば以下の効果を有する。
（１）ウエハ３ａはその主面が保護テープ１５で被われる。従って、ウエハ取扱い時にウエハ３ａの主面が汚染されたり、傷が付いたりし難くなる。また、保護テープ１５はウエハ３ａの主面を保護するだけでなく強度部材ともなる。この結果、ウエハ取扱い時に割れ，欠けが起き難くなる。これはバックグラインドによってさらに薄くなったウエハ３ａにおいてはより効果的である。
【００５７】
（２）ウエハ主面が保護テープ１５で保護されていることから、ダイシングブレード１８による切断時、表面の汚染防止が可能となるばかりでなく、切断した縁や半導体素子部の表面が損傷され難くなる。この結果、半導体素子３の割れ，欠けが起き難くなり、半導体素子３の品質向上及び製造歩留りが向上する。
【００５８】
（３）ダイシング工程において、前記ウエハ３ａはダイシングテープ１６と保護テープ１５で挟まれた構造となり、この状態でダイシングが行われることから、ダイシングによる半導体素子３の割れ欠け（チッピング）が発生し難くなるとともに、半導体素子３が反り難くなる。即ち、主面が保護テープ１５で保護され、ダイシングテープ１６に貼り付けられた半導体素子３をピックアップして配線母基板２ａに固定することから、半導体素子３の割れ欠けが発生し難くなり、製造歩留りの向上が図れる。
【００５９】
（４）透明な保護テープ１５でウエハ３ａの主面を被うことから、ウエハ３ａをダイシングする際のダイシングラインの目視が容易になり、ダイシングの作業効率向上とダイシング歩留り向上が図れる。
【００６０】
（５）ダイシング後も、半導体素子３は保護テープ１５で主面を保護されていることから、表面の汚染や傷付きが防止できる。また、保護テープ１５が強度部材となることから、ピックアップ時の突き上げ針２１による突き上げや、コレット２０による真空吸着保持，搬送及びチップ固定においても半導体素子３は損傷され難くなる。
【００６１】
（６）絶縁性樹脂層５ａの形成後、配線母基板２ａを樹脂層とともに切断することから一度に多量の半導体装置１を製造することができ、半導体装置１の製造コストの低減を図ることができる。
【００６２】
（７）半導体素子３は１００μｍ以下となることから、樹脂層を薄くすることで、製造される半導体装置１の厚さを０．５ｍｍ以下と薄型化できる。
【００６３】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施形態では、製品形成部に単一の半導体素子を搭載した例について説明したが、複数の半導体素子を搭載する構成についても適用できる。また、必要とするならば、チップコンデンサやチップ抵抗等の受動部品の搭載も可能である。
また、基板の裏面にバンプ電極を設ける構造としたが、外部電極端子はこれ以外の構成のものでもよい。
【００６４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）薄いウエハの割れ，欠けを防止できることから半導体装置の製造歩留りの向上を高めることができる。
（２）半導体素子の製造及び半導体素子の搭載等、半導体素子の取扱い時の半導体素子の割れ，欠け発生を抑止することができることから半導体装置の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体装置の製造方法によって製造された半導体装置の断面図である。
【図２】本実施形態１の半導体装置の製造方法を示すフローチャートである。
【図３】本実施形態１の半導体装置の製造方法において、主面に保護テープを貼り付けた状態を示すウエハの模式図である。
【図４】本実施形態１の半導体装置の製造方法において、バックグラインドしたウエハをダイシングテープに貼り付けた状態を示すウエハの模式図である。
【図５】本実施形態１の半導体装置の製造方法において、ウエハをダイシングブレードでダイシングする状態を示すウエハの模式図である。
【図６】本実施形態１の半導体装置の製造方法において、ダイシングテープから半導体素子をピックアップして配線母基板にチップボンディングを行う状態を示す模式図である。
【図７】本実施形態１の半導体装置の製造方法において、配線母基板に半導体素子を整列配置搭載した状態を示す模式的断面図である。
【図８】本実施形態１の半導体装置の製造方法において、配線母基板に半導体素子を整列配置搭載した状態を示す模式的平面図である。
【図９】本実施形態１の半導体装置の製造方法において、半導体素子に貼り付けられている保護テープを除去する方法を示す模式図である。
【図１０】本実施形態１の半導体装置の製造方法において、配線母基板の配線と半導体素子の電極をワイヤで接続した状態を示す模式的断面図である。
【図１１】本実施形態１の半導体装置の製造方法において、配線母基板の配線と半導体素子の電極をワイヤで接続した状態を示す模式的平面図である。
【図１２】本実施形態１の半導体装置の製造方法において、配線母基板主面に絶縁性樹脂層を形成した状態を示す配線母基板の模式的断面図である。
【図１３】本実施形態１の半導体装置の製造方法において、配線母基板主面に絶縁性樹脂層を形成した状態を示す配線母基板の模式的平面図である。
【図１４】本実施形態１の半導体装置の製造方法において、配線母基板と絶縁性樹脂層を切断する状態を示す模式的断面図である。
【図１５】本発明に先立って検討した半導体装置の模式的断面図である。
【図１６】本発明に先立って検討した半導体装置の製造方法を示すフローチャートである。
【符号の説明】
１…半導体装置、２…基板、２ａ…配線母基板、３…半導体素子、３ａ…半導体母基板（ウエハ）、４…ワイヤ、５…封止体、５ａ…絶縁性樹脂層、６…バンプ電極（突起電極）、１１…枠部、１２…製品形成部、１５…保護テープ、１６…ダイシングテープ、１７…支持枠、１８…ダイシングブレード、２０…コレット、２１…突き上げ針、２２…ガイド、３０…テープ巻き出しリール、３１…テープ巻き取りリール、３２…粘着テープ、３３…移動ローラ、３５…真空吸引ノズル、３６…真空吸引治具、３７，３８…矢印、４０…粘着テープ、４５…支持体、４６…ダイシングブレード、６０…半導体装置、６１…基板、６２…半導体素子、６３…ワイヤ、６４…封止体、６５…バンプ電極（突起電極）。

Claims (8)

  1. （ａ）半導体集積回路となる半導体素子部が主面に縦横に整列形成された半導体母基板を用意する工程と、
    （ｂ）矩形の周縁部の内側に複数の素子搭載部が縦横に整列配置され、前記素子搭載部のそれぞれに主面に設けられた配線とその裏面に設けられた配線と配線母基板を貫通して設けられた表裏間の対応する配線を接続する導体とを備えた配線母基板を用意する工程と、
    （ｃ）前記半導体母基板の主面全域に保護テープを貼り付ける工程と、
    （ｄ）前記保護テープが貼り付けられた状態の前記半導体母基板の裏面を所定厚さ除去する工程と、
    （ｅ）前記除去する工程を経た前記半導体母基板を裏面を介してダイシングテープに貼り付ける工程と、
    （ｆ）ダイシングブレードによって前記半導体素子部の境界に沿い、かつ前記半導体母基板の主面から前記ダイシングテープの途中深さまで、前記保護テープと前記半導体母基板を切断して複数の半導体素子を形成する工程と、
    （ｇ）前記ダイシングテープ上の前記半導体素子を１個ずつピックアップして前記素子搭載部のそれぞれに固定する工程と、
    （ｈ）前記素子搭載部のそれぞれに前記半導体素子が固定された状態にある前記配線母基板に対し、前記保護テープ・半導体素子間接着力より強い接着力を有する粘着テープを前記保護テープに押しつけた後相対的に遠ざける動作により、あるいは前記複数の素子搭載部に対応する複数の吸引ノズルの先端をそれぞれ前記半導体素子上にある保護テープに重ね前記保護テープ・半導体素子間接着力より強い吸引力で吸引することにより、前記各半導体素子の主面に貼り付けられている前記保護テープを除去する工程と、
    （ｉ）前記素子搭載部のそれぞれにおいて前記半導体素子の電極と対応する前記配線母基板の配線を導電性のワイヤで接続する工程と、
    （ｊ）前記半導体素子及び前記ワイヤを被うように前記配線母基板の主面に絶縁性樹脂層を形成する工程と、
    （ｋ）前記絶縁性樹脂層で覆われた前記配線母基板に、前記絶縁性樹脂層の主面を介して支持体を貼り付ける工程と、
    （ｌ）ダイシングブレードによって前記素子搭載部間の境界に沿い、かつ前記配線母基板から前記絶縁性樹脂層を経て前記支持体の途中深さまで切断して複数の半導体装置を形成する工程と、
    （ｍ）前記支持体から各半導体装置を分離する工程と、
    を含み、これによって周面が前記絶縁性樹脂層の切断面と前記配線母基板の切断面によって構成される半導体装置を製造することを特徴とする半導体装置の製造方法。
  2. 前記絶縁性樹脂層を形成した後、前記配線母基板の裏面の配線上にそれぞれ突起電極を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記保護テープは耐熱性で透明な粘着テープであることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記保護テープは耐熱性の紫外線照射硬化型テープであり、前記半導体母基板に貼り付け、除去前に紫外線を照射して接着部分を硬化させて接着性を劣化させることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記工程（ｂ）において前記配線母基板を７５０μｍ程度の厚さに構成し、前記工程（ｃ）において前記保護テープの厚さを少なくとも１００μｍ程度の厚さとし、前記工程（ｄ）において前記半導体母基板を厚さ１００μｍ前後以下の厚さに形成し、前記工程（ｊ ）において前記絶縁性樹脂層の厚さを２００μｍ程度とし、前記突起電極の配線母基板の裏面からの突出長さを１００μｍ程度に選択することにより半導体装置の厚さを０．５ｍｍ以下に形成することを特徴とする請求項２に記載の半導体装置の製造方法。
  6. 前記ダイシングテープ上の前記半導体素子のピックアップは、前記ダイシングテープの下から前記半導体素子に向かって突き上げる複数の突き上げ針による前記半導体素子の突き上げと、前記突き上げられた半導体素子を真空吸着保持する真空吸着型コレットで行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記コレットは吸着面に四角錐窪み面を有する角錐コレットであり、前記半導体素子を前記四角錐窪み面で保持し、この四角錐窪み面で前記半導体素子の固定位置を決定することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記各素子搭載部に複数の半導体素子を固定することを特徴とする請求項１記載の半導体装置の製造方法。
JP2002105207A 2002-04-08 2002-04-08 半導体装置の製造方法 Expired - Fee Related JP3831287B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002105207A JP3831287B2 (ja) 2002-04-08 2002-04-08 半導体装置の製造方法
US10/372,942 US6979593B2 (en) 2002-04-08 2003-02-26 Method of manufacturing a semiconductor device
KR20030011906A KR100944285B1 (ko) 2002-04-08 2003-02-26 반도체장치의 제조방법
TW92104240A TWI283457B (en) 2002-04-08 2003-02-27 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002105207A JP3831287B2 (ja) 2002-04-08 2002-04-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003303921A JP2003303921A (ja) 2003-10-24
JP3831287B2 true JP3831287B2 (ja) 2006-10-11

Family

ID=28672353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002105207A Expired - Fee Related JP3831287B2 (ja) 2002-04-08 2002-04-08 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6979593B2 (ja)
JP (1) JP3831287B2 (ja)
KR (1) KR100944285B1 (ja)
TW (1) TWI283457B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303984B (zh) 2001-06-07 2012-02-15 瑞萨电子株式会社 半导体装置的制造方法
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
TWI225696B (en) * 2003-06-10 2004-12-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
KR100532287B1 (ko) * 2003-09-17 2005-11-29 삼성전자주식회사 휴대용 카메라 모듈의 미세 이물질 제거 장치 및 방법
JP3933118B2 (ja) * 2003-10-02 2007-06-20 ソニー株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
JP3664171B2 (ja) * 2003-10-27 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
CN100388446C (zh) * 2004-06-02 2008-05-14 鸿骐昶驎科技股份有限公司 用于芯片基板封装的具粘着定位技术的系统及方法
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
CN100395886C (zh) * 2004-07-16 2008-06-18 新光电气工业株式会社 半导体器件的制造方法
FR2874127B1 (fr) * 2004-08-03 2006-12-08 United Monolithic Semiconduct Boitier miniature hyperfrequence pour montage en surface et procede de fabrication du boitier
US7112470B2 (en) * 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing
KR100856977B1 (ko) * 2004-11-11 2008-09-04 야마하 가부시키가이샤 반도체 장치, 반도체 웨이퍼, 칩 사이즈 패키지, 및 그제조 및 검사 방법
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
US7662648B2 (en) * 2005-08-31 2010-02-16 Micron Technology, Inc. Integrated circuit inspection system
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5055798B2 (ja) * 2006-03-17 2012-10-24 日立金属株式会社 半導体装置の製造方法
US7846776B2 (en) * 2006-08-17 2010-12-07 Micron Technology, Inc. Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US20080085572A1 (en) * 2006-10-05 2008-04-10 Advanced Chip Engineering Technology Inc. Semiconductor packaging method by using large panel size
JP2009004406A (ja) * 2007-06-19 2009-01-08 Disco Abrasive Syst Ltd 基板の加工方法
US20080315376A1 (en) * 2007-06-19 2008-12-25 Jinbang Tang Conformal EMI shielding with enhanced reliability
US7829389B2 (en) * 2007-10-05 2010-11-09 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
WO2009156970A1 (en) * 2008-06-26 2009-12-30 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
JP4758470B2 (ja) * 2008-12-18 2011-08-31 シャープ株式会社 突起電極の形成方法及び置換金めっき液
US20100184255A1 (en) * 2009-01-22 2010-07-22 Chien Liu Manufacturing method for package structure
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
JP5671857B2 (ja) * 2010-07-12 2015-02-18 大日本印刷株式会社 埋め込み部品具有配線板の製造方法
KR101640832B1 (ko) 2010-07-16 2016-07-19 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조 방법
CN102097340A (zh) * 2010-12-14 2011-06-15 沈阳中光电子有限公司 用cob灌胶封装制作smd的方法
JP2013033910A (ja) * 2011-06-29 2013-02-14 Hitachi Cable Ltd 発光素子搭載用基板、ｌｅｄパッケージ、及びｌｅｄパッケージの製造方法
CN102903642B (zh) * 2011-07-29 2015-04-15 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法
JP5988130B2 (ja) 2012-01-30 2016-09-07 株式会社エンプラス レンズアレイの製造方法およびこれに用いるフィルム担持基板およびフィルム貼着用治具
JP5924110B2 (ja) * 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
KR102061695B1 (ko) * 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
US9202753B2 (en) * 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
JP6151724B2 (ja) * 2013-01-30 2017-06-21 京セラ株式会社 実装構造体の製造方法
KR102007709B1 (ko) * 2017-07-31 2019-08-06 (주)엔지온 반도체칩의 제조방법
KR20210096883A (ko) * 2020-01-29 2021-08-06 삼성전자주식회사 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법
US11784092B2 (en) * 2020-02-27 2023-10-10 Micron Technology, Inc. Disposing protective cover film and underfill layer over singulated integrated circuit dice for protection during integrated circuit processing
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法
TWI753825B (zh) * 2021-05-11 2022-01-21 財團法人工業技術研究院 微型元件結構及顯示裝置
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure
CN114815340A (zh) * 2022-05-19 2022-07-29 豪威半导体（上海）有限责任公司 Lcos显示器及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH0691153B2 (ja) * 1987-11-28 1994-11-14 日東電工株式会社 保護フイルムの剥離方法
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JP3498877B2 (ja) * 1995-12-05 2004-02-23 株式会社東芝 半導体製造装置および半導体装置の製造方法
JPH1027836A (ja) 1996-07-11 1998-01-27 Sony Corp 半導体装置の製造方法および半導体製造装置
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2002026182A (ja) * 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device

Also Published As

Publication number Publication date
TWI283457B (en) 2007-07-01
KR100944285B1 (ko) 2010-02-24
US6979593B2 (en) 2005-12-27
JP2003303921A (ja) 2003-10-24
KR20030081014A (ko) 2003-10-17
TW200308055A (en) 2003-12-16
US20030190795A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
JP3831287B2 (ja) 半導体装置の製造方法
KR100609806B1 (ko) 반도체 장치의 제조 방법
US7482695B2 (en) Stack MCP and manufacturing method thereof
JP4769429B2 (ja) 半導体装置の製造方法
US8394677B2 (en) Method of fabricating semiconductor device
US20050260829A1 (en) Manufacturing method of a semiconductor device
JP4848153B2 (ja) 半導体装置の製造方法
US20070275543A1 (en) Manufacturing method of a semiconductor device
JP2002026039A (ja) 半導体装置の製造方法
JP2000164534A (ja) ウェ―ハの分離装置及び方法
TW200303071A (en) Manufacturing method of semiconductor device
JPH11204551A (ja) 半導体装置の製造方法
US20070141752A1 (en) Manufacturing method of semiconductor integrated circuit device
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
CN111564367B (zh) 一种晶圆研磨前裂片异常的处理方法
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
JP3803214B2 (ja) 半導体装置の製造方法
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法
JP2014053350A (ja) ウエーハの加工方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JPH0621219A (ja) 半導体装置の製造方法
KR20070040538A (ko) 보호 수단을 이용한 반도체 칩 분리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060713

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees