KR20030081014A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20030081014A
KR20030081014A KR10-2003-0011906A KR20030011906A KR20030081014A KR 20030081014 A KR20030081014 A KR 20030081014A KR 20030011906 A KR20030011906 A KR 20030011906A KR 20030081014 A KR20030081014 A KR 20030081014A
Authority
KR
South Korea
Prior art keywords
semiconductor
tape
semiconductor element
mother substrate
semiconductor device
Prior art date
Application number
KR10-2003-0011906A
Other languages
English (en)
Other versions
KR100944285B1 (ko
Inventor
가와카미마사루
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
가부시키가이샤 아키타덴시시스테무즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 가부시키가이샤 아키타덴시시스테무즈 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030081014A publication Critical patent/KR20030081014A/ko
Application granted granted Critical
Publication of KR100944285B1 publication Critical patent/KR100944285B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/68395—Separation by peeling using peeling wheel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

아주 얇은 웨이퍼의 오염 및 손상을 방지하고, 아주 얇은 웨이퍼로 제조한 아주 얇은 반도체소자의 오염 및 손상을 방지하여 반도체장치의 제조 코스트의 저감을 도모한다.
종횡으로 제품형성부를 가지는 배선 모기판과 웨이퍼를 준비하고, 웨이퍼 주면을 보호 테이프로 덮고, 웨이퍼 이면을 연마하여 100㎛ 두께의 아주 얇은 웨이퍼를 형성하며, 다이싱 테이프에 붙은 아주 얇은 웨이퍼를 다이싱하여 아주 얇은 반도체소자(칩)을 형성하고, 다이싱 테이프 상의 칩을 콜렛으로 픽업하여, 배선 모기판의 각 제품형성부에 고정하며, 각 반도체소자 주면의 보호 테이프를 제거하고, 와이어 본딩하며, 반도체소자 및 와이어 등을 절연성 수지층으로 덮고, 배선 모기판의 이면에 범프전극을 형성하며, 지지체에 첩부한 배선 모기판을 수지층과 함께 지지체의 중간 깊이까지 절단하여 복수의 반도체장치를 형성하고, 지지체에서 각 반도체장치를 분리하여 두께 0.5㎜ 이하의 반도체장치를 제조한다.

Description

반도체장치의 제조방법{A METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히, 제품형성부가 주면에 종횡으로 정렬 배치 형성되는 기판(배선 모기판(wiring substrate))을 이용하며, 각 제품형성부에 두께가 100㎛ 이하로 얇은 반도체소자(반도체칩)을 탑재하고, 반도체소자의 각 전극과 배선 모기판의 배선을 도전성 와이어로 접속하며, 배선 모기판의 주면측을 절연성 수지층으로 덮고, 배선 모기판의 이면의 배선상에 범프전극(돌기전극)을 형성하며, 계속해서 배선 모기판을 수지층과 함께 제품형성부의 경계에서 절단하여 박형의 반도체장치를 제조하는 기술에 적용하는 유용한 기술에 관한 것이다.
반도체장치(반도체 집적회로장치)의 제조기술의 하나로서, 제품형성부를 주면에 종횡으로 정렬 배치 형성한 배선 모기판을 이용하며, 각 제품형성부에 반도체소자를 탑재하고, 반도체소자의 각 전극과 배선 모기판의 배선을 도전성 와이어로 접속하며, 배선 모기판의 주면측을 절연성 수지층으로 피복하고, 그후 배선 모기판을 수지층과 함께 제품형성부의 경계에서 절단하여 반도체장치를 제조하는 기술이 알려져 있다.
또, 일본 특개평10-27836호 공보에는, 배선 모기판을 사용하는 반도체장치의 제조방법은 아니지만, 기능소자의 동작검사를 행한 후의 기판의 표면에 보호 테이프를 첩부(貼付)하고, 그후 기판의 이면을 깍아, 기판의 이면에 다이싱 테이프를 첩부하며, 기판을 절단하여 복수의 기능소자마다 분리하여 칩부품을 형성하고, 칩부품을 다이싱 테이프에서 픽업하여 소정의 패키지 부재에 소정의 페이스트(paste)재를 통해서 탑재하며, 페이스트재를 경화시킨 후, 보호 테이프를 제거하는 기술이 개시되어 있다. 이 기술에서는, 620㎛ 두께의 기판을 백그라인드하여 400㎛로 하고 있다. 또, 다이싱 테이프에서 칩부품을 픽업하는 경우, 1개의 돌기핀으로 칩부품을 밀어올림과 동시에, 수평콜렛으로 칩부품을 유지하고 있다.
반도체장치의 박형화에서, 본 출원인에 있어서는, 두께가 100㎛ 이하가 되는 반도체소자를 조립한 두께 0.5㎜ 이하의 반도체장치를 검토하고 있다. 이 경우, 제품형성부를 주면에 종횡으로 정렬 형성한 배선 모기판을 사용하며, 제조의 최종단계에서 배선 모기판을 종횡으로 절단하여 각 제품형성부을 반도체장치로 하는 방법을 채용하고 있다.
도15는 본 발명에 앞서 검토한 반도체장치의 모식적 단면도, 도16은 동 반도체장치의 제조방법을 나타내는 흐름도이다.
반도체장치(60)는 도15에 나타내는 바와 같이, 배선기판구조로 이루어지는 기판(61)과, 이 기판(61)의 주면(도면에서 상면)에 고정된 반도체소자(62)와, 반도체소자(62)의 표면의 도시하지 않은 전극과 기판(61)의 주면에 형성된 도시하지 않은 배선을 접속하는 도전성 와이어(63)와, 반도체소자(62)와 와이어(63) 등을 덮어 기판(61)의 주면에 설치된 절연성 수지로 이루어지는 밀봉체(64)와, 기판(61)의 이면에 설치된 범프전극(돌기전극)(65)으로 이루어져 있다. 범프전극(65)은 기판(61)의 이면에 설치된 도시하지 않은 배선상에 형성되어 있다. 기판(61)의 주면(周面) 및 밀봉체(64)의 주면(周面)은 다이싱 블레이드(dicing blade)로 절단된 면이 되므로, 기판(61) 및 밀봉체(64)의 각 주면(周面)은 각 주면(周面)마다 각각 동일 면상에 위치하고 있다.
이와 같은 반도체장치(60)를, 예컨대 도16에 나타내는 흐름도에 따라 제조한다. 즉, 반도체소자로 이루어지는 반도체 소자부가 주면에 종횡으로 정렬 형성된 반도체 모기판(웨이퍼)을 준비한 후, 웨이퍼의 주면영역에 보호 테이프를 첩부한다(S301). 다음에, 750㎛ 두께의 웨이퍼가 100㎛ 두께가 되도록 웨이퍼의 이면을 연마(백그라인드 : BG)한다(S302).
다음에, 웨이퍼에서 보호 테이프를 박리하고(S303), 웨이퍼의 이면에 다이싱 테이프를 첩부한다(S304). 그후, 다이싱 블레이드로 웨이퍼를 종횡으로 절단한다(다이싱 : S305). 다이싱 블레이드에 의한 절단에서는, 반도체 소자부의 경계에서 절단을 행하고, 또 절단은 다이싱 테이프의 중간 깊이로 한다. 따라서, 분리된 각 반도체소자는 다이싱 테이프에 지지된 상태로 이루어져 있다.
다음에, 반도체장치를 구성하는 제품형성부가 주면에 종횡으로 정렬 형성된 배선 모기판을 준비한 후, 다이싱 테이프 상의 반도체소자를 1개씩 픽업하여 상기 각 제품형성부의 반도체소자 고정부로 운반하여 고정하고(칩본딩 : S306), 계속해서 반도체소자의 전극과 배선 모기판의 배선을 도전성 와이어로 접속한다(와이어 본딩 : S307).
다음에, 반도체소자 및 와이어를 덮도록 배선 모기판의 주면에 절연성 수지층을 형성한다(수지층 형성 :S308).
다음에, 배선 모기판의 이면에 범프전극(돌기전극)을 형성한다(S309). 범프전극은 배선 모기판의 이면의 배선(전극) 상에 형성한다.
다음에, 절연성 수지층의 주면에 지지체를 첩부함과 동시에, 다이싱 블레이드에 의해 제품형성부의 경계에 따라, 또 배선 모기판에서 절연성 수지층을 거쳐 상기 지지체의 중간 깊이까지 절단하여 각 제품형성부를 개편화(個片化)한다(S310). 이 절단에 의한 개편화에 의해, 도15에 나타내는 바와 같은 반도체장치(60)가 복수 제조되게 된다.
그러나, 이와 같은 반도체장치의 제조방법에서는, 웨이퍼의 이면을 백그라인드(연마)하여 웨이퍼의 두께를 100㎛ 이하로 종래의 400㎛에 비교하여 큰 폭으로 얇게 한다. 이와 같은 아주 얇은 웨이퍼는 깨짐, 흠이 더욱 일어나기 쉬워, 취급하기가 어렵다.
또, 칩본딩공정에 있어서, 돌기핀을 다이싱 테이프의 하부에서 밀어올려 반도체소자를 띄움과 동시에, 강하시키는 콜렛의 하면에 반도체소자를 진공흡착 유지하여 반도체소자의 픽업을 행하지만, 이 콜렛에 의한 반도체소자의 취급에 있어서, 반도체소자(반도체칩)가 100㎛ 이하로 얇으므로, 깨짐, 흠이 발생하기 쉽다. 또, 직접 콜렛의 유지면이 반도체소자에 접촉하기 때문에, 반도체소자의 표면이 손상되기 쉽게 된다.
본 발명의 목적은 아주 얇은 반도체 모기판(웨이퍼)의 깨짐, 흠을 생기기 어렵게 하여 반도체장치의 제조수율의 향상을 높이는데 있다.
본 발명의 다른 목적은, 반도체소자의 제조 및 반도체소자의 탑재등 반도체소자의 취급시의 반도체소자의 깨짐, 흠 발생을 억지하여 값이 싼 반도체장치를 제조하는 방법을 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부도면에서 명백하게 될 것이다.
도1은 본 발명의 일실시형태(실시형태 1)인 반도체장치의 제조방법에 의해서 제조된 반도체장치의 단면도,
도2는 본 실시형태 1의 반도체장치의 제조방법을 나타내는 흐름도,
도3은 본 실시형태 1의 반도체장치의 제조방법에 있어서, 주면에 보호 테이프를 첩부한 상태를 나타내는 웨이퍼의 모식도,
도4는 본 실시형태 1의 반도체장치의 제조방법에 있어서, 백그라인드 한 웨이퍼를 다이싱 테이프에 첩부한 상태를 나타내는 웨이퍼의 모식도,
도5는 볼 실시형태 1의 반도체장치의 제조방법에 있어서, 웨이퍼를 다이싱 블레이드로 다이싱하는 상태를 나타내는 웨이퍼의 모식도,
도6은 본 실시형태 1의 반도체장치의 제조방법에 있어서, 다이싱 테이프에서 반도체소자를 픽업하여 배선 모기판에 칩본딩을 행하는 상태를 나타내는 모식도,
도7은 본 실시형태 1의 반도체장치의 제조방법에 있어서, 배선 모기판에 반도체소자를 정렬 배치 탑재한 상태를 나타내는 모식적 단면도,
도8은 본 실시형태 1의 반도체장치의 제조방법에 있어서, 배선 모기판에 반도체소자를 정렬 배치 탑재한 상태를 나타내는 모식적 평면도,
도9는 본 실시형태 1의 반도체장치의 제조방법에 있어서, 반도체소자에 첩부되어 있는 보호 테이프를 제거하는 방법을 나타내는 모식도,
도10은 본 실시형태 1의 반도체장치의 제조방법에 있어서, 배선 모기판의 배선과 반도체소자의 전극을 와이어로 접속한 상태를 나타내는 모식적 단면도.
도11은 본 실시형태 1의 반도체장치의 제조방법에 있어서, 배선 모기판의 배선과 반도체소자의 전극을 와이어로 접속한 상태를 나타내는 모식적 평면도,
도12는 본 실시형태 1의 반도체장치의 제조방법에 있어서, 배선 모기판 주면에 절연성 수지층을 형성한 상태를 나타내는 배선 모기판의 모식적 단면도,
도13은 본 실시형태 1의 반도체장치의 제조방법에 있어서, 배선 모기판 주면에 절연성 수지층을 형성한 상태를 나타내는 배선 모기판의 모식적 단면도,
도14는 본 실시형태 1의 반도체장치의 제조방법에 있어서, 배선 모기판과 절연성 수지층을 절단하는 상태를 나타내는 모식적 단면도,
도15는 본 발명에 앞서 검토한 반도체장치의 모식적 단면도,
도16은 본 발명에 앞서 검토한 반도체장치의 제조방법을 나타내는 흐름도이다.
(부호의 설명)
1반도체장치
2기판
2a배선 모기판
3반도체소자
3a반도체 모기판(웨이퍼)
4와이어
5밀봉체
5a절연성 수지층
6범프전극(돌기전극)
11프레임부
12제품형성부
15보호 테이프
16다이싱 테이프
17지지프레임
18다이싱 블레이드
20콜렛
21돌기핀
22가이드
30테이프 언와인드 릴
31테이프 테이크업 릴
32점착 테이프
33이동롤러
35진공흡인노즐
36진공흡인지그
37, 38화살표
40점착 테이프
45지지체
46다이싱 블레이드
60반도체장치
61기판
62반도체소자
63와이어
64밀봉체
65범프전극(돌기전극)
본원에서 개시되는 발명 중 대표적인 것의 개요를 간단하게 설명하면, 하기와 같다.
(1) 본 발명의 반도체장치의 제조방법에 있어서는, 반도체 모기판(웨이퍼) 및 제품형성부가 주면에 종횡으로 정렬 형성된 배선 모기판을 각각 준비하고, 웨이퍼의 주면을 내열성이며 투명한 점착 테이프로 이루어지는 보호 테이프로 덮음과동시에, 웨이퍼의 이면을 연마(백그라인드)하여 웨이퍼를 100㎛ 이하의 두께로 하며, 프레임에 의해 지지되는 다이싱 테이프에 이면을 통해서 웨이퍼를 첩부하고, 다이싱 블레이드에 의해 웨이퍼의 주면측을 보호 테이프를 포함하여 다이싱 테이프의 중간 깊이까지 절단하여 다이싱 테이프로 지지되는 복수의 반도체소자(반도체칩)를 형성하며, 다이싱 테이프 상의 반도체소자를 진공흡착형의 콜렛으로 1개씩 픽업하여, 반도체 모기판의 각 제품형성부의 반도체소자 고정부로 운반하여 고정하고, 각 반도체소자의 주면에 첩부되어 있는 보호 테이프를 제거하며, 반도체소자의 전극과 배선 모기판의 배선을 도전성 와이어로 접속하고, 반도체소자 및 와이어 등을 덮도록 배선 모기판의 주면에 절연성 수지층을 형성하며, 절연성 수지층의 주면에 지지체를 첩부하여 지지체에 의해 배선 모기판을 지지시키고, 다이싱 블레이드에 의해 제품형성부의 경계에 따라 또 배선 모기판에서 절연성 수지층을 거쳐 상기 지지체의 중간 깊이까지 절단하여 각 제품형성부를 개편화(반도체소자화)하며, 지지체에서 제품형성부를 떼어내는 것에 의해 반도체장치를 제조한다. 상기 절연성 수지층을 형성한 후, 상기 배선 모기판의 이면의 배선 표면에 돌기전극(범프전극)을 형성한다. 절연성 수지층의 두께를 선택하여 반도체장치의 두께를 0.5㎜ 이하로 제조한다.
상기 (1)의 수단에 의하면, (a) 웨이퍼는 그 주면이 보호 테이프로 덮여진다. 따라서, 웨이퍼 취급시에 웨이퍼의 주면이 오염되거나, 손상되기 어렵게 된다. 또 보호 테이프는 웨이퍼의 주면을 보호할 뿐만 아니라 강도부재도 된다. 이 결과, 웨이퍼 취급시에 깨짐, 흠이 생기기 어렵게 된다. 이것은 백그라인드에 의해 더욱얇아진 웨이퍼에 있어서는 더욱 효과적이다.
(b) 웨이퍼 주면이 보호 테이프로 보호되어 있으므로, 다이싱 블레이드에 의한 절단시, 표면의 오염방지가 가능하게 될 뿐 아니라, 절단한 테두리와 반도체 소자부의 표면이 손상되기 어렵게 된다. 이 결과, 반도체소자의 깨짐, 흠이 생기기 어렵게 되어, 반도체소자의 품질향상 및 제조수율이 향상한다.
(c) 다이싱 후도, 반도체소자는 보호 테이프로 주면이 보호되어 있으므로, 표면의 오염이나 손상을 방지할 수 있다. 또, 보호 테이프가 강도부재가 되므로, 픽업시의 돌기핀에 의한 밀어올림과 콜렛에 의한 진공흡착유지, 반송 및 칩고정에 있어서도 반도체소자는 손상되기 어렵게 된다.
(d) 절연성 수지층 형성 후,배선 모기판을 수지층과 함께 절단하는 점에서, 한번에 다량의 반도체장치를 제조할 수 있으며, 반도체장치의 제조 코스트의 저감을 도모할 수 있다.
(e) 반도체소자는 100㎛ 이하가 되므로, 수지층을 얇게 함으로써, 제조되는 반도체장치의 두께를 0.5㎜ 이하로 박형화할 수 있다.
이하, 도면을 참조하여 본 발명의 실시형태를 상세하게 설명한다. 또한, 발명의 실시형태를 설명하기 위한 전 도면에 있어서, 동일 기능을 가지는 것은 동일 부호를 붙여, 그 반복 설명은 생략한다.
(실시형태 1)
도1 내지 도14는 본 발명의 일실시형태(실시형태 1)인 반도체장치의 제조방법에 관한 도이다. 도1은 실시형태 1의 반도체장치의 모식적 단면도, 도2 내지도14는 본 실시형태 1의 반도체장치의 제조방법에 관한 도이다.
도1은 본 실시형태 1의 반도체장치의 제조방법에 의해 제조된 반도체장치(1)의 모식적 단면도이다.
본 실시형태 1의 반도체장치(1)는, 도1에 나타내는 바와 같이, 배선기판구조로 이루어지는 기판(2)과, 이 기판(2)의 주면(도면에서 상면)에 고정된 반도체소자(3)와, 반도체소자(3)의 표면의 도시하지 않은 전극과 기판(2)의 주면에 형성된 도시하지 않은 배선을 접속하는 도전성 와이어(4)와, 반도체장치(1)와 와이어(4) 등을 덮음과 동시에 기판(2)의 주면에 설치된 절연성 수지로 이루어지는 밀봉체(5)와, 기판(2)의 이면에 설치된 범프전극(돌기전극)(6)으로 이루어져 있다. 범프전극(6)은 기판(2)의 이면에 설치된 도시하지 않은 배선상에 형성되어 있다. 기판(2)의 주면 및 밀봉체(5)의 주면(周面)은 다이싱 블레이드로 절단된 면이 되므로, 기판(2) 및 밀봉체(5)의 각 주면(周面)은 각 주면(周面)마다 각각 동일 면상에 위치하고 있다.
기판(2)은 100㎛ 정도의 두께로 되며, 반도체소자(3)는 100㎛ 정도의 두께가 되고, 밀봉체(5)의 두께는 200㎛ 정도가 되며, 범프전극(6)의 기판(2)의 이면에서의 돌출길이는 100㎛ 정도로 되고, 반도체장치(1)는 0.5㎜ 이하로 박형(薄型)으로 이루어져 있다.
이와 같은 반도체장치(1)는 도2의 흐름도에서 나타내는 바와 같이, 웨이퍼를 준비한 후, 보호 테이프 첩부(S101), 백그라인드(S102), 다이싱 테이프 첩부(S103), 다이싱(S104), 칩본딩(S105), 보호 테이프 박리(제거 : S106), 와이어본딩(S107), 수지층 형성(S108), 범프전극 형성(S109), 개편절단(S110)의 각 공정을 거쳐 최종제품으로 되어 제조된다.
다음에, 상기 각 공정에 따라 반도체장치의 제조방법을 설명한다. 최초로, 반도체 모기판(웨이퍼)(3a) 및 배선 모기판(2a)을 준비한다.
상기 웨이퍼(3a)는 도3에 나타내는 바와 같이, 도시하지 않지만, 원형으로 됨과 동시에 그 일부는 직선모양으로 절단하여 방향식별용의 면(OFF)으로 되어 있다. 또, 이 OFF에 따라 종횡으로 반도체 소자부가 정렬 형성되어 있다. 이 반도체 소자부는 직사각형의 반도체소자가 되는 부분이며, 소정의 회로소자가 형성되어 있다. 또, 이 반도체 소자부의 주면(도에서는 상면)에는, 도시하지 않지만 전극이 노출하고 있다. 웨이퍼(3a)는, 예컨대 750㎛의 두께로 되며, 8인치의 직경으로 되어 있다. 도3에 나타내는 점선은 이면연마(백그라인드)에 의한 최종 연마위치이다.
한편, 상기 배선 모기판(2a)은, 도7 및 도8에 나타내는 바와 같이 평면적으로 보아, 주연(周緣)의 프레임부(11)와 프레임부(11)의 내측의 일군의 제품형성부(12)로 이루어져 있다. 제품형성부(12)는 1개의 반도체장치(1)를 제조하는 부분이며, 도8에 나타내는 바와 같이, 배선 모기판(2a)의 주면에서 종횡으로 정렬 배치 형성되어 있다. 각 제품형성부(12)에 있어서는, 생략하고 있지만, 그 주면 및 주면의 반대면이 되는 이면에 배선이 설치되어 있음과 동시에, 앞뒤의 배선은 배선 모기판(2a)을 관통하도록 충전된 도체로 전기적으로 접속되어 있다. 주면은 반도체소자가 고정되는 면이며, 이면은 범프전극 등의 외부전극단자가 형성되는 면이다. 배선 모기판(2a)은, 유리에폭시수지기판 등의 수지배선기판으로 이루어져 있다.
다음에, 도3에 나타내는 바와 같이, 상기 웨이퍼(3a)의 주면 영역에 보호 테이프(15)를 첩부한다(S101 : 도3 참조). 보호 테이프(15)는, 다이싱시에 웨이퍼(3a)의 주면의 다이싱 라인 등이 보이도록 투명하게 되어 있다. 또, 보호 테이프(15)는 반도체장치의 각 제조공정에서의 열에 대해 충분히 견딜 수 있는 내열성 테이프(내열온도 200℃ 정도)로 되어 있다. 또, 보호 테이프(15)는 일면이 접착 가능한 점착 테이프로 되어 있다. 또한, 보호 테이프(15)는, 100㎛ 정도의 두께가 되며, 강도부재로서 작용한다. 보호 테이프(15)로서는, 예컨대 폴리이미드 수지 테이프로 되어 있다.
또한, 보호 테이프(15)로서, 내열성의 자외선 조사경화형 테이프를 사용해도 된다. 이 경우, 웨이퍼(3a)의 주면에 자외선 조사경화형 테이프를 첩부하고, 제거할 때는 자외선 조사경화형 테이프에 자외선을 조사하여 접착부분을 경화시켜 접착성을 열화시킨다. 그후, 이 자외선 조사경화형 테이프를 제거(박리)시킨다.
웨이퍼(3a)는 그 주면이 보호 테이프(15)로 덮여지므로, 웨이퍼 취급시에 웨이퍼(3a)의 주면이 오염되거나, 손상되거나 하기 어렵게 된다. 또, 보호 테이프(15)는 웨이퍼(3a)의 주면을 보호할 뿐만 아니라 강도부재도 된다. 이 결과, 웨이퍼 취급시에 깨짐, 흠이 생기기 어렵게 된다.
다음에, 750㎛ 두께의 웨이퍼가 100㎛의 두께가 되도록 웨이퍼의 이면을 연마(백그라인드 : BG)한다(S102). 이 백그라인드에서도 강도가 불충분한 웨이퍼(3a)는 보호 테이프(15)에 의해 보강되게 된다. 이 보강은 백그라인드에 의해 더욱 얇아진 웨이퍼에서는 더욱 효과적이다.
다음에, 도4에 나타내는 바와 같이, 웨이퍼(3a)를 그 이면을 통해서 상용의 다이싱 테이프(16)에 첩부된다(S103). 다이싱 테이프(16)는 그 외주부분이 지지프레임(17)에 부착되어 있다. 그후, 도5에 나타내는 바와 같이, 다이싱 블레이드(18)로 웨이퍼(3a)를 종횡으로 절단한다(다이싱 : S104). 다이싱 블레이드(18)에 의한 절단에서는, 웨이퍼(3a)에서 종횡으로 정렬 형성된 반도체 소자부의 경계에서 절단을 행한다. 즉, 다이싱은 격자모양으로 행해진다. 이 경우, 제1의 방향으로 순차 절단한 후, 이 제1의 방향에 직교하는 제2의 방향으로 순차 절단을 행하여 격자모양의 절단이 종료한다.
이 다이싱에 있어서는, 절단은 다이싱 테이프(16)의 중간 깊이로 한다. 따라서, 절단에 의해 분리된 각 반도체소자(3)는 다이싱 테이프(16)에 첩부되어 지지된 상태로 되어 있다.
이 다이싱에 있어서는, 보호 테이프(15)도 절단되지만, 첩부된 그대로이므로, 반도체소자(3)의 주면은 보호 테이프(15)에 의해 보호된다. 또, 다이싱 블레이드(18)에 의한 절단시, 웨이퍼(3a) 및 절단에 의해 형성되는 반도체소자(3)의 표면의 오염방지가 가능하게 될 뿐 아니라, 절단한 테두리나 반도체소자(3)의 표면이 손상되기 어렵게 되며, 반도체소자(3)의 깨짐, 흠이 생기기 어렵게 되어, 반도체소자의 품질향상 및 제조수율이 향상한다.
이 다이싱의 후도, 다이싱 테이프(16)에 지지된 반도체소자(3)는 그 표면(주면)을 보호 테이프(15)로 보호되게 된다.
다음에, 다이싱 테이프(16) 상의 반도체소자(3)를 1개씩 픽업하여 배선 모기판(2a)의 각 제품형성부(12)의 반도체소자 고정부로 운반하여 고정한다(칩본딩 : S105). 도8 및 도7은 배선 모기판(2a)의 주면에 보호 테이프(15)가 붙은 반도체소자(3)가 고정(탑재)된 상태를 나타내는 평면도 및 단면도이다.
또, 도6의 (a) ~ (d)는 다이싱 테이프(16) 상의 반도체소자(3)를 픽업하는 상태를 나타내는 모식도이다. 즉, 도6(a)에 나타내는 바와 같이, 다이싱 테이프(16)의 위쪽에서 진공흡착형의 콜렛(20)을 소정의 반도체소자(3)의 바로 위로 강하시켜, 사각추 오목면으로 이루어지는 유지면에 반도체소자(3)를 근접시킨다(도6(b) 참조).
다음에, 상기 콜렛(20)의 바로 아래에 위치시킨 복수의 돌기핀(21)을 상승시켜, 다이싱 테이프(16)를 관통시켜 반도체소자(3)를 밀어올린다. 이것에 연동시켜, 콜렛(20)에 진공흡인 동작시켜 콜렛(20)의 사각추 오목면에 반도체소자(3)를 진공흡착 유지시킨다(도6(c) 참조). 그후, 콜렛(20)은 반도체소자(3)를 소정 개소로 운반한다(도6(d) 참조).
콜렛(20)은, 상기 배선 모기판(2a)의 각 제품형성부(12)의 반도체소자 고정부에 차례로 반도체소자(3)를 운반하여, 반도체소자 고정부와 반도체소자(3)의 사이에 미리 공급해 둔 접합재로 고정한다.
이 고정시, 반도체소자(3)의 주면의 주연은 콜렛(20)의 사각추 오목면의 각 경사진 면에 지지되므로, 반도체소자(3)는 항상 콜렛(20)의 중심에 따르도록 작용한다. 따라서, 배선 모기판(2a)에 대한 콜렛(20)의 정지위치에 대응하여 반도체소자(3)의 고정위치는 정확하게 결정되게 된다. 또, 콜렛(20)은 사각추 오목면으로 반도체소자(3)를 잡기 때문에, 콜렛(20)을 배선 모기판(2a)의 주면에 평행하게 진동시켜 반도체소자(3)를 고정할 수 있다. 반도체소자(3)의 고정은 은 페이스트 등의 페이스트재, 금과 주석의 합금층 혹은 금과 실리콘의 합금층 등에 의한 고정이다.
또한, 돌기핀(21)은 가느므로, 휘어지거나 손상되거나 하지 않게 각각 가이드(22)에 따라 상하 움직이는 구조로 되어 있다.
또, 도8에서 반도체소자(3)의 주위의 실선 및 파선은 후술하는 절단선이며, 반도체소자(3)를 둘러싸는 이들 선에 의한 사각형 영역이 제품형성부(12)이다. 상기 실선 및 파선에 따라 V홈 등을 설치해, 배선 모기판(2a)을 제품형성부(12)마다 개편화할 때, 간단하게 절단이 행해지도록 해두어도 좋다.
다음에, 배선 모기판(2a)의 주면에 고정된 반도체소자(3)의 표면의 보호 테이프(15)를 제거(박리)한다(S106). 도9에는 보호 테이프(15)를 제거하는 수단을 3예시하고 있다.
제1의 보호 테이프 제거수단은, 도9(a)에 나타내는 바와 같이, 테이프 언와인드(unwind) 릴(30)에서 풀어내어 테이프 테이크업(take-up) 릴(31)에 감는 점착 테이프(32)를, 배선 모기판(2a)의 주면에 고정된 반도체소자(3)의 주면에 첩부되어 있는 보호 테이프(15)에 눌러, 점착 테이프(32)에 보호 테이프(15)를 접착시키고, 그후, 점착 테이프(32)를 반도체소자(3)에서 상대적으로 떨어뜨림으로써 반도체소자(3)에서 보호 테이프(15)를 제거할 수 있다.
구체적으로는, 테이프 언와인드 릴(30)에서 풀어낸 점착 테이프(32)의 배면에 이동롤러(33)를 화살표로 나타내는 바와 같이 가압상태로 접촉시켜, 이 이동롤러(33)를 화살표(가는선 및 굵은선으로 나타내는 화살표)로 나타내는 바와 같이 회전 이동시키면서 반도체소자(3) 상의 보호 테이프(15)에 점착 테이프(32)를 눌러 보호 테이프(15)를 점착 테이프(32)에 접착시킴으로써, 반도체소자(3)의 주면에서 보호 테이프(15)를 박리한다.
테이프 언와인드 릴(30)과 테이프 테이크업 릴(31)을 배선 모기판(2a)의 길이 이상으로 배치하여, 풀어낸 점착 테이프(32)의 위에서 가늘고 긴 이동롤러(33)를 배선 모기판(2a)의 좌측 끝에서 우측 끝으로 회전시키면서 이동함으로써, 점착 테이프(32)의 이면에 각 반도체소자(3)의 주면을 덮고 있던 보호 테이프(15)를 접착시킬 수 있으며, 배선 모기판(2a)을 소정 높이 강하시킴으로써 반도체소자(3)에 첩부되어 있는 보호 테이프(15)를 떼어낼 수 있다.
이 박리수단에서는, 점착 테이프(32)에 의한 접착력을 반도체소자(3)에 대한 보호 테이프(15)의 접착력보다도 크게하여, 보호 테이프(15)를 점착 테이프(32)에 부착시켜 보호 테이프(15)를 반도체소자(3)에서 떼어내는 것이다.
제2의 보호 테이프 제거수단은, 도9(b)에 나타내는 바와 같이, 배선 모기판(2a)의 각 제품형성부(12) 상의 반도체소자(3)에 대응하는 진공흡인노즐(35)을 가지는 진공흡인지그(眞空吸引治具)(36)를 준비한 후, 진공흡인노즐(35)의 선단(先端)을 각 반도체소자(3) 상의 보호 테이프(15)에 중복시켜 화살표(37)로 나타내는 바와 같이, 진공흡인하여 진공흡인노즐(35)로 보호 테이프(15)를 유지한다.그후, 진공흡인지그(36)를 배선 모기판(2a)에서 화살표(38)로 나타내는 바와 같이 떨어뜨려 보호 테이프(15)를 반도체소자(3)의 주면에서 박리(제거)한다.
이 박리수단에서는, 진공흡인노즐(35)에 의한 진공흡인력을 반도체소자(3)에 대한 보호 테이프(15)의 접착력보다도 크게하여, 보호 테이프(15)를 진공흡인노즐(35)에 흡인시켜 보호 테이프(15)를 반도체소자(3)에서 떼어내는 것이다.
제3의 보호 테이스 제거수단은, 도9(c)에 나타내는 바와 같이, 배선 모기판(2a)에 고정되어 있는 모든 반도체소자(3)의 주면측의 보호 테이프(15)에, 1매의 점착 테이프(40)를 접착하고, 그후 점착 테이프(40)를 배선 모기판(2a)(반도체소자(3))에서 떼어내는 것에 의해 보호 테이프(15)를 반도체소자(3)에서 떼어내어 제거하는 것이다. 즉, 점착 테이프(40)에 의한 접착력을 반도체소자(3)에 대한 보호 테이프(15)의 접착력보다도 크게하여, 보호 테이프(15)를 점착 테이프(40)에 부착시켜 보호 테이프(15)를 반도체소자(3)에서 떼어내는 것이다.
보호 테이프로서 자외선 조사경화형 테이프를 이용하는 경우는, 보호 테이프를 반도체소자에서 박리할 때, 자외선을 보호 테이프에 조사시켜 접착력을 약화시킨 후 보호 테이프의 박리를 행한다. 이 박리는, 앞서 서술한 3개의 박리수단이 사용가능한 것은 물론이다.
다음에, 반도체소자(3)의 도시하지 않은 전극과 배선 모기판(2a)의 도시하지 않은 배선을 도전성 와이어(4)로 접속한다(와이어 본딩 : S107). 도11 및 도10은 배선 모기판(2a)의 배선과 반도체소자(3)의 전극을 와이어(4)로 접속한 모식적 평면도와 모식적 단면도이다.
다음에, 반도체소자(3) 및 와이어(4)를 덮도록 배선 모기판(2a)의 주면에 절연성 수지층(5a)을 형성한다(수지층 형성 : S108). 도13 및 도12는 배선 모기판(2a)의 주면에 절연성 수지층(5a)을 형성한 상태를 나타내는 배선 모기판(2a)의 모식적 단면도 및 모식적 평면도이다.
절연성 수지층(5a)은, 트랜스퍼 몰드법에 의한 편면 몰드로 형성한다. 절연성 수지층(5a)은, 예컨대 에폭시수지로 형성한다. 이때, 절연성 수지층(5a)의 두께를 선택하여 반도체장치(1)의 두께가 0.5㎜ 이하가 되도록 한다.
다음에, 배선 모기판(2a)의 이면에 범프전극(돌기전극)(6)을 형성한다(도14 참조 : S109). 범프전극(6)은 배선 모기판(2a)의 이면의 도시하지 않은 배선(전극)상에 형성한다.
다음에, 도14에 나타내는 바와 같이 배선 모기판(2a)의 주면에 지지프레임(44)에 첩부된 지지체(점착 테이프)(45)를 첩부함과 동시에, 다이싱 블레이트(46)에 의해 제품형성부의 경계에 따라, 또 배선 모기판(2a)에서 절연성 수지층(5a)을 거쳐 지지체(45)의 중간 깊이까지 절단하여 각 제품형성부을 개편화하여 반도체장치(1)를 형성한다(S110). 분리된 반도체장치(1)는 지지체(45)에 첩부된 상태로 되어 있다. 그래서, 각 반도체장치(1)를 지지체(45)에서 분리(박리)하는 것에 의해 도1에 나타내는 바와 같은 반도체장치(1)가 복수 제조되게 된다.
반도체장치(1)의 사각추 모양으로 이루어지는 기판(2)의 각 주면(周面)과, 이 각 주면(周面)에 대응하는 밀봉체(5)의 각 주면(周面)은 배선 모기판(2a) 및 절연성 수지층(5a)을 다이싱 블레이드로 절단하므로 각각 동일 평면에 위치하는 평탄한 면으로 되어 있다.
본 실시형태 1에 의하면 이하의 효과를 가진다.
(1) 웨이퍼(3a)는 그 주면이 보호 테이프(15)로 덮여있다. 따라서, 웨이퍼 취급시에 웨이퍼(3a)의 주면이 오염되거나, 손상되거나 하기 어렵게 된다. 또, 보호 테이프(15)는 웨이퍼(3a)의 주면을 보호할 뿐만 아니라, 강도부재도 된다. 이 결과, 웨이퍼 취급시에 깨짐, 흠이 생기기 어렵게 된다. 이것은 백그라인드에 의해 더욱 얇아진 웨이퍼(3a)에 있어서는 더욱 효과적이다.
(2) 웨이퍼 주면이 보호 테이프(15)로 보호되어 있으므로, 다이싱 블레이드(18)에 의한 절단시, 표면의 오염방지가 가능하게 될 뿐 아니라, 절단한 테두리와 반도체 소자부의 표면이 손상되기 어렵게 된다. 이 결과, 반도체소자(3)의 깨짐, 흠이 생기기 어렵게 되어, 반도체소자(3)의 품질향상 및 제조수율이 향상한다.
(3) 다이싱 공정에 있어서, 상기 웨이퍼(3a)는 다이싱 테이프(16)와 보호 테이프(15) 사이에 끼워진 구조가 되며, 이 상태에서 다이싱이 행해지므로, 다이싱에 의한 반도체소자(3)의 깨짐, 흠(chipping)이 발생하기 어렵게 됨과 동시에, 반도체소자(3)가 휘어지기 어렵게 된다. 즉, 주면이 보호 테이프(15)로 보호되며, 다이싱 테이프(16)에 첩부된 반도체소자(3)를 픽업하여 배선 모기판(2a)에 고정하므로, 반도체소자(3)의 깨짐, 흠이 발생하기 어렵게 되어, 제조수율의 향상을 도모할 수 있다.
(4) 투명한 보호 테이프(15)로 웨이퍼(3a)의 주면을 덮으므로, 웨이퍼(3a)를 다이싱할 때의 다이싱 라인을 눈으로 보는 것이 용이하게 되어, 다이싱의 작업효율 향상과 다이싱 수율향상을 도모할 수 있다.
(5) 다이싱 후도, 반도체소자(3)는 보호 테이프(15)로 주면을 보호되고 있으므로, 표면의 오염이나 손상을 방지할 수 있다. 또, 보호 테이프(15)가 강도부재가 되므로, 픽업시의 돌기핀(21)에 의한 밀어올림과, 콜렛(20)에 의한 진공흡착유지, 반송 및 칩 고정에서도 반도체소자(3)는 손상되기 어렵게 된다.
(6) 절연성 수지층(5a)의 형성 후, 배선 모기판(2a)을 수지층과 함께 절단하므로서 한번에 다량의 반도체장치(1)를 제조할 수 있어, 반도체장치의 제조 코스트의 저감을 도모할 수 있다.
(7) 반도체소자(3)는 100㎛ 이하가 되므로, 수지층을 얇게 함으로써, 제조되는 반도체장치(1)의 두께를 0.5㎜ 이하로 박형화할 수 있다.
이상 본 발명자에 의해 이루어진 발명을 실시형태에 의거하여 구체적으로 설명했으나, 본 발명은 상기 실시형태에 한정되는 것이 아니라, 그 요지를 이탈하지 않는 범위에서 여러가지 변경 가능한 것은 말할 필요도 없다. 실시형태에서는, 제품형성부에 단일의 반도체소자를 탑재한 예에 대해서 설명했으나, 복수의 반도체소자를 탑재하는 구성에 관해서도 적용할 수 있다. 또, 필요로 한다면, 칩 콘덴서나 칩 저항 등의 수동부품의 탑재도 가능하다.
또, 기판의 이면에 범프전극을 설치하는 구조로 했지만, 외부 전극단자는 이 이외의 구성이라도 좋다.
본원에서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단하게 설명하면, 하기와 같다.
(1) 얇은 웨이퍼의 깨짐, 흠을 방지할 수 있으므로 반도체장치의 제조수율의 향상을 높일 수 있다.
(2) 반도체소자의 제조 및 반도체소자의 탑재 등, 반도체소자의 취급시의 반도체소자의 깨짐, 흠 발생을 억지할 수 있으므로 반도체장치의 제조 코스트의 저감을 도모할 수 있다.

Claims (13)

  1. 반도체소자가 주면에 종횡으로 정렬 형성된 반도체 모기판(semiconductor wafer) 및 제품형성부가 주면에 종횡으로 정렬 형성된 배선 모기판(wiring substrate)을 각각 준비하는 공정과,
    상기 반도체 모기판의 주면 전영역에 보호 테이프를 첩부(貼付)하는 공정과,
    상기 반도체 모기판의 이면을 소정 두께 제거하는 공정과,
    상기 반도체 모기판을 이면을 통해서 다이싱 테이프에 첩부하는 공정과,
    다이싱 블레이드에 의해 상기 반도체소자의 경계에 따라, 또 상기 반도체 모기판의 주면에서 상기 다이싱 테이프의 중간 깊이까지 절단하여 복수의 반도체 소자를 형성하는 공정과,
    상기 다이싱 테이프 상의 상기 반도체소자를 1개씩 픽업하여 상기 각 제품형성부에 고정하는 공정과.
    상기 반도체소자의 주면에 첩부되어 있는 상기 보호 테이프를 제거하는 공정과,
    상기 각 제품형성부에서 상기 반도체 소자의 전극과 상기 배선 모기판의 배선을 도전성 와이어로 접속하는 공정과,
    상기 반도체 소자 및 상기 와이어를 덮도록 상기 배선 모기판의 주면에 절연성 수지층을 형성하는 공정과,
    상기 반도체 모기판을 상기 절연성 수지층의 주면을 통해서 지지체를 첩부하는 공정과,
    다이싱 블레이드에 의해 상기 제품형성부의 경계에 따라, 또 상기 배선 모기판에서 상기 절연성 수지층을 거쳐 상기 지지체의 중간 깊이까지 절단하여 복수의 반도체장치를 형성하는 공정과,
    상기 지지체에서 각 반도체장치를 분리하는 공정에 의해 반도체장치를 제조하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 절연성 수지층을 형성한 후, 상기 배선 모기판의 이면의 배선상에 돌기전극을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 보호 테이프는 내열성이며 투명한 점착 테이프인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 보호 테이프는 내열성의 자외선 조사 경화형 테이프이고, 상기 반도체 모기판에 첩부하며, 제거 전에 자외선을 조사하여 접착부분을 경화시켜 접착성을 열화시키는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 반도체 모기판의 이면을 소정 두께 제거하여 두께 100㎛ 전후 이하의 두께의 반도체 모기판을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 다이싱 테이프 상의 상기 반도체소자의 픽업은, 상기 다이싱 테이프의 아래에서 상기 반도체소자를 향해 밀어올리는 복수의 돌기핀에 의한 상기 반도체소자의 밀어올림과, 상기 밀어올려진 반도체소자를 진공흡착 유지하는 진공흡착형 콜렛으로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 콜렛은 흡착면에 사각추 오목한 면을 가지는 각추 콜렛이며, 상기 반도체소자를 상기 사각추 오목면으로 유지하고, 이 사각추 오목면으로 상기 반도체소자의 고정위치를 결정하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 각 반도체소자의 주면에 첩부되어 있는 상기 보호 테이프에 점착 테이프를 접착한 후, 상기 점착 테이프를 상기 반도체소자에서 떼어내는 것에 의해 상기 보호 테이프를 상기 반도체소자에서 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 8 항에 있어서,
    테이프 언와인드(unwind) 릴에서 풀어내어 테이프 테이크업(take-up) 릴에 감는 점착 테이프를 상기 보호 테이프에 눌러 점착 테이프에 상기 보호 테이프를 접착시킨 후, 상기 점착 테이프를 상기 반도체소자에서 상대적으로 떨어뜨려 상기 반도체소자에서 상기 보호 테이프를 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 테이프 언와인드 릴에서 풀어낸 상기 점착 테이프의 배면에 이동롤러를 접촉시키고, 이 이동롤러를 회전 이동시키면서 상기 반도체소자에 상기 점착 테이프를 눌러 상기 보호 테이프를 상기 점착 테이프에 접착시키는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 8 항에 있어서,
    상기 배선 모기판의 각 제품형성부 상의 상기 반도체소자에 대응하는 진공흡인노즐을 가지는 진공흡인지그(眞空吸引治具)를 준비한 후, 상기 진공흡인노즐의 선단(先端)을 상기 각 반도체소자 상의 상기 보호 테이프에 중복시켜 진공흡인하여 상기 진공흡인노즐로 상기 보호 테이프를 유지한 후, 상기 진공흡인지그를 상기 배선 모기판에서 떨어뜨려 상기 보호 테이프를 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 1 항에 있어서,
    상기 절연성 수지층의 두께를 선택하여 반도체장치의 두께를 0.5㎜ 이하로 제조하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 1 항에 있어서,
    상기 각 제품형성부에 복수의 반도체소자를 고정하는 것을 특징으로 하는 반도체장치의 제조방법.
KR20030011906A 2002-04-08 2003-02-26 반도체장치의 제조방법 KR100944285B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00105207 2002-04-08
JP2002105207A JP3831287B2 (ja) 2002-04-08 2002-04-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20030081014A true KR20030081014A (ko) 2003-10-17
KR100944285B1 KR100944285B1 (ko) 2010-02-24

Family

ID=28672353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030011906A KR100944285B1 (ko) 2002-04-08 2003-02-26 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US6979593B2 (ko)
JP (1) JP3831287B2 (ko)
KR (1) KR100944285B1 (ko)
TW (1) TWI283457B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
KR101137757B1 (ko) * 2008-12-18 2012-04-24 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 돌기 전극의 형성 방법 및 치환 금 도금액
US8513793B2 (en) 2010-07-16 2013-08-20 Samsung Electronics Co., Ltd. Stacked semiconductor package and method of fabricating the same

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868419B1 (ko) 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
TWI225696B (en) * 2003-06-10 2004-12-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
KR100532287B1 (ko) * 2003-09-17 2005-11-29 삼성전자주식회사 휴대용 카메라 모듈의 미세 이물질 제거 장치 및 방법
JP3933118B2 (ja) * 2003-10-02 2007-06-20 ソニー株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
JP3664171B2 (ja) * 2003-10-27 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
CN100388446C (zh) * 2004-06-02 2008-05-14 鸿骐昶驎科技股份有限公司 用于芯片基板封装的具粘着定位技术的系统及方法
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
WO2006008795A1 (ja) * 2004-07-16 2006-01-26 Shinko Electric Industries Co., Ltd. 半導体装置の製造方法
FR2874127B1 (fr) * 2004-08-03 2006-12-08 United Monolithic Semiconduct Boitier miniature hyperfrequence pour montage en surface et procede de fabrication du boitier
US7112470B2 (en) * 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing
TWI287838B (en) * 2004-11-11 2007-10-01 Yamaha Corp Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
US7662648B2 (en) 2005-08-31 2010-02-16 Micron Technology, Inc. Integrated circuit inspection system
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5055798B2 (ja) * 2006-03-17 2012-10-24 日立金属株式会社 半導体装置の製造方法
US7846776B2 (en) * 2006-08-17 2010-12-07 Micron Technology, Inc. Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US20080085572A1 (en) * 2006-10-05 2008-04-10 Advanced Chip Engineering Technology Inc. Semiconductor packaging method by using large panel size
US20080315376A1 (en) * 2007-06-19 2008-12-25 Jinbang Tang Conformal EMI shielding with enhanced reliability
JP2009004406A (ja) * 2007-06-19 2009-01-08 Disco Abrasive Syst Ltd 基板の加工方法
US7829389B2 (en) * 2007-10-05 2010-11-09 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
EP2291858B1 (en) * 2008-06-26 2012-03-28 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
US20100184255A1 (en) * 2009-01-22 2010-07-22 Chien Liu Manufacturing method for package structure
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
JP5671857B2 (ja) * 2010-07-12 2015-02-18 大日本印刷株式会社 埋め込み部品具有配線板の製造方法
CN102097340A (zh) * 2010-12-14 2011-06-15 沈阳中光电子有限公司 用cob灌胶封装制作smd的方法
JP2013033910A (ja) * 2011-06-29 2013-02-14 Hitachi Cable Ltd 発光素子搭載用基板、ｌｅｄパッケージ、及びｌｅｄパッケージの製造方法
CN102903642B (zh) * 2011-07-29 2015-04-15 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法
JP5988130B2 (ja) 2012-01-30 2016-09-07 株式会社エンプラス レンズアレイの製造方法およびこれに用いるフィルム担持基板およびフィルム貼着用治具
JP5924110B2 (ja) * 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
KR102061695B1 (ko) * 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
US9202753B2 (en) * 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
US20150366077A1 (en) * 2013-01-30 2015-12-17 Kyocera Corporation Method for producing mounted structure
KR102007709B1 (ko) * 2017-07-31 2019-08-06 (주)엔지온 반도체칩의 제조방법
KR20210096883A (ko) * 2020-01-29 2021-08-06 삼성전자주식회사 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법
US11784092B2 (en) * 2020-02-27 2023-10-10 Micron Technology, Inc. Disposing protective cover film and underfill layer over singulated integrated circuit dice for protection during integrated circuit processing
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法
TWI753825B (zh) * 2021-05-11 2022-01-21 財團法人工業技術研究院 微型元件結構及顯示裝置
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure
CN114815340A (zh) * 2022-05-19 2022-07-29 豪威半导体（上海）有限责任公司 Lcos显示器及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH0691153B2 (ja) * 1987-11-28 1994-11-14 日東電工株式会社 保護フイルムの剥離方法
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JP3498877B2 (ja) * 1995-12-05 2004-02-23 株式会社東芝 半導体製造装置および半導体装置の製造方法
JPH1027836A (ja) 1996-07-11 1998-01-27 Sony Corp 半導体装置の製造方法および半導体製造装置
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2002026182A (ja) * 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
KR101137757B1 (ko) * 2008-12-18 2012-04-24 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 돌기 전극의 형성 방법 및 치환 금 도금액
US8513793B2 (en) 2010-07-16 2013-08-20 Samsung Electronics Co., Ltd. Stacked semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
TWI283457B (en) 2007-07-01
US20030190795A1 (en) 2003-10-09
TW200308055A (en) 2003-12-16
JP2003303921A (ja) 2003-10-24
US6979593B2 (en) 2005-12-27
KR100944285B1 (ko) 2010-02-24
JP3831287B2 (ja) 2006-10-11

Similar Documents

Publication Publication Date Title
KR100944285B1 (ko) 반도체장치의 제조방법
KR100609806B1 (ko) 반도체 장치의 제조 방법
KR101043836B1 (ko) 반도체 장치의 제조 방법
KR100609790B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR100606254B1 (ko) 반도체장치및그제조방법
EP0182218B1 (en) Method for dicing semiconductor wafer
KR100640112B1 (ko) 적층형 ｍｃｐ 및 그 제조 방법
US6551906B2 (en) Method of fabricating semiconductor device
JP5798834B2 (ja) 半導体装置の製造方法
KR20060048012A (ko) 반도체장치의 제조방법
JP2000164534A (ja) ウェ―ハの分離装置及び方法
JP2011181822A (ja) 半導体装置の製造方法
TW200303071A (en) Manufacturing method of semiconductor device
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
JP4599075B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP2008159724A (ja) 半導体装置の製造方法
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
JP2005019571A (ja) チップの実装方法及び実装基板の製造装置
JP2013219245A (ja) 半導体装置の製造方法
WO2007049356A1 (ja) 半導体装置およびその製造方法
JPH0621219A (ja) 半導体装置の製造方法
JPH04336448A (ja) 半導体装置の製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法
JP2006237504A (ja) 半導体チップ剥離装置およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee