JP3605009B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3605009B2
JP3605009B2 JP2000236022A JP2000236022A JP3605009B2 JP 3605009 B2 JP3605009 B2 JP 3605009B2 JP 2000236022 A JP2000236022 A JP 2000236022A JP 2000236022 A JP2000236022 A JP 2000236022A JP 3605009 B2 JP3605009 B2 JP 3605009B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
substrate
manufacturing
adhesive sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000236022A
Other languages
English (en)
Other versions
JP2002050645A (ja
Inventor
浩司 池谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000236022A priority Critical patent/JP3605009B2/ja
Priority to TW090109250A priority patent/TW492172B/zh
Priority to US09/911,972 priority patent/US6528330B2/en
Priority to KR1020010046791A priority patent/KR100662690B1/ko
Priority to CNB011247614A priority patent/CN1184677C/zh
Publication of JP2002050645A publication Critical patent/JP2002050645A/ja
Application granted granted Critical
Publication of JP3605009B2 publication Critical patent/JP3605009B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にリードレスによりパッケージ外形を縮小して実装面積を低減し、大幅なコストダウンが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
【０００３】
図１５は、ウェハ上に形成された半導体チップのチェック工程を示す。この工程では、ウェハ上に形成された１個１個の半導体チップ１の良、不良が判定される。まず、ウェハの位置認識がされ、プローブの針１４がチップサイズ分だけ送られて各半導体チップ１の電極パットに接触する。そして、この状態で、あらかじめプログラムされている入力信号波形を入力電極パットから入力し、出力端子から一定の信号波形が出力され、これをテスターが読み取り良、不良の判定がされる。ここで、不良の判定がされた半導体チップ１はマーキングがされ、半導体チップ１がリードフレームに固着される際には、認識用カメラがこのマーキングを認識し不良な半導体チップ１は除かれる。
【０００４】
図１６は、トランスファーモールド工程を示す。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
【０００５】
この時、図１７に示すように、金型３Ｂの表面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３Ｂ表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
【０００６】
図１８は、上記のトランスファーモールドによって製造した半導体装置を示す。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
【０００７】
次に、ウェハ上に形成された半導体チップ１が、上記した製造方法により個々の半導体装置に形成され、それらの半導体装置の電気的特性（ｈｆｅランク別）は、テスターで測定、判定される。このとき、図１５で説明したように、ウェハチェック工程でのウェハ状態では正確に測定されなかった項目や、製品規格に照らしてより厳しい測定項目でチェックが行われる。そして、この半導体装置の電気的特性の測定、判定工程では、全ての半導体装置が一定の方向に揃えられ、１個ずつ半導体装置がチェックされる。この工程後、良品と判定された半導体装置は、テーピングされ出荷される。
【０００８】
【発明が解決しようとする課題】
従来のトランスファーモールドにより個別の半導体装置を製造する方法では、トランスファーモールド後に個々の半導体装置に分離されてばらばらにされるため、各半導体装置を一定の方向に揃えて個別に電気的特性（ｈｆｅランク別）の測定を行っていた。その後、判定結果により半導体装置の特性別に分けられてから特性別にテーピングされていたため、余分な時間と工程を要してしまう欠点があった。
【０００９】
また、半導体装置の電気的特性の測定、判定工程により電気的特性を判定された半導体装置を１度ｈｆｅランクごとに種別することなくそのままテーピングする場合では、テーピングラインを複数本準備しなければならない。そのため、テーピング装置をシンプルに形成することが出来ず作業スペースを余分に占めてしまう欠点や、良品の半導体装置を多ランクに判定することに限界があるという欠点があった。
【００１０】
【課題を解決するための手段】
本発明は、前述した各事情に鑑みて成されたものであり、複数の搭載部を有する基板の該搭載部の各々に半導体素子を固着し、前記各搭載部に固着した前記半導体素子を樹脂層で被覆した後に、前記樹脂層を当接させて粘着シートに貼り付け、前記半導体素子を測定して各々の位置と特性とが管理される半導体装置の製造方法であり、
前記粘着シートは、金属枠で固定されるとともに、前記金属枠の内側にバーコードが設けられ、前記バーコードのデータも関連づけられて管理されることに特徴を有するものである。
【００１１】
また本発明は、複数の搭載部を有する基板の該搭載部の各々に半導体素子を固着し、前記各搭載部に固着した前記半導体素子を樹脂層で被覆した後に、前記樹脂層を当接させて粘着シートに貼り付け、前記半導体素子を測定して各々の位置と特性とが管理される半導体装置の製造方法であり、
前記粘着シートは、金属枠で固定されるとともに、前記金属枠にはバーコードが設けられ、前記バーコードのデータも関連づけられて管理されることに特徴を有するものである。
【００１２】
更には、前記半導体装置は、特性別にキャリアテープに収納され、また前記半導体素子は、トランジスタまたは集積回路で適用でき、更には、前記搭載部には、複数個の半導体素子が搭載されるものである。
【００１３】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【００１４】
本発明の第１の工程は、図１から図３に示すように、複数の搭載部を有する基板を準備することにある。
【００１５】
まず図１に示すように、１個の半導体装置に対応する搭載部２０を複数個分、例えば１００個分を１０行１０列に縦横に配置した大判の基板２１を準備する。基板２１は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが１枚あるいは数枚重ね合わされて、合計の板厚が２００〜３５０μｍと製造工程における機械的強度を維持し得る板厚を有している。
【００１６】
基板２１の各搭載部２０の表面には、タングステン等の金属ペーストの印刷と、金の電解メッキによる導電パターンが形成されている。また、基板２１の裏面側には、外部接続電極としての電極パターンが形成されている。
【００１７】
図２（Ａ）は基板２１の表面に形成した導電パターンを示す平面図、図２（Ｂ）は基板２１の断面図である。
【００１８】
点線で囲んだ各搭載部２０は、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに２０〜５０μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン２４となる。導電パターンは、各搭載部２０内においてアイランド部２５とリード部２６を形成し、これらのパターンは各搭載部２０内において同一形状である。アイランド部２５は半導体チップを搭載する箇所であり、リード部２６は半導体チップの電極パッドとワイヤ接続する箇所である。アイランド部２５からは２本の第１の連結部２７が連続したパターンで延長される。これらの線幅はアイランド部２５よりも狭い線幅で、例えば０．１ｍｍの線幅で延在する。第１の連結部２７はダイシングライン２４を超えて隣の搭載部２０のリード部２６に連結する。更に、リード部２６からは各々第２の連結部２８が、第１の連結部２７とは直行する方向に延在し、ダイシングライン２４を越えて隣の搭載部２０のリード部２４に連結する。第２の連結部２８は更に、搭載部２０群の周囲を取り囲む共通連結部２９に連結する。このように第１と第２の連結部２７、２８が延在することによって、各搭載部２０のアイランド部２５とリード部２６とを電気的に共通接続する。これは金等の電解メッキを行う際に、共通電極とするためである。
【００１９】
図２（Ｂ）を参照して、絶縁基板２１には、各搭載部２０毎にスルーホール３０が設けられている。スルーホール３０の内部はタングステンなどの導電材料によって埋設されている。そして、各スルーホール３０に対応して、裏面側に外部電極３１を形成する。
【００２０】
図３は、基板２１を裏面側から観測して外部電極３１ａ〜３１ｄのパターンを示した平面図である。これらの外部電極３１ａ、３１ｂ、３１ｃ、３１ｄは、搭載部２０の端から０．０５〜０．１ｍｍ程度後退されており、且つ各々が独立したパターンで形成されている。にもかかわらず、電気的には各スルーホール３０を介して共通連結部２９に接続される。これにより、導電パターンを一方の電極とする電解メッキ法ですべての導電パターン上に金メッキ層を形成することが可能となる。また、ダイシングライン２４を横断するのは線幅が狭い第１と第２の連結部２７、２８だけにすることができる。
【００２１】
本発明の第２の工程は、図４に示すように、搭載部の各々に半導体チップを固着し、ワイヤーボンディングすることにある。
【００２２】
金メッキ層を形成した基板２１の各搭載部２０毎に、半導体チップ３３をダイボンド、ワイヤボンドする。半導体チップ３３はアイランド部２５表面にＡｇペーストなどの接着剤によって固定し、半導体チップ３３の電極パッドとリード部３２ａ、３２ｂとを各々ワイヤ３４で接続する。半導体チップ３３としては、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の能動素子を形成している。バイポーラ素子を搭載した場合は、アイランド部２５に接続された外部電極３１ａ、３１ｂがコレクタ端子であり、リード部２６に各々接続された外部電極３１ｃ、３１ｄがベース・エミッタ電極となる。
【００２３】
次に、本発明の第３の工程は、図５に示すように、基板の上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。
【００２４】
図５（Ａ）に示すように、基板２１の上方に移送したディスペンサ（図示せず）から所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ３３を共通の樹脂層３５で被覆する。例えば一枚の基板２１に１００個の半導体チップ３３を搭載した場合は、１００個全ての半導体チップ３３を一括して被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。
【００２５】
続いて図５（Ｂ）に示すように、滴下した樹脂層３５を１００〜２００度、数時間の熱処理（キュア）にて硬化させた後に、湾曲面を研削することによって樹脂層３５の表面を平坦面に加工する。研削にはダイシング装置を用い、ダイシングブレード３６によって樹脂層３５の表面が基板２１から一定の高さに揃うように、樹脂層３５表面を削る。この工程では、樹脂層３５の膜厚を０．３〜１．０ｍｍに成形する。平坦面は、少なくとも最も外側に位置する半導体チップ３３を個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。
【００２６】
また、滴下した樹脂層３５を硬化する前に、樹脂層３５表面に平坦な成形部材を押圧して平坦且つ水平な面に成形し、後に硬化させる手法も考えられる。
【００２７】
次に、本発明の第４の工程は、図６に示すように、基板２１を樹脂層３５を当接させて粘着シート５０を貼り付けることにある。
【００２８】
図６（Ａ）に示すように、基板２１を反転し、樹脂層３５の表面に粘着シート５０（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付ける。先の工程で樹脂層３５表面を平坦且つ基板２１表面に対して水平の面に加工したことによって、樹脂層３５側に貼り付けても基板２１が傾くことなく、その水平垂直の精度を維持することができる。
【００２９】
図６（Ｂ）に示すように、ステンレス製のリング状の金属枠５１に粘着シート５０の周辺を貼り付け、粘着シート５０の中央部分には６個の基板２１が間隔を設けて貼り付けられる。
【００３０】
次に、本発明の第５の工程は、図７に示すように、基板の裏面側から、搭載部毎に、基板と樹脂層とをダイシングして、個々の半導体装置に分離することにある。
【００３１】
図７（Ａ）に示すように、搭載部２０毎に基板および樹脂層３５を切断して各々の半導体装置に分離する。切断にはダイシング装置のダイシングブレード３６を用い、ダイシングライン２４に沿って樹脂層３５と基板２１とを同時にダイシングすることにより、搭載部２０毎に分割した半導体装置を形成する。ダイシング工程においては前記ダイシングブレード３６がダイシングシート５０の表面に到達するような切削深さで切断する。この時には、基板２１の裏面側からも観測可能な合わせマーク（例えば、基板２１の周辺部分に形成した貫通孔や、金メッキ層の一部）をダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。また、電極パターン３１ａ、３１ｂ、３１ｃ、３１ｄやアイランド部２５がダイシングブレード３６に接しないパターン設計としている。これは、金メッキ層の切断性が比較的悪いので、金メッキ層のバリが生じるのを極力防止する事を目的にしたものである。従って、ダイシングブレード３６と金メッキ層とが接触するのは、電気的導通を目的とした第１と第２の接続部２７、２８のみである。
【００３２】
図７（Ｂ）に示すように、金属枠５１に周辺を貼り付けられた粘着シート５０に貼り付けられた複数枚の基板２１は１枚ずつダイシングライン２４を認識して、ダイシング装置で縦方向の各ダイシングライン２４に従って分離され、続いて金属枠５１を９０度回転させて横方向の各ダイシングライン２４に従って分離される。ダイシングにより分離された各半導体装置は粘着剤で粘着シート５０にそのままの状態で支持されており、個別にバラバラに分離されない。
【００３３】
次に、本発明の第６の工程は本発明の特徴とする工程であり、図８（Ａ）、（Ｂ）に示すように、粘着シート５０に一体に支持されたダイシング後の各半導体装置の特性の測定が行われる。
【００３４】
図８（Ａ）に示すように、粘着シート５０に一体に支持された各半導体装置の基板２１の裏面側に露出した外部電極３１ａ〜３１ｄにプローブの針５２を当てて、各半導体装置の特性パラメータ等を個別に測定して、良不良および特性別（ｈｆｅランク別）の判定を行う。基板２１はセラミックやガラスエポキシ等からなる絶縁基板を用いているので、製造工程での伸縮による基板の大きさのばらつきや粘着シート５０で支持しているための微小な位置ずれを考慮して、外部電極３１ａ〜３１ｄの位置ずれを検出して位置補正をしながらプローブの針５２を外部電極３１ａ〜３１ｄに当てて、測定を行う。
【００３５】
図８（Ｂ）に示すように、金属枠５１には複数枚の基板２１が貼り付けられており、ダイシング工程のままの状態で個別の半導体装置を支持されているので、半導体装置の表裏の判別および外部電極のエミッタ、ベース、コレクタ等の種別や方向の判別も不要にできる。この測定は各基板２１毎に矢印方向に１行ずつ順次行われ、端部まで来ると元に戻り次の行に移動する。金属枠５１は１個の半導体装置のサイズ分だけ位置補正をしながら行方向にピッチ送りをし、端部まで来ると列方向に移動して再び行方向にピッチ送りをすることで、極めて容易に且つ大量に行える。
【００３６】
具体的には、図９（Ａ）および（Ｂ）に示すように、認識用カメラ５４は、半導体装置４０ａをカメラ視野５３のセンターに捕らえ位置認識を行う。このとき、カメラ視野５３は複数個の半導体装置４０ａの他にその周辺の半導体装置４０ｂ、４０ｅ等も同時に捕らえる。しかし、この認識用カメラ５４のレンズには、カメラ視野５３のセンターに半導体装置１個分の視野になるようにマスキングが施されている。そのことで、カメラ視野５３は確実に半導体装置４０ａを捕らえることができ、位置認識の精度をより向上させることができる。特に、半導体装置４０の大きさは小さく密集して形成されているので、位置認識が少しずれることで、周囲の半導体装置との同時測定の際に干渉を生じてしまうので、位置認識の精度は重要である。
【００３７】
そして、まず半導体装置４０ｃの位置認識がされ位置補正した後に、隣接する半導体装置４０ｂ、４０ｃ、４０ｄ、４０ｅの電極パットにプローブの針５２が当てられ、これらの半導体装置の特性が測定される。このとき、周辺の半導体装置４０ｂ、４０ｄ、４０ｅの位置認識は許容範囲内の位置ずれに有るとみなして省略され、特性の測定のみ行われるので生産性の向上へと繋がる。
【００３８】
次に、半導体装置４０ｂ、４０ｃ、４０ｄ、４０ｅの測定中に次の測定を行う半導体装置４０ａが位置認識され微少な位置ずれを検出する。この位置ずれを補正して次の半導体装置４０ａを含むその周囲に隣接する複数の半導体装置の電極パットにプローブの針５２が当てられ、これらの半導体装置の特性が測定される。この作業を１列繰り返した後、今度は１列飛ばして次の列で同じ作業が行われる。この作業の繰り返しで１つの基板２１の全ての半導体装置４０の特性が測定される。半導体装置４０の測定結果はテスターのメモリーに記憶されており、この測定結果はフロッピーデスクに移されて次の工程での作業に用いられる。
【００３９】
この半導体装置４０の特性を測定する作業では、認識用カメラ５４およびプローブの針５２の位置は固定されている。そして、半導体装置４０が固定されている金属枠５１が移動することで、この作業が行われる。そして、位置認識作業において、１個の半導体装置４０の電極パットを認識し、目標位置からのずれ量を画像処理装置から取り込みそのずれ分を盛り込んで次の半導体装置４０を移動させる。
【００４０】
ここでは、１個の半導体装置を位置認識し、該半導体装置に隣接する４個の半導体装置の特性の測定を行う場合について述べたが、特に４個でなければならない訳ではなく、最大で１０個の半導体装置の特性測定を位置認識なしで行うことができる。
【００４１】
ここで、本発明であるマッピング工程が、上記した半導体装置４０の特性（ｈｆｅランク別）の測定、判定工程と同時に行われる。
【００４２】
図１０（Ａ）に示したように、金属枠５１内には、６個の基板２１が粘着シート５０に貼り付けられている。そして、１個の基板２１には、例えば１００個の半導体装置４０が１０行１０列に縦横に配列されている。マッピング工程では、テスターにより特性が判定された半導体装置４０は、金属枠５１内のどの基板２１に位置するか、そして該基板２１のどの位置に形成されているか、特性（ｈｆｅランク別）はどのランクになるかをデータとしてテスターのメモリーに記憶される。
【００４３】
そして、金属枠５１内側には、６個の基板２１が粘着シート５０に貼り付けられている他に、バーコード６１が貼られている。また請求項３にも記載されるように、金属枠が、各々バーコードを有していてもよい。どちらにしても金属枠５１は複数枚準備されるが、バーコード６１にてそれぞれ区別される。そして、金属枠５１内の各基板２１は、例えば上段の左端の基板２１を１とし、下段の右端の基板２１が６となるように番号が付けられる。基板２１内に形成された個々の半導体装置４０に関しても同様に、例えば上段の左端の半導体装置４０を１として下段の右端が１００となるように番号が付けられる。そして、半導体装置４０の特性（ｈｆｅランク別）については、例えば、１は良品でかつ７０≦ｈｆｅ＜１１０の半導体装置４０、２は良品でかつ１１０≦ｈｆｅ＜１８０の半導体装置４０、３は良品でかつ１８０≦ｈｆｅ＜２４０の半導体装置４０、４は良品でかつ２４０≦ｈｆｅ＜３００の半導体装置４０、５、６および７は不良品の半導体装置４０との具合に区別される。ここで、不良品の半導体装置４０に対しても多ランクで判定することができるので、不良品が形成された原因も追及し易くなる。
【００４４】
そして、具体的には、上記したデータを図１１に示したように表としてテスタ内に記録される。その後、テーピング工程では、このデータを利用して作業が行われる。
【００４５】
更に、本発明の第７の工程は、図１２に示すように、粘着シート５０に一体に支持された各半導体装置４０を直接キャリアテープ４１に収納することにある。
【００４６】
図１２（Ａ）に示すように、粘着シート５０に一体に支持された測定済みの各半導体装置４０は良品のみを識別してキャリアテープ４１の収納孔に吸着コレット５３により粘着シート５０から離脱させて収納する。
【００４７】
本発明では、この半導体装置４０を直接キャリアテープ４１に収納する作業において、全ての半導体装置４０を１度特性（ｈｆｅランク別）で種別するのではなく、必要とする特性の半導体装置４０を選択し収納することが出来る。上記したように、この方法は、粘着シート５０上に貼り付けられた半導体装置４０を図１１に示したデータを利用して、直接キャリアテープに収納することに特徴を有する。半導体装置４０を収納する際、顧客のニーズに合った特性だけの半導体装置４０を選択し収集することで、テーピングを行う作業ラインは１本のラインで作業能率を低下させることなく対応することが出来る。更に、不良品と判定された半導体装置４０は必然的に粘着シート５０上に残るので、そのまま破棄することができる。その結果、従来での作業における不良品に対する余分な作業を省くことができる。
【００４８】
図１２（Ｂ）に示すように、金属枠５１には複数枚の基板２１が貼り付けられており、ダイシング工程のままの状態で個別の半導体装置４０を支持しているので、キャリアテープ４１への収納には金属枠５１を必要とされる半導体装置４０のところにだけ移動させれば良く必要最小限の動きだけで行えるため、極めて容易に且つ大量に行える。
【００４９】
図１３は本工程で用いるキャリアテープの（Ａ）平面図（Ｂ）ＡＡ線断面図（Ｃ）ＢＢ線断面図を示す。テープ本体４１は膜厚が０．５〜１．０ｍｍ、幅が６〜１５ｍｍ、長さが数十ｍにも及ぶ帯状の部材であり、素材は段ボールのような紙である。テープ本体４１には一定間隔で貫通孔４２が穿設される。また、テープ本体４１を一定間隔で送るための送り孔４３が形成されている。該貫通孔４２と送り孔４３は金型などの打ち抜き加工によって形成される。テープ本体４１の膜厚と貫通孔４２の寸法は、梱包すべき電子部品４０を収納できる大きさに設計される。
【００５０】
テープ本体４１の裏面側には、透明なフィルム状の第１のテープ４４が貼り付けられて貫通孔４２の底部を塞いでいる。テープ本体４１の表面側には、同じく透明なフィルム状の第２のテープ４５が貼り付けられて貫通孔４３の上部を塞いでいる。第２のテープ４５は側部近傍の接着部４６でテープ本体４１と接着されている。また、第１のテープ４４も第２のテープ４５と同様の箇所でテープ本端４１に接着されている。これらの接着は、フィルム上部から接着部４６に対応する加熱部を持つ部材で熱圧着する事によって行われており、両者共にフィルムを引っ張ることによって剥離することが可能な状態の接着である。
【００５１】
最後に図１４は、上述の工程によって完成された各半導体装置を示す斜視図である。パッケージの周囲４側面は、樹脂層３５と基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３５の表面で形成され、パッケージの下面は絶縁基板２１の裏面側で形成される。
【００５２】
この半導体装置は、縦×横×高さが、例えば、１．０ｍｍ×０．６ｍｍ×０．５ｍｍのごとき大きさを有している。基板２１の上には０．５ｍｍ程度の樹脂層３５が被覆して半導体チップ３３を封止している。半導体チップ３３は約１５０μｍ程度の厚みを有する。アイランド部２５とリード部２６はパッケージの端面から後退されており、第１と第２の接続部２７、２８の切断部分だけがパッケージ側面に露出する。
【００５３】
外部電極３１ａ〜３１ｄは基板２１の４隅に、０．２×０．３ｍｍ程度の大きさで配置されており、パッケージ外形の中心線に対して左右（上下）対称となるようなパターンで配置されている。この様な対称配置では電極の極性判別が困難になるので、樹脂層３５の表面側に凹部を形成するか印刷するなどして、極性を表示するマークを刻印するのが好ましい。
【００５４】
上述した製造方法によって形成された半導体装置は、多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。また、リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。更に、外部接続用の端子が基板２１の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。
【００５５】
更に、上記の製造方法は、基板２１側でなく樹脂層３５側に粘着シート５０を貼り付けてダイシングを行っている。例えば基板２１側に貼り付けた場合は、素子を剥離したときに粘着シート５０の粘着剤が電極パターン３１ａ〜３１ｄの表面に付着してしまう。このような粘着剤が残った状態で素子を自動実装装置に投入すると、実装時における電極パターン３１ａ〜３１ｄの半田付け性を劣化させる危惧がある。また、電極パターン３１ａ〜３１ｄ表面にゴミが付着することによる弊害も危惧される。本発明によれば、樹脂層３５側に貼り付けることによってこれらの弊害を解消している。
【００５６】
更に、樹脂層３５側に粘着シート５０を貼り付けるに際して、樹脂層３５の表面を水平且つ平坦面に加工することによって、基板２１側に粘着シート５０を貼り付けた場合と同じ垂直水平精度を維持することができる。
【００５７】
尚、上記実施例は３端子素子を封止して４個の外部電極を形成した例で説明したが、例えば２個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。
【００５８】
【発明の効果】
本発明によれば、第１に、樹脂層で被覆した後に、金属枠に周辺を貼り付けた粘着シートに複数の基板を貼り付けてから、ダイシング工程からテーピング工程までをそのままの状態で行えるので、微小パッケージ構造に拘わらず極めて量産性に富んだ半導体装置の製造方法が実現できる。
【００５９】
第２に、特定測定における個々の半導体装置のデータがテスタ内に記録されるため、キャリアテープへの収納の際このデータを利用することで、必要される特性の半導体装置だけを選択し、粘着シート上から直接キャリアテープ４１に収納することができるので、極めて量産性に富み、また、テーピング工程における機構がシンプルに形成される半導体装置の製造方法が実現できる。
【００６０】
第３に、粘着シート上に形成された全ての半導体装置の位置、ｈｆｅランクおよび数量がデータとして管理されているため、粘着シート上から直接キャリアテープ４１に収納する作業は必要最小限の動作で行う半導体装置の製造方法が実現できる。
【００６１】
第４に、全ての半導体装置の位置と特性をデータにより管理し、テーピング工程に利用するので、半導体装置の特性（ｈｆｅランク別）を多ランクに種別することができ、かつ、１本の作業ラインで作業効率を低下させることなく多ランクの半導体装置を特性別にキャリアテープに収納することに対応する半導体装置の製造方法が実現できる。
【００６２】
第５に、不良品である半導体装置は、必然的にシート上に残るため、種別することなくそのまま破棄することができるので、不良品に対する余分な工程と時間を短縮した製造ラインが実現できる。
【図面の簡単な説明】
【図１】本発明の製造方法を説明するための斜視図である
【図２】本発明の製造方法を説明するための（Ａ）平面図（Ｂ）断面図である。
【図３】本発明の製造方法を説明するための平面図である。
【図４】本発明の製造方法を説明するための断面図である。
【図５】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）断面図である。
【図６】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）平面図である。
【図７】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）平面図である。
【図８】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）平面図である。
【図９】本発明の製造方法を説明するための（Ａ）平面図（Ｂ）断面図である。
【図１０】本発明の製造方法を説明するための平面図である。
【図１１】本発明の製造方法を説明するための表である。
【図１２】本発明の製造方法を説明するための（Ａ）断面図（Ｂ）平面図である。
【図１３】本発明の製造方法を説明するための（Ａ）平面図（Ｂ）断面図（Ｃ）断面図である。
【図１４】本発明の製造方法を説明するための（Ａ）斜視図（Ｂ）斜視図である。
【図１５】従来例を説明するための平面図である。
【図１６】従来例を説明するための断面図である。
【図１７】従来例を説明するための平面図である。
【図１８】従来例を説明するための断面図である。

Claims (5)

  1. 複数の搭載部を有する基板の該搭載部の各々に半導体素子を固着し、前記各搭載部に固着した前記半導体素子を樹脂層で被覆した後に、前記樹脂層を当接させて粘着シートに貼り付け、前記半導体素子を測定して各々の位置と特性とが管理される半導体装置の製造方法であり、
    前記粘着シートは、金属枠で固定されるとともに、前記金属枠の内側にバーコードが設けられ、前記バーコードのデータも関連づけられて管理されることを特徴とする半導体装置の製造方法。
  2. 複数の搭載部を有する基板の該搭載部の各々に半導体素子を固着し、前記各搭載部に固着した前記半導体素子を樹脂層で被覆した後に、前記樹脂層を当接させて粘着シートに貼り付け、前記半導体素子を測定して各々の位置と特性とが管理される半導体装置の製造方法であり、
    前記粘着シートは、金属枠で固定されるとともに、金属枠にはバーコードが設けられ、前記バーコードのデータも関連づけられて管理されることを特徴とする半導体装置の製造方法。
  3. 前記半導体装置は、特性別にキャリアテープに収納されることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記半導体素子は、トランジスタまたは集積回路である請求項１または請求項２に記載の半導体装置の製造方法。
  5. 前記搭載部には、複数個の半導体素子が搭載される請求項１または請求項２に記載の半導体装置の製造方法。
JP2000236022A 2000-08-03 2000-08-03 半導体装置の製造方法 Expired - Lifetime JP3605009B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000236022A JP3605009B2 (ja) 2000-08-03 2000-08-03 半導体装置の製造方法
TW090109250A TW492172B (en) 2000-08-03 2001-04-18 Method for making semiconductor device
US09/911,972 US6528330B2 (en) 2000-08-03 2001-07-24 Semiconductor device manufacturing method
KR1020010046791A KR100662690B1 (ko) 2000-08-03 2001-08-02 반도체 장치의 제조 방법
CNB011247614A CN1184677C (zh) 2000-08-03 2001-08-03 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000236022A JP3605009B2 (ja) 2000-08-03 2000-08-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002050645A JP2002050645A (ja) 2002-02-15
JP3605009B2 true JP3605009B2 (ja) 2004-12-22

Family

ID=18728137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000236022A Expired - Lifetime JP3605009B2 (ja) 2000-08-03 2000-08-03 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6528330B2 (ja)
JP (1) JP3605009B2 (ja)
KR (1) KR100662690B1 (ja)
CN (1) CN1184677C (ja)
TW (1) TW492172B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
JP2002026182A (ja) * 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
US6884663B2 (en) * 2002-01-07 2005-04-26 Delphon Industries, Llc Method for reconstructing an integrated circuit package using lapping
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
US20030209847A1 (en) * 2002-05-10 2003-11-13 Allison Claudia Leigh Handling device comprising multiple immobilization segments
US20110005667A1 (en) * 2002-05-10 2011-01-13 Delphon Industries LLC Multiple segment vacuum release handling device
JP4107417B2 (ja) 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
KR20070026346A (ko) * 2003-12-26 2007-03-08 도레이 엔지니어링 가부시키가이샤 전자 회로 기판 중간 부재, 그 제조 방법, 그 제조 장치,비접촉 ｉｄ 카드류의 제조 방법 및 그 장치
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
CN100401490C (zh) * 2004-07-09 2008-07-09 日月光半导体制造股份有限公司 重测半导体元件的方法
TWI265556B (en) * 2005-06-22 2006-11-01 Advanced Semiconductor Eng Wafer and method of cutting the same
JP4983794B2 (ja) * 2006-06-12 2012-07-25 株式会社村田製作所 電磁結合モジュール、無線ｉｃデバイスの検査システム及びそれを用いた電磁結合モジュール、無線ｉｃデバイスの製造方法
EP2063460A4 (en) * 2006-09-12 2011-08-03 Nitto Denko Corp Dicing / CHIP BOND FILM
US20080156780A1 (en) 2006-12-29 2008-07-03 Sergei Voronov Substrate markings
JP5873611B2 (ja) * 2007-03-13 2016-03-01 クリック アンド ソッファ インダストリーズ、インク． ワイヤーボンディング用に目標アイポイントを教示する方法およびそれに関連した半導体処理操作
CN102246605B (zh) * 2008-12-16 2013-08-07 株式会社村田制作所 电路模块
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5941982B2 (ja) * 2012-04-27 2016-06-29 シャープ株式会社 チップソーティング装置およびチップソーティング方法、制御プログラム、可読記憶媒体
US10105927B1 (en) 2013-03-15 2018-10-23 Delphon Industries, Llc Silicone-free thermoplastic elastomer (TPE) materials for use in carrier devices
JP6257291B2 (ja) * 2013-12-04 2018-01-10 株式会社ディスコ パッケージ基板の加工方法
US9937398B1 (en) * 2017-01-09 2018-04-10 Saver Products, Llc Golf tee with at least two support surfaces
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
JP7296835B2 (ja) 2019-09-19 2023-06-23 株式会社ディスコ ウェーハの処理方法、及び、チップ測定装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
JPH10144741A (ja) * 1996-11-07 1998-05-29 Rohm Co Ltd Ｉｃチップの性能分類方法および装置
JP3813327B2 (ja) * 1997-09-26 2006-08-23 三洋電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US6528330B2 (en) 2003-03-04
TW492172B (en) 2002-06-21
CN1184677C (zh) 2005-01-12
US20020019066A1 (en) 2002-02-14
KR100662690B1 (ko) 2007-01-02
CN1337737A (zh) 2002-02-27
KR20020011909A (ko) 2002-02-09
JP2002050645A (ja) 2002-02-15

Similar Documents

Publication Publication Date Title
JP3605009B2 (ja) 半導体装置の製造方法
US6737285B2 (en) Semiconductor device manufacturing method
JP3738176B2 (ja) 半導体装置の製造方法
US20040046256A1 (en) Semiconductor device and method of manufacturing semiconductor device including semiconductor elements mounted on base plate
JPH11186301A (ja) 半導体装置の製造方法
KR100702560B1 (ko) 회로 장치의 제조 방법
US20020041016A1 (en) Semiconductor device and manufacturing method thereof
JP3877454B2 (ja) 半導体装置の製造方法
JP3877453B2 (ja) 半導体装置の製造方法
JP4803855B2 (ja) 半導体装置の製造方法
JP3877410B2 (ja) 半導体装置の製造方法
JP3831504B2 (ja) リードフレーム
JP3639509B2 (ja) 半導体装置の製造方法
JPH11307673A (ja) 半導体装置とその製造方法
US6838765B2 (en) Semiconductor device and manufacturing method thereof
JP2002050590A (ja) 半導体装置の製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP5121807B2 (ja) 半導体装置の製造方法
JP3600136B2 (ja) 回路装置の製造方法
JPH088278A (ja) 半導体装置の製造方法
JP2000164609A (ja) 半導体装置の製造方法
JP2003031603A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8