KR100702560B1 - 회로 장치의 제조 방법 - Google Patents

회로 장치의 제조 방법 Download PDF

Info

Publication number
KR100702560B1
KR100702560B1 KR20020036058A KR20020036058A KR100702560B1 KR 100702560 B1 KR100702560 B1 KR 100702560B1 KR 20020036058 A KR20020036058 A KR 20020036058A KR 20020036058 A KR20020036058 A KR 20020036058A KR 100702560 B1 KR100702560 B1 KR 100702560B1
Authority
KR
South Korea
Prior art keywords
delete delete
illumination
bonding
cover
recognition
Prior art date
Application number
KR20020036058A
Other languages
English (en)
Other versions
KR20030004072A (ko
Inventor
세끼고우지
사까이노리야스
히가시노도시히꼬
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20030004072A publication Critical patent/KR20030004072A/ko
Application granted granted Critical
Publication of KR100702560B1 publication Critical patent/KR100702560B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H01L2224/78744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85054—Composition of the atmosphere
    • H01L2224/85075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/8521—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/85214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

와이어 본딩 공정 시에, 기판의 산화 방지를 위해 이용되는 불활성 가스가 본딩 시의 온도차에 의해 아지랭이가 발생하여, 패턴 인식 정밀도가 악화되는 문제가 있었다. 본 발명의 인식 장치를 구비한 본딩 장치(21)에서는 조명 링(25)의 상하부 및 경통(29)의 하부에 차폐 덮개(31, 32, 33)를 설치한다. 이에 따라, 작업 구멍(24)으로부터 분출된 질소 가스의 아지랭이(37)가, 특히 조명 링(25)의 하부의 차폐 덮개(31)에 의해 링 조명(25) 안으로 침입되는 것을 막을 수 있다. 그 결과, 인식 카메라에 의한 인식 정밀도를 향상시킬 뿐만 아니라, ㎛ 정도의 와이어 본딩의 정밀도도 향상시킬 수 있다.
본딩, 재치대, 링 조명, 불활성 가스, 아지랭이, 패턴 인식

Description

회로 장치의 제조 방법{METHOD OF MANUFACTURING CIRCUIT DEVICE}
도 1은 본 발명의 제1 실시 형태에 따른 인식 장치를 구비한 본딩 장치를 설명하는 도면.
도 2는 본 발명의 제1 실시 형태에 따른 인식 장치를 구비한 본딩 장치를 설명하는 도면.
도 3은 본 발명의 제1 실시 형태에 따른 인식 장치를 구비한 본딩 장치를 간략화하여 설명하는 도면.
도 4는 본 발명의 제2 실시 형태에 따른 인식 장치를 구비한 본딩 장치를 설명하는 도면이다.
도 5는 본 발명의 제2 실시 형태에 따른 인식 장치를 구비한 본딩 장치를 설명하는 도면.
도 6은 본 발명의 제2 실시 형태에 따른 인식 장치를 구비한 본딩 장치를 간략화하여 설명하는 도면.
도 7은 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설명하는 도면.
도 8은 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설 명하는 도면.
도 9는 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설명하는 도면.
도 10은 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설명하는 도면.
도 11은 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설명하는 도면.
도 12는 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설명하는 도면.
도 13은 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설명하는 도면.
도 14는 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설명하는 도면.
도 15는 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설명하는 도면.
도 16은 본 발명의 제1 및 제2 실시 형태에 따른 회로 장치의 제조 방법을 설명하는 도면.
도 17은 종래의 인식 장치를 구비한 본딩 장치를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
21 : 인식 장치를 구비한 본딩 장치
22 : 재치대
23 : 커버
24 : 작업 구멍
25 : 링 조명
27 : 모세관
29 : 경통
31 : 차폐 덮개
본 발명은 인식 장치, 본딩 장치 및 회로 장치의 제조 방법에 관한 것으로, 특히 인식 장치의 인식 정밀도를 향상시키고, 또한 본딩 장치의 본딩 정밀도를 향상시키고, 이들을 이용한 회로 장치의 제조 방법에 관한 것이다.
종래에서의 반도체 장치에서는, 리드 프레임 위에 형성된 탑재부에 와이어 본딩을 행하는 경우에는 각 탑재부마다 행해지고 있고, 그 일 실시예로서, 예를 들면 특개소 63-29535호 공보에 그 인식 장치, 본딩 장치에 대하여 개시되어 있다.
도 17에 도시한 바와 같이, 히트 블록부(1) 위에는 칩(10)이 부착된 트랜지스터 리드 프레임(2)이 재치되어 있다. 그리고, 히트 블록부(1) 위의 리드 프레임(2) 상부에는 본딩 아암(3)이 설치되어 있고, 본딩 아암(3) 선단에는 모세관(4)이 설치되어 있다. 이 모세관(4)에는 와이어(5)가 설치되어 있고, 모세 관(4) 근방에는 와이어(5)의 볼 형성을 행하기 위한 토치(6)가 설치되어 있다.
그리고, 이 열압착형 본딩 장치에는 와이어 본드 위치 인식부(7), 본딩 헤드 구동부(8)가 설치되어 있고, 본딩 헤드 구동부(8)의 XY 방향으로의 가동과 연동하여 가동되도록 세트된, 본딩부를 국부적으로 가열하기 위한 국부 가열 장치(9)도 설치되어 있다. 이 국부 가열 장치(9)로서는, 예를 들면 레이저 광선 장치를 이용할 수 있다.
다음에 동작에 대하여 설명한다. 히트 블록부(1)에 의해 가열된 리드 프레임(2)에 와이어 본드 위치 인식부(7)의 정보에 의해 사전에 프로그램된 대로 본딩 헤드 구동부(8)를 가동시킴과 함께, 국부 가열 장치(9)를 본딩 중에만 가동시켜 칩(10) 상의 열부족을 보충하면서 볼 본드하고, 그 후 모세관(4)을 리드 프레임(2)측으로 이동시켜, 다시 국부 가열 장치(9)를 본딩 중에만 가동시켜 리드 프레임(2)측의 열부족을 보충하면서 스티치 본드(stitch bonding)를 행하고, 그 후 토치(6)에 의해 절단된 와이어(5)의 선단에 볼부를 형성시킨다.
다음에 칩(10) 상의 다른 한쪽의 전극에, 국부 가열 장치(9)를 본딩 중에만 가동시켜 칩(10) 상의 열부족을 보충하면서 볼 본드하고, 그 후 모세관(4)을 리드 프레임측으로 이동시켜, 다시 국부 가열 장치(9)를 본딩 중에만 가동시키고, 리드 프레임측의 열부족을 보충하면서 스티치 본드를 행하며, 그 후 토치(6)에 의해 절단된 와이어(5)의 선단에 볼을 형성시킨다. 이상과 같이 본딩부의 열부족을 보충하면서 본딩시키고 있기 때문에, 고품질의 와이어 본드가 얻어진다. 또한 초음파를 추가로 병용하면 보다 고품질의 와이어 본드가 얻어지는 것이다.
또한, 상기 실시예에서는, 트랜지스터 칩의 경우에 대해 도시하였지만, 칩은 이에 한정되지 않고 다이오드, IC 등이어도 되며, 본 발명은 임의의 반도체 장치의 와이어 본더로서 적용할 수 있는 것이다.
상기한 바와 같이, 완전하게 펀칭된 리드 프레임(2) 위에 탑재부가 형성되어 있는 경우에는, 와이어 본딩 시에 해당 탑재부만이, 예를 들면 250℃ 정도로 가열되면 된다. 즉, 리드 프레임(2) 전체가 항상 고온 상태로 있는 것은 아니라 부분 가열로 가능하기 때문에, 특히 상기에서의 본딩 장치, 인식 장치에서 오인식, 인식 상황의 악화 등의 문제는 없었다.
그러나, 본 발명의 실시 형태에서 상세히 설명하겠지만, 작은 면적에 다수의 탑재부를 갖는 집합 블록을 도전박, 리드 프레임 등의 위에 형성한 경우에는, 하나의 집합 블록의 모든 와이어 본딩 공정이 끝날 때까지는 도전박, 리드 프레임 등은 고온 상태를 그대로 유지하게 된다. 이에 따라, 집합 블록을 갖는 도전박, 리드 프레임 등은 상기한 고온 상태로 장시간 높여짐으로써 산화된다는 과제가 있었다.
또한, 상기한 리드 프레임 등이 산화되는 것을 방지하기 위해서는, 고온 상태에 있는 리드 프레임을 불활성 가스, 예를 들면 질소 가스가 충진된 공간에 놓아 둠으로써 방지할 수 있다. 그러나, 이 공간을 형성하기 위해서는, 리드 프레임을 재치하는 작업대 위에 불활성 가스 충진 공간을 형성하고, 또한 그 공간 상부에는 인식용 및 와이어 본딩용 작업 구멍을 형성해야 한다. 이 때, 불활성 가스가 공간 내에서 고온으로 가열되어, 작업 구멍으로부터 외부로 나올 때에 실온과의 온도차 에 의해 흔들림(아지랭이)이 발생된다. 그리고, 이 흔들림은 인식 영역으로 침입하여 인식 카메라가 오인식하기 때문에, 고집적된 미세 도전 패턴의 인식 정밀도를 저감시킨다는 과제가 있었다.
본 발명은 상기한 종래의 과제를 감안하여 이루어진 것으로, 본 발명의 인식 장치에서는, 가열 기능을 갖춘 기판 재치대와, 상기 기판 재치대 위에 작업 영역을 덮는 커버와, 상기 커버의 상방에 형성된 작업 구멍과, 상기 작업 구멍의 상방에 설치한 조명과, 상기 조명의 상방에 구비한 경통 안에 설치한 패턴 인식용 카메라를 구비하고, 적어도 상기 조명의 하단에는 투명한 차폐 덮개를 설치함으로써, 상기 커버 안으로 흡입되는 불활성 가스가 상기 기판 재치대의 가열에 의해 발생하는 상승 기류의 흔들림의 상기 조명 안으로의 침입을 막는 것을 특징으로 한다.
본 발명의 인식 장치는, 바람직하게는 상기 차폐 덮개는 상기 경통의 하단에 설치하는 것을 특징으로 한다. 이에 따라, 상기 경통 안으로의 상기 흔들림의 침입이나 상기 경통 안으로부터의 먼지 등이 상기 조명 안으로 침입되는 것을 막을 수 있다.
또한, 본 발명의 인식 장치는, 상기 차폐 덮개는 투명한 필름 또는 투명한 기판으로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 인식 장치는, 바람직하게는 상기 커버와 상기 기판 재치대로 이루어지는 공간에는 상기 불활성 가스가 흐르는 것을 특징으로 한다.
또한, 본 발명의 인식 장치는, 바람직하게는 상기 커버의 일부는 클램퍼로 형성되는 것을 특징으로 한다.
또한, 본 발명의 인식 장치는, 바람직하게는 상기 클램퍼는 상기 불활성 가스 흡입 구멍을 형성하는 것을 특징으로 한다.
또한, 본 발명의 인식 장치는, 바람직하게는 상기 불활성 가스는 질소 가스로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 인식 장치는, 바람직하게는 상기 조명은 상기 경통의 하방에 설치한 링형상의 조명인 것을 특징으로 한다.
또한, 상기한 과제를 해결하기 위해서, 본 발명의 인식 장치에서는, 가열 기능을 갖춘 기판 재치대와, 상기 기판 재치대 위에 작업 영역을 덮는 커버와, 상기 커버의 상방에 형성된 작업 구멍과, 상기 작업 구멍의 상방에 설치한 조명과, 상기 조명의 상방에 구비한 경통 안에 설치된 패턴 인식용 카메라를 구비하고, 적어도 상기 조명의 상단 또는 조명의 상단으로부터 하단 중 어느 하나의 위치에는 투명한 차폐 덮개를 설치함으로써, 상기 커버 안으로 흡입되는 불활성 가스가 상기 기판 재치대의 가열에 의해 발생하는 상승 기류의 흔들림의 상기 조명 안으로의 침입을 막는 것을 특징으로 한다.
또한, 상기한 과제를 해결하기 위해서, 본 발명의 본딩 장치에서는, 히터 기능을 갖춘 기판 재치대와, 상기 기판 재치대 위에 작업 영역을 덮는 커버와, 상기 커버의 상방에 형성된 작업 구멍과, 상기 작업 구멍의 상방에 설치한 조명과, 상기 조명의 측면에 설치한 모세관과, 상기 조명의 상방에 구비한 경통 안에 설치한 패턴 인식용 카메라를 구비하고, 적어도 상기 조명의 하단에는 투명한 차폐 덮개를 설치함으로써, 상기 커버 안으로 흡입되는 불활성 가스가 상기 기판 재치대의 가열에 의해 발생하는 상승 기류의 흔들림의 상기 조명 안으로의 침입을 막고, 상기 패턴 인식용 카메라에 의한 인식을 행한 후, 상기 모세관을 상기 작업 구멍 위로 이동시켜 상기 작업 구멍을 통해 본딩하는 것을 특징으로 한다.
본 발명의 본딩 장치는, 바람직하게는 상기 커버와 상기 기판 재치대로 이루어지는 공간에는 상기 불활성 가스를 충만시키는 것을 특징으로 한다.
또한, 본 발명의 본딩 장치는, 바람직하게는 상기 불활성 가스는 질소 가스로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 본딩 장치는, 바람직하게는 상기 조명은 상기 경통의 하방에 설치한 링형상의 조명인 것을 특징으로 한다.
또한, 상기한 과제를 해결하기 위해서, 본 발명의 본딩 장치에서는, 가열 기능을 갖춘 기판 재치대와, 상기 기판 재치대 위에 작업 영역을 덮는 커버와, 상기 커버의 상방에 형성된 작업 구멍과, 상기 작업 구멍의 상방에 설치한 조명과, 상기 조명의 측면에 설치한 모세관과, 상기 조명의 상방에 구비한 경통 안에 설치한 패턴 인식용 카메라를 구비하고, 적어도 상기 조명의 상단 또는 조명의 상단으로부터 하단 중 어느 하나의 위치에는 투명한 차폐 덮개를 설치함으로써, 상기 커버 안으로 흡입되는 불활성 가스가 상기 기판 재치대의 가열에 의해 발생하는 상승 기류의 흔들림의 상기 조명 안으로의 침입을 막고, 상기 패턴 인식용 카메라에 의한 인식을 행한 후, 상기 모세관을 상기 작업 구멍 위에 이동시켜 상기 작업 구멍을 통해 본딩하는 것을 특징으로 한다.
또한, 상기한 과제를 해결하기 위해서, 회로 장치의 제조 방법에서는, 다수의 탑재부 및 리드를 작은 면적에 집적한 도전 패턴을 구비하고, 상기 각 탑재부에 회로 소자를 고착하는 블록 기판을 준비하는 공정과, 상기 기판을 기판 재치대에 모든 상기 탑재부로의 내장이 완료되는 동안 상기 블록 기판을 재치하는 공정과, 상기 기판 재치대를 가열 기능에 의해 가열하고, 커버 안에 불활성 가스를 충만시키는 공정과, 적어도 조명의 하단에는 투명한 차폐 덮개를 설치함으로써, 상기 커버 안으로 흡입되는 불활성 가스가 상기 기판 재치대의 가열에 의해 발생하는 상승 기류의 흔들림의 상기 조명 안으로의 침입을 막고, 경통 안에 설치된 인식용 카메라에 의해 상기 각 탑재부의 상기 회로 소자를 인식하고, 상기 각 탑재부의 상기 회로 소자와 상기 도전 패턴을 와이어 본딩하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 회로 장치의 제조 방법은, 바람직하게는 상기 차폐 덮개는 투명한 필름 또는 투명한 기판으로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 회로 장치의 제조 방법은, 바람직하게는 상기 불활성 가스는 질소 가스로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 회로 장치의 제조 방법은, 바람직하게는 상기 회로 소자는 반도체 베어 칩, 칩 회로 부품 중 하나 또는 양쪽에 고착되는 것을 특징으로 한다.
또한, 상기한 과제를 해결하기 위해서, 회로 장치의 제조 방법에서는, 다수의 탑재부 및 리드를 작은 면적에 집적한 도전 패턴을 구비하고, 상기 각 탑재부에 회로 소자를 고착하는 블록 기판을 준비하는 공정과, 상기 기판을 기판 재치대에 모든 상기 탑재부로의 내장이 완료되는 동안 상기 블록 기판을 재치하는 공정과, 상기 기판 재치대를 가열 기능에 의해 가열하고, 커버 내에 불활성 가스를 충만시키는 공정과, 적어도 조명의 상단 또는 조명의 상단으로부터 하단 중 어느 하나의 위치에는 투명한 차폐 덮개를 설치함으로써, 상기 커버 안으로 흡입되는 불활성 가스가 상기 기판 재치대의 가열에 의해 발생하는 상승 기류의 흔들림의 상기 조명 안으로의 침입을 막고, 경통 안에 설치된 인식용 카메라에 의해 상기 각 탑재부의 상기 회로 소자를 인식하고, 상기 각 탑재부의 상기 회로 소자와 상기 도전 패턴을 와이어 본딩하는 공정을 포함하는 것을 특징으로 한다.
<발명의 실시 형태>
본 발명의 인식 장치, 본딩 장치 및 회로 장치의 제조 방법에 대하여, 최초로, 제1 실시 형태에 대하여 상세히 설명한다.
우선, 본 발명의 인식 장치 및 본딩 장치에 대하여, 도 1∼도 3을 참조하면서 설명한다.
본 발명의 실시 형태에서는, 인식 장치와 본딩 장치가 연동하고, 한대의 인식 장치를 구비한 본딩 장치(21)로서 형성되어 있다.
도 1에 도시하는 바와 같이, 본딩 장치(21)의 주된 구조는 재치대(22), 재치대(22) 위에 작업 스페이스를 덮는 커버(23), 커버(23) 상면에 형성된 작업 구멍(24), 작업 구멍(24) 상방에 설치된 링 조명(25), 링 조명(25) 측면에 설치된 본딩 아암(26), 본딩 아암(26) 선단부에 설치된 모세관(27), 모세관(27) 근방에 설치된 토치(28), 링 조명(25) 상방에 설치된 경통(29), 도시하지 않지만, 경통(29) 안에 설치된 인식 카메라로 이루어진다.
다음에, 개개의 구조의 특징을 설명하면서, 그 동작에 대해서도 후술한다.
우선, 재치대(22)는 다수의 탑재부를 갖는 리드 프레임(34)이 재치되고, 리드 프레임(34)을 가열함으로써 와이어 본딩성을 향상시키기 위해서 히터(30) 기능을 갖추고 있다. 이 히터(30)에 의해 재치대(22) 및 커버(23)에 의해 구성되는 작업 스페이스 안에는 와이어 본딩 공정 동안, 예를 들면 230℃ 정도의 고온 상태로 유지할 수 있다.
다음에, 도 1에는 도시하지 않았지만, 커버(23)의 일부는 클램퍼(60)(도 12 참조)로 이루어지고, 이 클램퍼(60)의 상면을, 예를 들면 스테인레스 재질의 판(67)(도 12 참조)으로 뚜껑을 덮음으로써 이 커버(23)가 구성되어 있다. 그리고, 클램퍼(60)로부터는 불활성 가스로서, 예를 들면 4리터/분의 질소 가스를 커버(23) 안에 흡입하고 있다. 이 흡입량은 작업 용도에 따라 가변한다. 그리고, 커버(23)의 상면부에는 작업 구멍(24)이 형성되어 있다. 작업 구멍(24)의 크기는, 예를 들면 5㎜×32㎜로 형성되어 있고, 이 작업 구멍(24)을 통해 와이어 본딩 공정 시에, 패턴 인식, 와이어 본딩이 행해진다.
여기서, 리드 프레임(34) 위에는, 예를 들면 탑재부가 10행 5열이 하나의 집합 블록으로서 이루어지고, 이 집합 블록이 복수개 형성되어 있다. 그리고, 작업 구멍(24)의 크기는 이 하나의 집합 블록에 대하여, 예를 들면 2 행분의 20개의 탑재부가 상부로부터 인식할 수 있는 크기를 갖고 있다. 후술하겠지만, 이 작업 구멍(24)은 패턴 인식 등에 활용된다. 또한, 이 작업 구멍(24)의 크기는 특별히 규 정되어 있는 것은 아니고, 본딩 장치(21)의 인식 패턴 방법 등에 의해 그 때마다 작업 목적에 따라 결정된다.
다음에, 링 조명(25) 및 경통(29)에 대하여 설명한다. 링 조명(25) 상방에는 경통(29)이 설치되어 있다. 그리고, 작업 구멍(24)을 통해 링 조명(25)에 의해 조사된 리드 프레임(34)과 반도체 소자(35)는 반사율의 차이에 의해 인식이 가능하게 되어 있다. 이 반사광을 경통(29) 내에 설치된 인식 카메라로 인식함으로써 리드 프레임(34) 위를 패턴 인식할 수 있다. 이 때, 조명으로서 링 조명(25)을 이용함으로써, 리드 프레임, 반도체 소자에 대하여 편향되지 않고 조사할 수 있어, 그림자가 발생하지 않아 패턴 인식을 보다 정밀히 행할 수 있다. 또한, 도시하지는 않았지만, 경통(29)은 도중에서 재치대(22) 표면에 대하여 90도로 굴절하고 있고, 이 굴절부의 끝에 인식 카메라가 설치되어 있다. 그리고, 이 굴절부에는 재치대(22) 표면에 대하여 45도의 각도를 갖는 거울이 설치되어 있고, 이 구조에 의해 패턴 인식을 행할 수 있다.
그리고, 본 발명의 특징인 인식 장치를 구비한 본딩 장치(21)에서는, 상기한 링 조명(25)의 상하단 및 경통(29) 하단에 차폐 덮개(31, 32, 33)를 설치하는 것이다. 이들 차폐 덮개(31, 32, 33)는 투명한 필름이나 투명한 유리판 등으로 이루어지고, 링 조명(25)의 상하단 및 경통(29) 하단에 설치해도 패턴 인식을 방해하지는 않는다.
이들 차폐 덮개(31, 32, 33)의 작용으로서는, 주로 작업 구멍(24)으로부터 유출된 질소 가스가 실온과의 온도차에 의해 이루어지는 아지랭이(37)가 링 조명(25) 및 경통(29) 안으로 침입하는 것을 방지하는 것이다. 그리고, 아지랭이(37)는 이하의 작업에 의해 발생한다. 우선, 커버(23) 안에는 질소 가스가, 예를 들면 4리터/분으로 흡입되어 있다. 한편, 재치대(22)에 내장된 히터(30)에 의해 커버 안에는, 예를 들면 230℃로 유지되어 있다. 그 후, 흡입되는 질소 가스는, 예를 들면 70℃이지만, 이 히터(30)에 의한 열에 의해 230℃로 가열된다.
그리고, 가열된 질소 가스는 작업 구멍(24)으로부터 외부로 유출되지만, 이 때의 실온은, 예를 들면 20℃이기 때문에, 질소 가스와 실온과의 온도차에 의해 거의 질소 가스로 이루어지는 아지랭이(37)가 발생한다. 그 결과, 차폐 덮개(31, 32, 33)를 이용하지 않는 경우에는, 링 조명(25) 안에는 아지랭이(37)가 자욱이 퍼지고, 또한 링 조명(25) 안을 통과할 때에 흔들림으로써, 인식 카메라의 인식 정밀도가 악화되어 와이어 본딩 정밀도가 떨어지게 된다.
그러나, 본 발명에서는 도 3에 도시한 바와 같이, 링 조명(25)의 상하단 및 경통(29) 하단에 차폐 덮개(31, 32, 33)를 설치하는 것이다. 이에 따라, 특히 링 조명(25) 하단의 차폐 덮개(31)에 의해, 링 조명(25)과 작업 구멍(24) 사이의 아지랭이(37)가 링 조명(25) 안으로 침입하는 것을 막을 수 있다. 한편, 링 조명(25) 상단의 차폐 덮개(32) 및 경통(29) 하단의 차폐 덮개(33)는 아지랭이(37)의 링 조명(25) 및 경통(29) 안으로의 침입을 막는 것 외에, 경통(29) 안으로부터 링 조명(25)으로의 먼지 등의 낙하 및 링 조명(25) 안으로의 먼지의 퇴적을 막을 수 있다. 그 결과, 본 발명의 인식 장치를 구비한 본딩 장치(21)는 장시간 재치대 위에 리드 프레임이 재치되어도 산화되지 않도록, 와이어 본딩 공정 동안에 질소 가 스를 충진할 수 있다.
또한, 커버 내에서 가열된 질소 가스가 작업 구멍(24)을 통해 외부로 유출될 때의 실온과의 온도차에 의해 발생하는 아지랭이(37)가 조명 링(25) 주위에 발생해도 차폐 덮개(31, 32, 33)에 의해 조명 링(25) 안으로의 침입을 방지할 수 있기 때문에, 인식 카메라에 의해 패턴 인식을 ㎛ 정도까지의 양호한 정밀도로 행할 수 있고, 이에 따라 와이어 본딩도 고정밀도로 행할 수 있다.
또한, 링 조명(25)의 상하단 및 경통(29) 하단에 차폐 덮개(31, 32, 33)를 설치함으로써, 링 조명(25) 하단의 차폐 덮개(31)에 먼지 등이 퇴적되지 않기 때문에, 인식 카메라에 의해 패턴 인식 및 와이어 본딩을 고정밀도로 행할 수 있다.
또한, 리드 프레임(34)의 표면이 산화되면, 예를 들면 150℃까지 대응할 수 있는 산화 방지제막이 박리됨으로써 수지와의 결합성이 악화되지만, 이것에도 대처할 수 있어, 내습성, 내박리성도 향상시키는 본딩 장치가 된다.
또한, 본 실시예에서는, 링 조명(25)의 상하단 및 경통(29) 하단에 차폐 덮개(31, 32, 33)를 설치하는 경우에 대해 설명하였지만, 특별히 한정할 필요는 없고, 최소한으로 링 조명(25)의 하단에 차폐 덮개(31)를 설치함으로써도 상기한 효과를 얻을 수 있다.
또한, 도시하지 않았지만, 링 조명(25), 경통(29)으로부터 조금 떨어져 있는 위치에, 예를 들면 원통형상의 블로우 장치가 배치되어 있고, 이 블로우 장치로부터의 블로우에 의해 경통(29)으로 향하는 아지랭이(37)를 방지할 수 있다.
마지막으로, 본딩 아암(26), 모세관(27) 및 토치(28)에 대하여 설명한다. 도 2에 도시하는 바와 같이, 패턴 인식한 후, 링 조명(25), 본딩 아암(26), 및 모세관(27)은 이동하고 모세관(27)은 작업 구멍(24) 위에 위치한다. 그리고, 인식 카메라에 의해 얻은 데이터에 기초하여 와이어 본딩이 행해지는데, 모세관(27)은 작업 구멍(24)으로부터 커버(23) 안으로 침입하여 반도체 소자의 전극 패드와 원하는 전극 패턴을 와이어 본딩한다. 이 때, 토치(28)는 스티치 본드를 행하여 절단된 금속 세선의 선단에 볼을 형성시킨다.
또한, 본 실시예에서는 와이어 본딩에 대하여 상세히 설명하였지만, 광학적인 인식 장치를 갖는 다이 본딩 등에 대해서도 동등한 효과를 얻을 수 있다. 또한, 재치대에 재치되는 것은 리드 프레임에만 한정되지 않고, 후술하는 도전박 등의 산화를 방지할 필요가 있는 것이면 동등한 효과를 얻을 수 있다. 또한, 금속 기판, 프린트 기판, 세라믹 기판 등을 다이 본드, 와이어 본드할 때, 또한 땜납 부분을 부분적으로 도포하는 장치에서도 광학적 인식 장치를 갖는 것이면 응용할 수 있다.
다음에, 본 발명의 회로 장치의 제조 방법에 대하여 도 7∼도 16을 참조하면서 설명한다.
우선, 본 발명의 제1 공정은 도 7 내지 도 9에 도시하는 바와 같이, 도전박(50)을 준비하고, 적어도 회로 소자(42)의 탑재부를 다수개 형성하는 도전 패턴(41)을 제외한 영역의 도전박(50)에 도전박(50)의 두께보다도 얕은 분리홈(51)을 에칭에 의해 형성하여 도전 패턴(41)을 형성하는 것에 있다.
본 공정에서는, 우선 도 7의 (a)에 도시하는 바와 같이, 시트 형상의 도전박(50)을 준비한다. 이 도전박(50)은 납재의 부착성, 본딩성, 도금성이 고려되어 그 재료가 선택되며, 재료로는 Cu를 주재료로 한 도전박, Al을 주재료로 한 도전박 또는 Fe-Ni 등의 합금으로 이루어지는 도전박 등이 채용된다.
도전박의 두께는, 나중의 에칭을 고려하면 10㎛∼300㎛ 정도가 바람직하고, 여기서는 70㎛(2온스)의 동박을 채용하였다. 그러나 300㎛ 이상이나 10㎛ 이하라도 기본적으로는 무방하다. 후술하는 바와 같이, 도전박(50)의 두께보다도 얕은 분리홈(51)을 형성할 수 있으면 된다.
또한, 시트 형상의 도전박(50)은 소정의 폭, 예를 들면 45㎜로 롤 형상으로 감겨서 준비되고, 이것이 후술하는 각 공정으로 반송되어도 되며, 소정의 크기로 컷트된 스트립 형상의 도전박(50)이 준비되고, 이것이 후술하는 각 공정으로 반송되어도 된다.
구체적으로는, 도 7의 (b)에 도시하는 바와 같이, 스트립 형상의 도전박(50)에 다수의 탑재부가 형성되는 블록(52)이 복수개(여기서는 4∼5개) 이격되어 배열된다. 각 블록(52) 사이에는 슬릿(53)이 설치되어, 몰드 공정 등에서의 가열 처리로 발생하는 도전박(50)의 응력을 흡수한다. 또한 도전박(50)의 양측에는 인덱스 구멍(54)이 일정한 간격으로 형성되어, 각 공정에서의 위치 결정에 이용된다.
계속해서, 도전 패턴을 형성한다.
우선, 도 8에 도시하는 바와 같이, Cu박(50) 위에 포토레지스트(내에칭 마스크) PR을 형성하고, 도전 패턴(41)이 되는 영역을 제외한 도전박(50)이 노출되도록포토레지스트 PR을 패터닝한다. 그리고, 도 9의 (a)에 도시하는 바와 같이, 포토 레지스트 PR을 통해 도전박(50)을 선택적으로 에칭한다.
본 공정에서는, 에칭으로 형성되는 분리홈(51)의 깊이를 균일하고 또한 고정밀도로 하게 위해서, 도 9의 (a)에 도시한 바와 같이, 분리홈(51)의 개구부를 밑으로 향하게 하여, 도전박(50)의 하방에 설치한 에칭액의 공급관(70)으로부터 상방을 향하여 에칭액을 샤워링한다. 그 결과, 에칭액이 맞닿은 분리홈(51)의 부분이 에칭되고, 에칭액은 분리홈(51) 안에서 고이지 않고 곧바로 배출되기 때문에, 분리홈(51)의 깊이는 에칭 처리 시간으로 제어할 수 있어, 균일하고 고정밀도의 분리홈(51)을 형성할 수 있다. 또, 에칭액은 염화 제2철 또는 염화 제2구리가 주로 채용된다.
도 9의 (b)에 구체적인 도전 패턴(41)을 도시한다. 도 9는 도 7의 (b)에 도시한 블록(52) 중 하나를 확대한 것에 대응한다. 점선으로 나타내는 부분이 하나의 탑재부(55)로서, 도전 패턴(41)을 구성하고, 하나의 블록(52)에는 5행10열의 매트릭스 형상으로 다수의 탑재부(55)가 배열되고, 각 탑재부(55)마다 동일한 도전 패턴(41)이 형성되어 있다. 각 블록의 주변에는 프레임 형상의 패턴(56)이 형성되고, 이것과 조금 이격되어 그 내측에 다이싱 시의 위치 정렬 마크(57)가 형성되어 있다. 프레임 형상의 패턴(56)은 몰드 금형과의 끼워 맞춤에 사용하고, 또한 도전박(50)의 이면 에칭 후에는 절연성 수지(40)의 보강 작용을 갖는다.
다음에, 본 발명의 제2 공정은 도 10에 도시하는 바와 같이, 원하는 도전 패턴(51)의 각 탑재부(55)에 회로 소자(42)를 고착하는 것에 있다.
회로 소자(42)로서는, 트랜지스터, 다이오드, IC 칩 등의 반도체 소자, 칩 컨덴서, 칩 저항 등의 수동 소자이다. 또한 두께가 두껍지만, CSP, BGA 등의 페이스 다운의 반도체 소자도 실장할 수 있다.
여기서는, 베어의 트랜지스터 칩(42A)이 도전 패턴(41A)에 다이 본딩되고, 칩 컨덴서 또는 수동 소자(42B)는 땜납 등의 납재 또는 도전 페이스트(45B)로 고착된다.
다음에, 본 발명의 회로 장치의 특징인 제3 공정은, 도 11 및 도 12에 도시하는 바와 같이, 각 탑재부(55)의 회로 소자(42)의 전극과 원하는 도전 패턴(41)을 와이어 본딩하는 것에 있다.
본 공정에서는, 도 1에 도시한 인식 장치를 구비한 본딩 장치(21)를 이용하여 와이어 본딩을 행한다. 그리고, 본딩 장치(21)의 재치대(22) 위에는 도 12의 (a)에 도시한 바와 같이, 클램퍼(60)가 설치되어 있고, 클램퍼(60)에 의해 도전박(50)의 블록(52)의 주위 단부를 눌러서, 도전박(50)을 재치대(22) 표면의 히트 블록(64)에 밀착시킨다.
그리고, 히트 블록(64) 위에 고정된 도전박(50)을 작업 구멍(24)을 통해 경통(29) 안의 인식 카메라에 의해 패턴 인식한다. 패턴 인식 후, 도 11에 도시한 바와 같이, 블록(52) 안의 각 탑재부(55)의 이미터 전극과 도전 패턴(41B), 베이스 전극과 도전 패턴(41B)를, 열압착에 의한 볼 본딩 및 초음파에 의한 웨지 본딩에 의해 행한다.
여기서, 클램퍼(60)는 도 12의 (a)에 도시한 바와 같이, 블록(52)과 거의 동등한 크기의 개구부(61)를 갖고, 도전박(50)에 접촉하는 부분에는 요철부(63)가 형 성되어 있다. 요철부(63)로 블록(52)의 주변 단부를 누름으로써, 블록(52)의 이면을 히트 블록(64)에 밀착시킨다. 그리고, 클램퍼(60)의 내부에는 질소 가스를 유통시키기 위한 경로(65, 66)가 형성되어 있다.
또한, 도 12의 (b)에 도시한 바와 같이, 커버(23)는 클램퍼(60)와 스테인레스제의 판(67)에 의해 구성되어 있다. 이 판(67)은 클램퍼 상부의 오목부(68)에 끼워져 있고, 클램퍼(60)의 표면과 수평 방향에서, 도전박(50)의 이동 방향과 직각 방향으로의 이동은 자유롭다. 그리고, 판(67)에는 작업 구멍(24)이 형성되어 있고, 이 작업 구멍(24)이 동박(50) 위의 행 방향의 탑재부에 대응하여 이동함으로써, 블록(52)에 대하여 패턴 인식, 와이어 본딩이 행해진다.
그리고, 본 공정에서는 블록(52) 내에는 다수의 탑재부(55)를 구비하고, 이 블록(52)마다 와이어 본딩을 일괄적으로 행하기 때문에, 종래의 회로 장치의 제조 방법과 비교하여, 블록(52)을 가열하는 시간이 길어져서 블록(52)이 산화되는 것이 생각된다. 이 문제를 해결하기 위해서, 본딩 장치(21)의 커버(23)의 일부로서 클램퍼(60)를 구비하고, 클램퍼(60)로부터 블록(52)의 표면에 질소 가스를 불어 넣음과 동시에, 커버(23) 내를 질소 가스로 충진함으로써 이 문제를 해결하고 있다.
한편, 커버 내는 재치대(22)에 내장된 히터(30)의 기능에 의해, 예를 들면 230℃로 유지되어 있고, 또한 흡입되는 질소 가스가, 예를 들면 70℃에서 흡입된다. 그리고, 질소 가스는 커버(23) 내에서 히터(30)에 의해 230℃로 가열된다. 질소 가스는 커버(23) 내에, 예를 들면 4리터/분으로 흡입되어, 가열됨으로써 작업 구멍(24)으로부터 유출된다. 이 때, 질소 가스는 230℃이며, 실온은, 예를 들면 20℃이기 때문에, 이 온도차에 의해 작업 구멍(24)으로부터 유출되는 아지랭이(37)를 형성한다. 그리고, 도 3에 도시한 바와 같이, 유출된 아지랭이(37)가 링 조명(25) 안에 자욱이 퍼지고, 링 조명(25) 안을 통과할 때에 흔들림으로써 패턴 인식 정밀도가 악화된다는 문제가 있다.
그러나, 본 발명의 본딩 장치(21)에서는 링 조명(25) 상하부 및 경통(29)에 차폐 덮개(31, 32, 33)가 설치되어 있다. 그리고, 특히, 링 조명(25) 하부의 차폐 덮개(31)에 의해 아지랭이(37)가 링 조명(25) 안으로 침입하는 것을 막을 수 있다. 이에 따라, 링 조명(25) 안의 조명이 아지랭이(37)에 의해 흔들거리는 것이 없어져, 인식 카메라에 의해 패턴 인식을 ㎛ 정도까지의 양호한 높은 정밀도로 행할 수 있기 때문에, 와이어 본딩도 고정밀도로 행할 수 있다. 그 결과, 집합 블록(52)과 같이 소면적 집적형의 도전 패턴에 대해서도 고정밀도의 와이어 본딩을 행할 수 있는 회로 장치의 제조 방법을 실현할 수 있다.
또한, 상기한 바와 같이, 도전박(50) 표면의 산화 방지를 위한 질소 가스의 문제가 해결됨으로써, 와이어 본딩 동안에 질소 가스를 이용할 수 있다. 이에 따라, 도전박(50)의 표면이 산화되지 않기 때문에, 도전박(50)의 표면이 산화되면, 예를 들면 150℃까지 대응할 수 있는 산화 방지제막이 박리되는 것에 의한 수지와의 결합성의 악화를 방지할 수 있게 된다. 그 결과, 도전박(50)과 절연성 수지(40)와의 결합면에서의 내습성, 내박리성도 향상시키는 회로 장치의 제조 방법을 실현할 수 있다.
다음에, 본 발명의 제4 공정은 도 13에 도시한 바와 같이, 각 탑재부(55)의 회로 소자(42)를 일괄적으로 피복하고, 분리홈(51)에 충진되도록 절연성 수지(40)로 공통 몰드하는 것에 있다.
본 공정에서는, 도 13의 (a)에 도시한 바와 같이, 절연성 수지(40)는 회로 소자(42A, 42B) 및 복수의 도전 패턴(41A, 41B, 41C)을 완전하게 피복하고, 도전 패턴(41) 사이의 분리홈(51)에는 절연성 수지(40)가 충진된 도전 패턴(41A, 41B, 41C)의 측면의 만곡 구조와 끼워 맞춰 강고하게 결합된다. 그리고 절연성 수지(40)에 의해 도전 패턴(41)이 지지되고 있다.
또한 본 공정에서는 트랜스퍼 몰드, 인젝션 몰드, 또는 포팅에 의해 실현할 수 있다. 수지 재료로서는 에폭시 수지 등의 열 경화성 수지가 트랜스퍼 몰드로 실현할 수 있고, 폴리이미드 수지, 폴리페닐렌설파이드 등의 열가소성 수지는 인젝션 몰드로 실현할 수 있다.
도전박(50) 표면에 피복된 절연성 수지(40)의 두께는, 회로 소자(42)의 본딩 와이어(45A)의 최정상부로부터 약 100㎛ 정도가 피복되도록 조정되어 있다. 이 두께는, 강도를 고려하여 두껍게 하거나, 얇게 하는 것도 가능하다.
본 공정의 특징은, 절연성 수지(40)를 피복할 때까지는 도전 패턴(41)이 되는 도전박(50)이 지지 기판이 되는 것이고, 지지 기판이 되는 도전박(50)은 전극 재료로서 필요한 재료이다. 그 때문에, 구성 재료를 극력 생략하여 작업할 수 있는 장점을 갖게 되어, 비용의 저하도 실현할 수 있다.
또한 분리홈(51)은 도전박의 두께보다도 얕게 형성되어 있기 때문에, 도전박(50)이 도전 패턴(41)으로서 개개로 분리되어 있지 않다. 따라서 시트 형상 의 도전박(50)으로서 일체로 취급할 수 있어, 절연성 수지(40)를 몰드할 때, 금형으로의 반송, 금형으로의 실장의 작업이 매우 편하게 되는 특징을 갖는다.
다음에, 본 발명의 제5 공정은, 도 14에 도시한 바와 같이, 분리홈(51)을 형성하고 있지 않은 두께 부분의 도전박(50)을 제거하는 것에 있다.
본 공정은 도전박(50)의 이면을 화학적 및/또는 물리적으로 제거하고, 도전 패턴(41)으로서 분리하는 것이다. 이 공정은 연마, 연삭, 에칭, 레이저의 금속 증발 등에 의해 실시된다.
실험에서는 연마 장치 또는 연삭 장치에 의해 전면을 30㎛ 정도 깍아내어, 분리홈(51)으로부터 절연성 수지(40)를 노출시키고 있다. 이 노출되는 면을 도 13의 (a)에서는 점선으로 나타내고 있다. 그 결과, 약 40㎛의 두께의 도전 패턴(41)이 되어 분리된다. 또한, 절연성 수지(40)가 노출되기 바로 전까지, 도전박(50)을 전면 웨트 에칭하고, 그 후 연마 또는 연삭 장치에 의해 전면을 깍아내어, 절연성 수지(40)를 노출시켜도 된다. 또한, 도전박(50)을 점선으로 나타내는 위치까지 전면 웨트 에칭하여, 절연성 수지(40)를 노출시켜도 된다.
이 결과, 절연성 수지(40)에 도전 패턴(41)의 이면이 노출하는 구조가 된다. 즉, 분리홈(51)으로 충진된 절연성 수지(40)의 표면과 도전 패턴(41)의 표면은 실질적으로 일치하고 있는 구조로 되어 있다. 따라서, 본 발명의 회로 장치(42)는 마운트 시에 땜납 등의 표면 장력으로 그대로 수평으로 이동하여 자기 정합할 수 있는 특징을 갖는다.
또한, 도전 패턴(41)의 이면 처리를 행하여, 도 14에 도시한 최종 구조를 얻 는다. 즉, 필요에 따라서 노출된 도전 패턴(41)에 땜납 등의 도전재를 피착하여 회로 장치로서 완성한다.
다음에, 본 발명의 제6 공정은 도 15에 도시한 바와 같이, 절연성 수지(40)로 일괄하여 몰드된 각 탑재부(55)의 회로 소자(42)의 특성을 측정하는 것에 있다.
앞 공정에서 도전박(50)의 이면 에칭을 한 후에, 도전박(50)으로부터 각 블록(52)이 분리된다. 이 블록(52)은 절연성 수지(40)로 도전박(50)의 잔여부와 연결되어 있기 때문에, 절단 금형을 이용하지 않고 기계적으로 도전박(50)의 잔여부로부터 박리됨으로써 달성할 수 있다.
각 블록(52)의 이면에는 도 15에 도시한 바와 같이, 도전 패턴(41)의 이면이 노출되어 있고, 각 탑재부(55)가 도전 패턴(41)의 형성 시와 완전히 동일하게 매트릭스 형상으로 배열되어 있다. 이 도전 패턴(41)의 절연성 수지(40)로부터 노출된 이면 전극(46)에 프로브(58)를 대고, 각 탑재부(55)의 회로 소자(42)의 특성 파라미터 등을 개별로 측정하여 양호 불량의 판정을 행하고, 불량품에는 자기 잉크 등으로 마킹을 행한다.
본 공정에서는, 각 탑재부(55)의 회로 장치(43)는 절연성 수지(40)로 블록(52)마다 일체로 지지되어 있기 때문에, 개별로 조각조각 분리되어 있지 않다. 따라서, 테스터의 재치대에 놓인 블록(52)은 탑재부(55)의 사이즈분만큼 화살표와 같이 세로 방향 및 가로방향으로 피치 이송을 함으로써, 매우 빠르게 대량으로 블록(52)의 각 탑재부(55)의 회로 장치(43)의 측정을 행할 수 있다. 즉, 종래에 필요하였던 회로 장치의 표리 판별, 전극의 위치 인식 등을 불필요하게 할 수 있기 때문에, 측정 시간의 대폭적인 단축을 도모할 수 있다.
다음에, 본 발명의 제7 공정은 도 16에 도시하는 바와 같이, 절연성 수지(40)를 각 탑재부(55)마다 다이싱에 의해 분리하는 것에 있다.
본 공정에서는, 블록(52)을 다이싱 장치의 재치대에 진공으로 흡착시키고, 다이싱 블레이드(59)로 각 탑재부(55) 사이의 다이싱 라인(58)을 따라 분리홈(51)의 절연성 수지(40)를 다이싱하여 개별의 회로 장치(43)로 분리한다.
본 공정에서, 다이싱 블레이드(59)는 거의 절연성 수지(40)를 절단하는 절삭 깊이로 행하고, 다이싱 장치로부터 블록(52)을 추출한 후에 롤러로 초콜렛 블레이드하면 된다. 다이싱 시에는 사전에 상술한 제1 공정에서 형성한 각 블록의 주변의 프레임 형상의 패턴(56)의 내측의 서로 대향하는 위치 정렬 마크(57)를 인식하고, 이것을 기준으로 하여 다이싱을 행한다. 주지된 것이지만, 세로 방향으로 모든 다이싱 라인(58)을 다이싱을 한 후, 재치대를 90도 회전시켜서 가로 방향의 다이싱 라인(58)을 따라 다이싱을 행한다.
상기한 제조 공정에 의해, 회로 장치(43)는 완성된다.
또한, 본 발명의 회로 장치의 제조 방법에서는 도전박 위에 집합 블록을 형성한 경우에 대해 설명하였지만, 이 경우에 특별히 한정할 필요는 없고, 리드 프레임 등과 같이 도전 부재로 이루어지는 기판에 대해서도 마찬가지의 효과를 얻을 수 있다. 또한, 회로 장치의 제조 방법뿐만 아니라, 반도체 장치의 제조 방법에 있어서도 마찬가지의 효과를 얻을 수 있다. 기타, 본 발명의 요지를 일탈하지 않는 범위에서, 여러가지의 변경이 가능하다.
다음에, 본 발명에 따른 인식 장치, 본딩 장치 및 회로 장치의 제조 방법에 대하여, 제2 실시 형태를 들어 상세히 설명한다. 또한, 회로 장치의 제조 방법에 대해서는, 제1 실시 형태와 마찬가지의 방법에 의해 행하기 때문에, 제1 실시 형태를 참조로 하고 여기서는 그에 대한 설명을 생략하기로 한다.
본 발명의 인식 장치 및 본딩 장치에 대하여, 도 4∼도 6을 참조하면서 설명한다.
본 발명의 실시 형태에서는, 인식 장치와 본딩 장치가 연동하여, 1대의 인식 장치를 구비한 본딩 장치(121)로서 형성되어 있다.
도 4에 도시한 바와 같이, 본딩 장치(121)의 주된 구조는, 재치대(122), 재치대(122) 위에 작업 스페이스를 덮는 커버(123), 커버(123)의 상면에 형성된 작업 구멍(124), 작업 구멍(124)의 상방에 설치된 링 조명(125), 링 조명(125)의 측면에 설치된 본딩 아암(126), 본딩 아암(126)의 선단부에 설치된 모세관(127), 모세관(127)의 근방에 설치된 토치(128), 링 조명(125)의 상방에 설치된 경통(129), 도시하지 않았지만, 경통(129) 내에 설치된 인식 카메라로 이루어진다.
다음에, 개개의 구조의 특징을 설명하면서, 그 동작에 대해서도 후술한다.
우선, 재치대(122)에는 다수의 탑재부를 갖는 리드 프레임(134)이 재치되고, 리드 프레임(134)을 가열함으로써 와이어 본딩성을 향상시키기 위해서 히터(130)의 기능을 갖추고 있다. 이 히터(130)에 의해, 재치대(122) 및 커버(123)에 의해 구성되는 작업 스페이스 안에는 와이어 본딩 공정 중에, 예를 들면 230℃ 정도의 고온 상태로 유지할 수 있다.
다음에, 도 4에는 도시하지 않았지만, 커버(123)의 일부는, 클램퍼(60)(도 12 참조)로 이루어지고, 이 클램퍼(60)의 상면을, 예를 들면 스테인레스제의 판(67)(도 12 참조)로 뚜껑을 덮음으로써 커버(123)는 구성되어 있다. 그리고, 클램퍼(60)로부터는 불활성 가스로서, 예를 들면 4리터/분의 질소 가스를 커버(123) 내에 흡입하고 있다. 이 흡입량은 작업 용도에 따라 가변한다. 그리고, 커버(123)의 상면부에는 작업 구멍(124)이 형성되어 있다. 작업 구멍(124)의 크기는, 예를 들면 5㎜×32㎜로 형성되어 있고, 이 작업 구멍(124)을 통해 와이어 본딩 공정 시에, 패턴 인식, 와이어 본딩이 행해진다.
여기서, 리드 프레임(133) 상에는, 예를 들면 탑재부가 10행5열이 하나의 집합 블록으로서 이루어지고, 이 집합 블록이 복수개 형성되어 있다. 그리고, 작업 구멍(124)의 크기는, 이 하나의 집합 블록에 대하여, 예를 들면 2행분의 20개의 탑재부가 상부로부터 인식할 수 있는 크기를 갖고 있다. 후술하겠지만, 이 작업 구멍(124)은 패턴 인식 등에 활용된다. 또한, 이 작업 구멍(124)의 크기는 특별히 규정되어 있는 것이 아니라, 본딩 장치(121)의 인식 패턴 방법 등에 의해, 그 때마다 작업 목적에 따라서 결정된다.
다음에, 링 조명(125) 및 경통(129)에 대해서는, 제1 실시 형태와 마찬가지이기 때문에, 제1 실시 형태의 설명을 참조로 하여 여기서는 그에 대한 설명을 생략한다.
그리고, 본 발명의 특징인 인식 장치를 구비한 본딩 장치(121)에서는, 상기한 링 조명(125)의 상단 및 경통(129)의 하단에 차폐 덮개(131, 132)를 설치하는 것이다. 이들 차폐 덮개(131, 132)는 투명한 필름이나 투명한 유리판 등으로 이루어지고, 링 조명(125)의 상단 및 경통(129)의 하단에 설치해도 패턴 인식을 방해하는 것은 없다.
이들 차폐 덮개(131, 132)의 작용으로는, 주로, 작업 구멍(124)으로부터 유출된 질소 가스가 실온과의 온도차에 의해 이루어지는 아지랭이(133)가 링 조명(125) 및 경통(129) 안으로 침입하는 것을 방지하는 것이다. 그리고, 아지랭이(136)는 이하의 작업에 의해 발생한다. 우선, 커버(123) 안에는 질소 가스가, 예를 들면 4리터/분 흡입되어 있다. 한편, 재치대(122)에 내장된 히터(130)에 의해 커버 내에는, 예를 들면 230℃로 유지되어 있다. 그 후, 흡입되는 질소 가스는, 예를 들면 70℃이지만, 이 히터(130)에 의한 열에 의해 230℃로 가열된다.
그리고, 가열된 질소 가스는 작업 구멍(124)으로부터 외부로 유출되는데, 이 때의 실온은, 예를 들면 20℃이기 때문에, 질소 가스와 실온과의 온도차에 의해 거의 질소 가스로 이루어지는 아지랭이(136)가 발생한다. 그 결과, 차폐 덮개(131, 132)를 이용하지 않은 경우에는 링 조명(125) 안에는 아지랭이(136)가 자욱이 퍼지고, 또한 링 조명(125) 안을 통과할 때에 흔들림으로써, 인식 카메라의 인식 정밀도가 악화되어 와이어 본딩 정밀도가 저하되게 된다.
그러나, 본 발명에서는 도 6에 도시한 바와 같이, 링 조명(125)의 상단 및 경통(129)의 하단에 차폐 덮개(131, 132)를 설치하는 것이다. 이에 따라, 특히, 링 조명(125) 상단의 차폐 덮개(131)에 의해, 링 조명(125)과 작업 구멍(124) 사이의 아지랭이(135)가 링 조명(125) 안으로 처음에는 침입하지만, 통과하는 것을 막 을 수 있다. 한편, 경통(129) 하단의 차폐 덮개(132)는 아지랭이(135)의 경통(129) 안으로의 침입을 막는 것 외에, 경통(129) 안으로부터 링 조명(125)으로의 먼지 등의 낙하를 막을 수 있다. 그 결과, 본 발명의 인식 장치를 구비한 본딩 장치(121)는 장시간 재치대 위에 리드 프레임이 재치되어도 산화되지 않도록, 와이어 본딩 공정 동안 질소 가스를 충진할 수 있다.
또한, 커버(23) 안에서 가열된 질소 가스가 작업 구멍(124)을 통해 외부로 유출될 때의 실온과의 온도차에 의해 발생하는 아지랭이(135)가 조명 링(125) 주위에 발생한다. 그리고, 아지랭이(135)는 차폐 덮개(131)에 의해 조명 링(25) 안으로 처음에는 침입하지만, 링 조명(125) 안이 아지랭이(135)로 가득차면 아지랭이(135)가 침입할 수 없게 된다. 그 결과, 링 조명(125) 안으로의 아지랭이(135)의 계속적인 침입, 또한, 링 조명(125) 안을 통과하는 것을 방지할 수 있다. 이에 따라, 링 조명(125)의 하단에 차폐 덮개를 설치하지 않았지만 설치한 경우와 마찬가지의 효과를 얻을 수 있어, 인식 카메라에 의해 패턴 인식을 ㎛ 정도까지의 양호한 정밀도로 행할 수 있고, 그로 인해 와이어 본딩도 고정밀도로 행할 수 있다.
또한, 리드 프레임(133)의 표면이 산화되면, 예를 들면 150℃까지 대응할 수 있는 산화 방지제막이 박리됨으로써 수지와의 결합성이 악화되지만, 이것에도 대처할 수 있어, 내습성, 내박리성도 향상시키는 본딩 장치가 된다.
또한, 본 실시예에서는 링 조명(125)의 상단 및 경통(129)의 하단에 차폐 덮개(131, 132)를 설치하는 경우에 대하여 설명하였지만, 특별히 한정할 필요는 없 고, 최소한 링 조명(125)의 상단에만 차폐 덮개(131)를 설치함으로써도 상기한 효과를 얻을 수 있다.
또한, 상술한 제2 실시 형태에서는, 링 조명(125)의 상단에 차폐 덮개(131)를 설치한 경우에 대해 설명하였지만, 이 실시 형태에 특별히 한정할 필요는 없다. 예를 들면, 차폐 덮개(131)는 링 조명(125) 안의 상단으로부터 하단까지의 어느 하나의 개소에 설치되어 있으면 상술한 효과와 동등한 효과를 얻을 수 있다.
마지막으로, 본딩 아암(126), 모세관(127) 및 토치(128)에 대해서는 제1 실시 형태와 마찬가지이기 때문에, 제1 실시 형태의 설명을 참조로 하고 여기서는 그에 대한 설명을 생략한다.
또한, 본 실시예에서는 와이어 본딩에 대하여 상세하게 설명하였지만, 광학적인 인식 장치를 갖는 다이 본딩 등에 대해서도 동등한 효과를 얻을 수 있다. 또한, 재치대에 재치되는 것은 리드 프레임에만 한정되지 않고, 후술하는 도전박 등의 산화를 방지할 필요가 있는 것이면 동등한 효과를 얻을 수 있다. 또한, 금속 기판, 프린트 기판, 세라믹 기판 등을 다이 본드, 와이어 본드할 때, 또한, 땜납 부분을 부분적으로 도포하는 장치에서도 광학적 인식 장치를 갖는 것이라면 응용할 수 있다.
본 발명의 인식 장치에 따르면, 가열 기능을 갖춘 기판 재치대와, 상기 기판 재치대 위에 작업 영역을 덮는 커버와, 상기 커버의 상면에 형성된 작업 구멍과, 상기 작업 구멍의 상방에 설치한 조명과, 상기 조명의 상방에 구비한 경통 안에 설 치한 패턴 인식용 카메라를 구비한다. 그리고, 상기 커버 안으로 흡입되는 불활성 가스가 상기 기판 재치대에 의해 가열되고, 상기 작업 구멍으로부터 외부로 분출할 때에 실온과의 온도차에 의해 흔들림이 발생하고, 상기 흔들림이 상기 조명 안과 그 주변에 자욱이 퍼진다. 그러나, 본 발명의 인식 장치에서는 상기 조명의 상하단 및 상기 경통의 하단에 차폐 덮개를 구비하여, 상기 흔들림이 상기 조명 안으로 침입하는 것을 방지한다. 이에 따라, 상기 조명 안에서 상기 흔들림에 의해 조명이 흔들리지 않기 때문에, 상기 패턴 인식용 카메라의 인식 정밀도를 향상시킬 수 있다.
또한, 본 발명의 본딩 장치에 따르면, 가열 기능을 갖춘 기판 재치대와, 상기 기판 재치대 위에 작업 영역을 덮는 커버와, 상기 커버의 상면에 형성된 작업 구멍과, 상기 작업 구멍의 상방에 설치한 조명과, 상기 조명의 측면에 설치한 모세관과, 상기 조명의 상방에 구비한 경통 안에 설치한 패턴 인식용 카메라를 구비한다. 그리고, 상기 커버 안으로 흡입되는 불활성 가스가 상기 기판 재치대에 의해 가열되고, 상기 작업 구멍으로부터 외부로 유출할 때의 실온과의 온도차에 의해 흔들리게 된다. 특히, 상기 조명의 하단에 설치한 차폐 덮개에 의해 상기 흔들림이 상기 조명 안으로 침입하는 것을 방지하여, 상기 패턴 인식용 카메라에 의한 인식을 행한다. 그 후, 상기 모세관을 상기 작업 구멍 위로 이동시켜 상기 작업 구멍을 통해 본딩한다. 이 때, 상기 흔들림의 상기 조명 안으로의 침입을 상기 차폐 덮개로 막음으로써, 인식 카메라에 의한 패턴 인식이 고정밀도로 행해지기 때문에, ㎛ 정도까지의 양호한 정밀도로 본딩할 수 있는 본딩 장치를 실현할 수 있다.
또한, 본 발명의 회로 장치의 제조 방법에서는, 상기한 인식 장치 및 본딩 장치를 이용함으로써, 와이어 본딩 공정에 있어서, 작은 면적에 다수의 탑재부가 집적된 집합 블록이 형성된 도전 부재로 이루어지는 기판이, 장시간 높은 온도 하에 있더라도 산화되는 것도 없어지기 때문에, 기판과 절연성 수지와의 결합면에서의 내습성, 내박리성도 향상시키는 회로 장치의 제조 방법을 실현할 수 있다.

Claims (34)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 다수의 탑재부 및 리드를 작은 면적에 집적한 도전 패턴을 구비하며, 상기 각 탑재부에 회로 소자를 고착하는 블록 기판을 준비하는 공정과,
    상기 기판을 기판 재치대에 모든 상기 탑재부로의 내장이 완료되는 동안 상기 블록 기판을 재치하는 공정과,
    상기 기판 재치대를 가열 기능에 의해 가열하고, 커버 안에 불활성 가스를 충만시키는 공정과,
    적어도 조명의 하단, 조명의 상단 또는 조명의 상단으로부터 하단 중 어느 하나의 위치에는 투명한 차폐 덮개를 설치함으로써, 상기 커버 안으로 흡입되는 불활성 가스가 상기 기판 재치대의 가열에 의해 발생하는 상승 기류의 흔들림의 상기 조명 안으로의 침입을 막고, 경통 안에 설치된 인식용 카메라에 의해 상기 각 탑재부의 상기 회로 소자를 인식하고, 상기 각 탑재부의 상기 회로 소자와 상기 도전 패턴을 와이어 본딩하는 공정
    을 포함하는 것을 특징으로 하는 회로 장치의 제조 방법.
  28. 제27항에 있어서,
    상기 차폐 덮개는 투명한 필름 또는 투명한 기판으로 이루어지는 것을 특징으로 하는 회로 장치의 제조 방법.
  29. 제27항에 있어서,
    상기 불활성 가스는 질소 가스로 이루어지는 것을 특징으로 하는 회로 장치의 제조 방법.
  30. 제27항에 있어서,
    상기 회로 소자는 반도체 베어 칩, 칩 회로 부품 중 어느 하나 혹은 양쪽에 고착되는 것을 특징으로 하는 회로 장치의 제조 방법.
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
KR20020036058A 2001-06-27 2002-06-26 회로 장치의 제조 방법 KR100702560B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00195397 2001-06-27
JP2001195397A JP4711549B2 (ja) 2001-06-27 2001-06-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20030004072A KR20030004072A (ko) 2003-01-14
KR100702560B1 true KR100702560B1 (ko) 2007-04-04

Family

ID=19033375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20020036058A KR100702560B1 (ko) 2001-06-27 2002-06-26 회로 장치의 제조 방법

Country Status (5)

Country Link
US (2) US6729528B2 (ko)
JP (1) JP4711549B2 (ko)
KR (1) KR100702560B1 (ko)
CN (1) CN1211850C (ko)
TW (1) TW538656B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002028590A1 (de) * 2000-10-06 2002-04-11 Pac Tech - Packaging Technologies Gmbh Vorrichtung zur positionierung eines werkzeuges gegenüber einem werkstück
JP2003007759A (ja) * 2001-06-27 2003-01-10 Sanyo Electric Co Ltd 認識装置、ボンディング装置および回路装置の製造方法
JP4711549B2 (ja) * 2001-06-27 2011-06-29 三洋電機株式会社 半導体装置の製造方法
JP4166065B2 (ja) * 2002-09-27 2008-10-15 三洋電機株式会社 回路装置の製造方法
JP4057457B2 (ja) * 2003-04-15 2008-03-05 株式会社ディスコ フリップチップボンダー
US6892927B2 (en) * 2003-04-24 2005-05-17 Intel Corporation Method and apparatus for bonding a wire to a bond pad on a device
KR100555507B1 (ko) * 2003-07-16 2006-03-03 삼성전자주식회사 칩스케일패키지 제조를 위한 박형 인쇄회로기판
JP4043495B2 (ja) * 2006-04-20 2008-02-06 株式会社カイジョー ワーククランプ及びワイヤボンディング装置
US8357998B2 (en) * 2009-02-09 2013-01-22 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
JP4717129B2 (ja) * 2009-05-13 2011-07-06 三洋電機株式会社 半導体装置の製造方法
US8096461B2 (en) * 2009-09-03 2012-01-17 Advanced Semiconductor Engineering, Inc. Wire-bonding machine with cover-gas supply device
US8091762B1 (en) * 2010-12-08 2012-01-10 Asm Assembly Automation Ltd Wedge bonding method incorporating remote pattern recognition system
CN103476285B (zh) 2011-02-17 2017-06-09 耐克创新有限合伙公司 带传感器系统的鞋
CN102259246A (zh) * 2011-07-19 2011-11-30 东莞佰鸿电子有限公司 Led连接线焊接防氧化装置
DE102013201143A1 (de) * 2013-01-24 2014-08-07 Tetiana Nowack Faltbarer Einsatz für Blumenvasen
TWI528481B (zh) * 2014-02-13 2016-04-01 新川股份有限公司 球形成裝置、打線裝置以及球形成方法
CN106463414B (zh) * 2014-03-14 2019-01-15 株式会社新川 接合装置及接合方法
US10475763B2 (en) * 2015-05-26 2019-11-12 Asm Technology Singapore Pte Ltd Die bonding apparatus comprising an inert gas environment
CN107112248B (zh) * 2015-11-05 2021-07-27 古河电气工业株式会社 芯片接合装置以及芯片接合方法
JP2022071993A (ja) * 2020-10-29 2022-05-17 アスリートＦａ株式会社 電子部品接合装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276840A (ja) * 1986-05-26 1987-12-01 Hitachi Ltd ボンデイング装置
JPS6329535A (ja) * 1986-07-22 1988-02-08 Mitsubishi Electric Corp ワイヤボンダ−
JPH0195527A (ja) * 1987-10-07 1989-04-13 Mitsubishi Electric Corp ワイヤボンデイング装置
JPH02112246A (ja) * 1988-10-21 1990-04-24 Hitachi Ltd ボンディング装置
JP2981973B2 (ja) * 1995-05-30 1999-11-22 株式会社新川 ワイヤボンディング装置
JPH09139399A (ja) * 1995-11-16 1997-05-27 Toshiba Electron Eng Corp 画像認識方法、その装置、ワイヤボンダ画像認識方法およびその装置
JP3920413B2 (ja) * 1997-07-18 2007-05-30 株式会社東芝 実装装置及び実装方法
US6234376B1 (en) * 1999-07-13 2001-05-22 Kulicke & Soffa Investments, Inc. Supplying a cover gas for wire ball bonding
JP4711549B2 (ja) 2001-06-27 2011-06-29 三洋電機株式会社 半導体装置の製造方法
JP2003007759A (ja) * 2001-06-27 2003-01-10 Sanyo Electric Co Ltd 認識装置、ボンディング装置および回路装置の製造方法
JP2003037131A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd ボンディング装置

Also Published As

Publication number Publication date
KR20030004072A (ko) 2003-01-14
US20040155089A1 (en) 2004-08-12
US20030000993A1 (en) 2003-01-02
US7093744B2 (en) 2006-08-22
US6729528B2 (en) 2004-05-04
JP4711549B2 (ja) 2011-06-29
JP2003007760A (ja) 2003-01-10
CN1211850C (zh) 2005-07-20
CN1393920A (zh) 2003-01-29
TW538656B (en) 2003-06-21

Similar Documents

Publication Publication Date Title
KR100702560B1 (ko) 회로 장치의 제조 방법
US6744125B2 (en) Super thin/super thermal ball grid array package
JP3605009B2 (ja) 半導体装置の製造方法
US20170278762A1 (en) Redirecting solder material to visually inspectable package surface
US6955942B2 (en) Method for manufacturing circuit device
JP2003017518A (ja) 混成集積回路装置の製造方法
JP3738176B2 (ja) 半導体装置の製造方法
US7026190B2 (en) Method of manufacturing circuit device
JPH08293529A (ja) 半導体装置およびその製造方法およびそれを用いた電子装置
US7066372B2 (en) Recognition device, bonding device, and method of manufacturing a circuit device
US7173231B2 (en) Chip scale package structure for an image sensor
EP0210371A1 (en) Semiconductor device having a plurality of leads
JP4020618B2 (ja) 半導体装置およびその製造方法
JP4717129B2 (ja) 半導体装置の製造方法
JP2003037125A (ja) 回路装置の製造方法
JP2003188333A (ja) 半導体装置およびその製造方法
JPH05291260A (ja) バンプ形成方法
JP3600136B2 (ja) 回路装置の製造方法
JP4708625B2 (ja) ボンディング装置およびそれを用いた半導体装置の製造方法
WO1999065076A1 (en) Semiconductor device and method for manufacturing the same
JP2002134893A (ja) 混成集積回路装置の製造方法
JPH07321447A (ja) 電子部品搭載用基板及びその製造方法、並びに電子部品搭載用基板製造用の金属板材及び接合防止マスク
JP2002329739A (ja) 回路装置の製造方法
JP2002076186A (ja) 回路装置の製造方法
JP2003031603A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee