KR100555507B1 - 칩스케일패키지 제조를 위한 박형 인쇄회로기판 - Google Patents

칩스케일패키지 제조를 위한 박형 인쇄회로기판 Download PDF

Info

Publication number
KR100555507B1
KR100555507B1 KR1020030048652A KR20030048652A KR100555507B1 KR 100555507 B1 KR100555507 B1 KR 100555507B1 KR 1020030048652 A KR1020030048652 A KR 1020030048652A KR 20030048652 A KR20030048652 A KR 20030048652A KR 100555507 B1 KR100555507 B1 KR 100555507B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
thin
thin printed
manufacturing
Prior art date
Application number
KR1020030048652A
Other languages
English (en)
Other versions
KR20050009374A (ko
Inventor
황이성
진호태
장환영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030048652A priority Critical patent/KR100555507B1/ko
Priority to JP2004201370A priority patent/JP2005039267A/ja
Priority to US10/893,615 priority patent/US7323642B2/en
Publication of KR20050009374A publication Critical patent/KR20050009374A/ko
Application granted granted Critical
Publication of KR100555507B1 publication Critical patent/KR100555507B1/ko
Priority to US11/950,971 priority patent/US7502231B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0169—Using a temporary frame during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 칩스케일패키지 제조를 위한 박형 인쇄회로기판에 관한 것이다. 본 발명은 반도체칩이 부착될 회로패턴 및 상기 회로패턴을 둘러싸는 기판으로 이루어지는 단위 인쇄회로기판들이 수평방향으로 나란하게 배치되는 칩스케일패키지 제조를 위한 박형 인쇄회로기판에 있어서, 상기 단위 인쇄회로기판들 사이의 경계에는 세로방향으로 길게 형성되는 적어도 하나의 슬롯이 형성되고, 상기 경계부분의 상부 및 하부에서 상기 회로패턴과는 이격되면서 상기 세로방향과 교차되는 가로방향으로 상기 경계부분보다 길게 배치되며 금형을 이용하여 만들어지는 다수개의 지지용 몰딩부들을 포함함으로써 휨이 방지된다.

Description

칩스케일패키지 제조를 위한 박형 인쇄회로기판{Thin-type printed circuit board for manufacturing chip scale package}
도 1 내지 도 3은 종래의 박형 인쇄회로기판의 문제점을 설명하기 위하여 나타내 보인 도면들이다.
도 4는 본 발명에 따른 박형 인쇄회로기판의 일 실시예를 나타내 보인 도면이다.
도 5는 본 발명에 따른 박형 인쇄회로기판의 다른 실시예를 나타내 보인 도면이다.
본 발명은 반도체패키지 제조를 위한 인쇄회로기판에 관한 것으로서, 특히 칩스케일패키지 제조를 위한 박형 인쇄회로기판에 관한 것이다.
최근 개인용컴퓨터, 휴대폰, 개인정보단말기 등과 같은 각종 휴대용 정보통신기기를 비롯한 대부분의 전자제품들이 소형화, 경량화 및 고 기능화되면서 데이터 처리용량이 크게 증가하는 방향으로 나아가고 있다. 이와 같은 추세에 따라 반도체패키지의 경우에도 패키지의 크기를 반도체칩의 크기에 맞춘 칩스케일패키지가 크게 각광받고 있다. 이와 같은 칩스케일패키지는, 그 제조방법들에 따라 다양하게 분류되기도 하는데, 여러 제조방법들 중 하나는 박형 인쇄회로기판을 이용하여 제조하는 방법이다. 이 방법은 반도체칩을 박형 인쇄회로기판에 결합시킨 상태에서 제조 공정들을 수행하는 방법이다. 그런데 통상적으로 칩스케일패키지 제조에 사용되는 박형 인쇄회로기판은 통상의 반도체패키지 제조에 사용되는 인쇄회로기판에 비하여 상대적으로 매우 얇은 두께를 갖는다. 일 예로서, 통상의 반도체패키지 제조에 사용되는 인쇄회로기판의 두께는 대략 3㎜ 정도이지만, 칩스케일패키지 제조에 사용되는 박형 인쇄회로기판의 경우에는 대략 0.17㎜ 이하의 두께를 갖는다.
도 1 내지 도 3은 종래의 박형 인쇄회로기판의 문제점을 설명하기 위하여 나타내 보인 도면들이다.
종래의 박형 인쇄회로기판(10)은, 도 1에 도시된 바와 같이, 복수개의 단위 인쇄회로기판들(10a, 10b, 10c)이 나란하게 연결된 구조를 갖는다. 도면상에는 예시적으로 3개의 단위 인쇄회로기판들(10a, 10b, 10c)만을 나타내었지만, 더 많은 단위 인쇄회로기판들을 포함할 수도 있다. 각각의 단위 인쇄회로기판(10a, 10b 또는 10c) 내에는 회로패턴(11a, 11b 또는 11c)이 배치된다. 도면상에 나타내지는 않았지만, 이 회로패턴(11a, 11b 또는 11c) 내에는 복수개의 홀들이 형성된다. 각 단위 인쇄회로기판(10a, 10b 또는 10c) 사이의 경계면에는 뒤틀림을 최대한 억제하기 위한 홀 또는 슬롯(12)들이 수직 방향으로 길게 배치 된다. 박형 인쇄회로기판(10)의 상부 및 하부에는 각각 복수개의 홀들(13 또는 14)이 배치되는데, 이 홀들(13 또는 14)은 패키지제조설비에서의 인식마크로서 사용되고, 이동시 정렬을 위해 사용되기도 한다.
이와 같은 박형 인쇄회로기판(10)은, 매우 얇은 두께를 가진다는 사실은 이미언급한 바가 있으며, 그 결과 잘 휘어져서 패키지를 제조하는데 있어서 많은 어려움을 제공한다. 이와 같은 문제를 해결하기 위한 하나의 방법으로서, 도 2에 도시된 바와 같은 캐리어(carrier)(20)를 박형 인쇄회로기판(10)에 결합시킨 상태에서 패키지제조공정을 진행하는 방법이 있다. 이 방법에 의하면, 박형 인쇄회로기판(10)이 캐리어(20)에 의해 지지되므로, 패키지제조공정이 진행되는 과정에서도 잘 휘어지지 않는다. 상기 캐리어(20)는, 잘 휘지 않는 재질, 예컨대 서스(sus) 재질로 이루어질 수 있다. 캐리어(20)의 중앙은, 박형 인쇄회로기판(10)의 배면을 노출시킬 수 있는 빈 공간(23)이다. 캐리어(20)는 이 빈 공간(23)을 둘러싸는 일종의 프레임이며, 양 측면 및 모서리에는 각각 홀(21) 및 마크(22)가 형성된다. 이 홀(21) 및 마크(22)는 패키지제조설비에서의 인식마크로 사용되고, 이동시 정렬수단으로서 사용되기도 한다.
도 3에 도시된 바와 같이, 박형 인쇄회로기판(10)과 캐리어(20)의 결합을 위해서는, 먼저 캐리어(20) 위에 박형 인쇄회로기판(10)을 안착시킨다. 이때 박형 인쇄회로기판(10)의 상하부면만이 캐리어(20)의 상하부 일부면과 각각 중첩되면서 지지되고, 박형 인쇄회로기판(10)의 나머지 부분은 캐리어(20)와 중첩되지 않는다. 다음에 접착제(31)를 사용하여 박형 인쇄회로기판(10)을 캐리어(20)에 고정시킨다. 접착제(31)는 박형 인쇄회로기판(10)의 상하부면과 캐리어(20)의 상하부면에 부착된다.
지금까지 설명한 바와 같이, 종래의 박형 인쇄회로기판(10)의 경우, 그 얇은 두께로 인하여 패키지제조공정 과정에서는 캐리어(20)와 같은 지지수단에 부착된 상태로 사용하여야 한다는 제약이 따른다. 따라서 패키지제조공정을 진행하기 전에 부수적으로 박형 인쇄회로기판(10)과 캐리어(20)의 정렬단계 및 부착단계가 추가적으로 요구되며, 더욱이 패키지 완성후에는 캐리어(20)를 재사용하기 위하여 캐리어(20)에서 접착제(31)를 제거하는 단계도 또한 추가로 요구 된다.
본 발명이 이루고자 하는 기술적 과제는, 얇은 두께를 갖더라도 별도의 지지수단을 요구하지 않고 패키지제조과정에서의 휨이 방지되는 구조의 박형 인쇄회로기판을 제공하는 것이다.
삭제
삭제
삭제
삭제
상기 기술적 과제를 달성하기 위하여, 본 발명의 실시예에 따른 박형 인쇄회로기판은, 반도체칩이 부착될 회로패턴 및 상기 회로패턴을 둘러싸는 기판으로 이루어지는 단위 인쇄회로기판들이 수평방향으로 나란하게 배치되는 칩스케일패키지 제조를 위한 박형 인쇄회로기판에 있어서, 상기 단위 인쇄회로기판들 사이의 경계에는 세로방향으로 길게 형성된 적어도하나의 절단슬롯이 형성되고, 상기 경계부분의 상부 및 하부에서 상기 회로패턴과는 이격되면서 상기 세로방향과 교차되는 가로방향으로 길게 배치되며 금형을 이용하여 만들어지는 지지용 몰딩부를 포함하는 것을 특징으로 한다.
상기 지지용몰딩부는 에폭시몰딩화합물 또는 레신인 것이 바람직하다.
삭제
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예들은 여러가지 다른 형태들로 변형될 수 있으며, 따라서 본 발명의 범위가 아래에서 상술되는 실시예들로 한정되는 것으로 해석되어져서는 안된다.
도 4는 본 발명에 따른 박형 인쇄회로기판의 일 실시예를 나타내 보인 도면이다.
도 4를 참조하면, 본 실시예에 따른 박형 인쇄회로기판(400)은, 복수개의 단위 인쇄회로기판들(400a, 400b, 400c)이 나란하게 연결된 구조를 갖는다. 도면상에는 예시적으로 3개의 단위 인쇄회로기판들(400a, 400b, 400c)만을 나타내었지만, 더 많은 단위 인쇄회로기판들을 포함할 수도 있다. 각 단위 인쇄회로기판(400a, 400b 또는 400c) 내에는 각 회로패턴(410a, 410b 또는 410c)이 배치된다. 도면상에 나타내지는 않았지만, 이 회로패턴(410a, 410b 또는 410c) 내에는 복수개의 홀들이 형성된다. 후속공정에서 반도체칩이 상기 회로패턴(410a, 410b 또는 410c) 위에 부착되며, 상기 홀들을 통해 반도체칩으로부터 신호가 패키지 외부로 전달된다. 각 단위 인쇄회로기판(400a, 400b, 400c) 사이의 경계면에는 뒤틀림을 최대한 억제하기 위한 홀 또는 슬롯(420)들이 수직 방향으로 길게 배치 된다. 박형 인쇄회로기판(400)의 상부 및 하부에는 각각 복수개의 홀들(430 또는 440)이 배치되는데, 이 홀들(430 또는 440)은 패키지제조설비에서의 인식마크로서 사용되고, 이동시 정렬을 위해 사용되기도 한다.
이와 같은 박형 인쇄회로기판(400)의 가장자리에는 지지용몰딩부(450)가 배치된다. 이 지지용몰딩부(450)는 에폭시몰딩화합물(Epoxy Molding Compound) 또는 레신(resin) 재질이며 금형을 사용하여 만들어진다. 상기 지지용몰딩부(450)는 박형 인쇄회로기판(400)의 가장자리 테두리를 따라 링(ring) 형태로 배치되므로, 각 회로패턴(410a, 410b 또는 410c)는 이격된다. 즉 지지용몰딩부(450)의 어느 부분도 각 회로패턴(410a, 410b 또는 410c)에 접촉되지 않는다. 이 지지용몰딩부(450)는 박형 인쇄회로기판(400)의 둘레를 지지하는 기능을 수행하며, 이로 인하여 박형 인쇄회로기판(400)은, 비록 얇은 두께를 갖더라도 패키지제조공정을 진행하는 동안 구부러지는 현상이 방지된다.
도 5는 본 발명에 따른 박형 인쇄회로기판의 다른 실시예를 나타내 보인 도면이다.
도 5를 참조하면, 본 실시예에 따른 박형 인쇄회로기판(500)은, 복수개의 단위 인쇄회로기판들(500a, 500b, 500c)이 나란하게 연결된 구조를 갖는다. 도면상에는 예시적으로 3개의 단위 인쇄회로기판들(500a, 500b, 500c)만을 나타내었지만, 더 많은 단위 인쇄회로기판들을 포함할 수도 있다. 각 단위 인쇄회로기판(500a, 500b 또는 500c) 내에는 각 회로패턴(510a, 510b 또는 510c)이 배치된다. 도면상에 나타내지는 않았지만, 이 회로패턴(510a, 510b 또는 510c) 내에는 복수개의 홀들이 형성된다. 후속공정에서 반도체칩이 상기 회로패턴(510a, 510b 또는 510c) 위에 부착되며, 상기 홀들을 통해 반도체칩으로부터 신호가 패키지 외부로 전달된다. 각 단위 인쇄회로기판(500a, 500b, 500c) 사이의 경계면에는 휨을 최대한 억제하기 위한 홀 또는 슬롯(520)들이 수직 방향으로 길게 배치 된다. 박형 인쇄회로기판(500)의 상부 및 하부에는 각각 복수개의 홀들(530 또는 540)이 배치되는데, 이 홀들(530 또는 540)은 패키지제조설비에서의 인식마크로서 사용되고, 이동시 정렬을 위해 사용되기도 한다.
이와 같은 박형 인쇄회로기판(500)은 슬롯(520)이 배치된 부분에서 가장취약하다. 즉 슬롯(520)이 있는 부분에서 가장 많이 휘어진다. 따라서 본 실시예에 따른 박형 인쇄회로기판(500)에서는, 단위 인쇄회로기판(500a, 500b, 500c) 사이의 경계면의 상부 및 하부, 즉 슬롯(520)이 배치된 부분의 상부 및 하부에 지지용몰딩부(551 또는 552)가 각각 배치된다. 슬롯(520)은 세로방향으로 길게 배치되지만, 지지용몰딩부(551 또는 552)는 슬롯(520)이 배치되는 방향과 교차되는 가로방향으로 길게 배치된다. 본 실시예에서도 지지용몰딩부(551 또는 552)는 각 회로패턴(510a, 510b 또는 510c)과는 접촉되지 않는다. 지지용몰딩부(551 또는 552)는 에폭시몰딩화합물 또는 레신 재질이며 금형을 사용하여 만들어진다. 본 실시예에 따른 지지용몰딩부(551 또는 552)는 박형 인쇄회로기판(500)의 가장 취약한 부분인 단위 인쇄회로기판(500a, 500b, 500c)의 경계부분을 지지하는 기능을 수행하며, 이로 인하여 박형 인쇄회로기판(500)은, 비록 얇은 두께를 갖더라도 패키지제조공정을 진행하는 동안 구부러지는 현상이 방지된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능함은 당연하다. 예를 들어 본 실시예에서는 박형 인쇄회로기판으로 한정하여 설명하였지만 칩스케일패키지 제조에 사용되는 다른 박형기판들, 예컨대 폴리이미드테이프기판의 경우에도 동일하게 지지용몰딩부를 배치시킬 수 있으며, 이 경우에도 패키지제조공정 과정에서 기판이 휘어지는 현상을 억제시킬 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 칩스케일패키지 제조를 위한 박형 인쇄회로기판에 의하면, 박형 인쇄회로기판의 가장자리를 따라 배치된 지지용 몰딩부 또는 취약한 단위 인쇄회로기판의 경계부분에 배치된 지지용 몰딩부로 인하여 박형 인쇄회로기판의 얇은 두께에도 불구하고 공정진행중에 휘어지는 현상이 억제되며, 따라서 종래에 요구되었던 별도의 지지수단이 불필요하게 되어 제조단계가 간소화된다는 이점이 제공된다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체칩이 부착될 회로패턴 및 상기 회로패턴을 둘러싸는 기판으로 이루어지는 단위 인쇄회로기판들이 수평방향으로 나란하게 배치되는 칩스케일패키지 제조를 위한 박형 인쇄회로기판에 있어서,
    상기 단위 인쇄회로기판들 사이의 경계에는 세로방향으로 길게 형성되는 적어도 하나의 슬롯이 형성되고, 상기 경계부분의 상부 및 하부에서 상기 회로패턴과는 이격되면서 상기 세로방향과 교차되는 가로방향으로 상기 경계부분보다 길게 배치되며 금형을 이용하여 만들어지는 다수개의 지지용 몰딩부들을 포함하는 것을 특징으로 하는 박형 인쇄회로기판.
  6. 제5항에 있어서,
    상기 지지용몰딩부는 에폭시몰딩화합물 또는 레신인 것을 특징으로 하는 박형 인쇄회로기판.
  7. 삭제
KR1020030048652A 2003-07-16 2003-07-16 칩스케일패키지 제조를 위한 박형 인쇄회로기판 KR100555507B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030048652A KR100555507B1 (ko) 2003-07-16 2003-07-16 칩스케일패키지 제조를 위한 박형 인쇄회로기판
JP2004201370A JP2005039267A (ja) 2003-07-16 2004-07-08 チップスケールパッケージ製造のための薄型印刷回路基板
US10/893,615 US7323642B2 (en) 2003-07-16 2004-07-16 Thin printed circuit board for manufacturing chip scale package
US11/950,971 US7502231B2 (en) 2003-07-16 2007-12-05 Thin printed circuit board for manufacturing chip scale package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030048652A KR100555507B1 (ko) 2003-07-16 2003-07-16 칩스케일패키지 제조를 위한 박형 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20050009374A KR20050009374A (ko) 2005-01-25
KR100555507B1 true KR100555507B1 (ko) 2006-03-03

Family

ID=34056877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030048652A KR100555507B1 (ko) 2003-07-16 2003-07-16 칩스케일패키지 제조를 위한 박형 인쇄회로기판

Country Status (3)

Country Link
US (2) US7323642B2 (ko)
JP (1) JP2005039267A (ko)
KR (1) KR100555507B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671748B1 (ko) * 2005-09-29 2007-01-22 삼성전기주식회사 스티프너를 이용한 박형 인쇄회로기판 및 그 제조방법
US8007704B2 (en) * 2006-07-20 2011-08-30 Honeywell International Inc. Insert molded actuator components
CN101309548A (zh) * 2007-05-18 2008-11-19 富葵精密组件(深圳)有限公司 软性电路板
WO2009145727A1 (en) * 2008-05-28 2009-12-03 Agency For Science, Technology And Research A semiconductor structure and a method of manufacturing a semiconductor structure
US8378237B2 (en) * 2008-11-10 2013-02-19 Ibiden Co., Ltd. Multi-piece board and fabrication method therefor
US8259467B2 (en) * 2008-11-20 2012-09-04 Ibiden Co., Ltd. Multi-piece board and fabrication method therefor
CN101930928B (zh) * 2009-06-26 2012-07-04 日月光半导体（上海）股份有限公司 半导体封装用薄型基板的制造方法
KR20170006944A (ko) 2015-07-10 2017-01-18 삼성전자주식회사 다중 피치의 복수개의 단위 기판 영역들을 포함하는 기판 구조체
KR102525490B1 (ko) 2017-10-24 2023-04-24 삼성전자주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170328A (en) * 1990-04-24 1992-12-08 Delco Electronics Corporation Packaging for molded carriers of integrated circuits
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
US5715143A (en) * 1996-07-22 1998-02-03 Delco Electronics Corporation Carrier system for integrated circuit carrier assemblies
GB9615726D0 (en) * 1996-07-26 1996-09-04 Medical Res Council Anti-viral agent 11
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
KR19980060522A (ko) 1996-12-31 1998-10-07 김영환 반도체 소자의 캐패시터 제조방법
US6013535A (en) * 1997-08-05 2000-01-11 Micron Technology, Inc. Method for applying adhesives to a lead frame
US6914196B2 (en) * 1998-01-09 2005-07-05 Samsung Electronics Co., Ltd. Reel-deployed printed circuit board
JP3717660B2 (ja) * 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
JP2997746B2 (ja) * 1998-05-27 2000-01-11 亜南半導体株式会社 印刷回路基板
JP2001015647A (ja) * 1999-04-28 2001-01-19 Citizen Watch Co Ltd 半導体装置およびその製造方法
US6617671B1 (en) * 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
US6201299B1 (en) * 1999-06-23 2001-03-13 Advanced Semiconductor Engineering, Inc. Substrate structure of BGA semiconductor package
JP3427352B2 (ja) * 1999-08-24 2003-07-14 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板
US6473311B1 (en) * 2000-06-02 2002-10-29 Micro Technology, Inc. Gate area relief strip for a molded I/C package
US6548764B1 (en) * 2000-06-07 2003-04-15 Micron Technology, Inc. Semiconductor packages and methods for making the same
JP2002033555A (ja) * 2000-07-14 2002-01-31 Kyocera Corp 多数個取りセラミック基板
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
KR100362500B1 (ko) 2000-12-27 2002-11-25 앰코 테크놀로지 코리아 주식회사 반도체패키지용 회로기판의 몰딩 구조 및 그 방법
TW508769B (en) * 2001-06-07 2002-11-01 Advanced Semiconductor Eng Packaging substrate protected against electrostatic discharge
JP4711549B2 (ja) * 2001-06-27 2011-06-29 三洋電機株式会社 半導体装置の製造方法
MY131114A (en) * 2001-06-27 2007-07-31 Shinko Electric Ind Co Wiring substrate having position information
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
JP2003086610A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 樹脂封止半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2005039267A (ja) 2005-02-10
US7323642B2 (en) 2008-01-29
US20050011668A1 (en) 2005-01-20
KR20050009374A (ko) 2005-01-25
US20080083561A1 (en) 2008-04-10
US7502231B2 (en) 2009-03-10

Similar Documents

Publication Publication Date Title
US7502231B2 (en) Thin printed circuit board for manufacturing chip scale package
CN103299408B (zh) 电子元器件模块的制造方法及电子元器件模块
KR101748298B1 (ko) 열 팽창 계수（cte）를 낮추고 휨을 감소시키는 무기 재료를 포함하는 기판
JPS62299097A (ja) 配線基板
US7340828B2 (en) Method for producing metal/ceramic bonding circuit board
CN100367490C (zh) 用于在其上安装电子器件的膜片承载带及其制造方法
US20110309152A1 (en) Plastic card package and plastic card package manufacturing method
JP5426567B2 (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
KR101621286B1 (ko) 지문센서 모듈의 제조방법
JP2009266134A (ja) 非接触カード又はタグ用アンテナの製造方法並びに非接触カード又はタグ用アンテナ
US11996505B2 (en) Vacuum injection molding for optoelectronic modules
CN102426657A (zh) 一种新型双界面智能卡
KR101476774B1 (ko) 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법
CN102376012A (zh) 一种新型双界面智能卡
CN202339564U (zh) 一种新型双界面智能卡
JP2003289087A (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
KR101004583B1 (ko) 회로기판 모듈용 지그
KR100645191B1 (ko) 반도체 패키지
JP6566586B2 (ja) 金属−セラミックス回路基板およびその製造方法
KR100396868B1 (ko) 연성인쇄회로기판의 고정방법 및 그의 구조
JP2003051579A (ja) 電子機器の製造方法および加工システム
KR200213529Y1 (ko) 반도체패키지 제조용 캐리어프레임 구조
JP3918566B2 (ja) 半導体装置及びその製造方法
KR20010065254A (ko) 반도체 패키지 제조용 부재
JP2003258405A (ja) 配線基板の製造方法及び製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee