KR100645191B1 - 반도체 패키지 - Google Patents

Abstract

본 발명은 마더보드에 대한 실장면적을 최소화시킬 수 있도록 한 구조의 반도체 패키지에 관한 것으로서, 하부쪽 테두리면를 제외한 나머지 테두리면에 본딩패드(32)가 형성된 반도체 칩(12)과; 상기 반도체 칩(12)의 본딩패드(32) 안쪽 영역에 걸쳐 부착된 필름 접착수단(14)과; 수지층(22)과, 이 수지층(22)의 표면에 에칭된 전도성패턴(16)와, 이 전도성패턴(16)의 상단끝과 하단끝 부분을 노출시키면서 도포된 커버코트(24)로 구성되어, 상기 필름 접착수단(14)의 표면에 부착되는 인쇄회로기판(10)과; 상기 반도체 칩(12)의 본딩패드(32)와 상기 커버코트(24)층으로 노출된 전도성패턴(16)의 상단 끝부분간에 연결된 와이어(30)와; 상기 인쇄회로기판(10)의 하단끝을 외부로 노출시키면서 상기 반도체 칩(12)과 필름 접착수단(14)과 인쇄회로기판(10)과 전도성패턴(16)등을 몰딩하고 있는 수지(18)로 구성된 것을 특징으로 하는 반도체 패키지를 제공하고자 한 것이다.

이에, 마더보드에 반도체 패키지를 수직으로 세워서 실장함에 따라, 마더보드에 대한 반도체 패키지의 실장 면적을 최소화시킬 수 있는 장점을 제공하게 된다.

반도체 패키지, 수직형, 마더보드, 실장 면적

Description

반도체 패키지{Semiconductor package}

도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 사시도,

도 2는 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 평단면도,

도 3은 도 2의 A-A선 단면도,

도 4는 도 1의 반도체 패키지가 마더보드에 실장되는 상태를 나타내는 단면도,

도 5은 본 발명에 따른 반도체 패키지의 다른 실시예를 나타내는 사시도,

도 6은 본 발명에 따른 반도체 패키지의 다른 실시예를 나타내는 평단면도,

도 7은 도 6의 B-B선 단면도,

도 8은 도 5의 반도체 패키지가 마더보드에 실장되는 상태를 나타내는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 인쇄회로기판 12 : 반도체 칩

14 : 필름 접착수단 16 : 전도성패턴

18 : 수지 20 : 바

22 : 수지층 24 : 커버코트

26 : 마더보드 28 : 인출단자

30 : 와이어 32 : 본딩패드

100, 200 : 반도체 패키지

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 마더보드에 대한 실장 면적을 최소화시킬 수 있도록 마더보드에 수직으로 세워서 실장시킬 수 있도록 한 구조의 반도체 패키지에 관한 것이다.

통상적으로 반도체 패키지는 전자기기의 집약적인 발달과 소형화 경향으로 고집적화, 소형화, 고기능화를 실현할 수 있는 제조 추세에 있다.

특히, 초소형 전자기기의 마더보드에는 보다 경박단소화로 제조된 반도체 패키지의 실장을 요구하고 있는 바, 이에 마더보드에 대한 실장면적을 최소화하기 위하여 칩 스케일로 제조된 반도체 패키지가 제조되고 있다.

그러나, 각종 전자기기의 마더보드는 그 실장면적이 제한적이기 때문에, 통상 마더보드면에 수평을 유지하며 실장되는 다수의 반도체 패키지를 효율적으로 배치시키는데 한계가 있다.

본 발명은 상기와 같은 점을 감안하여, 마더보드에 실장 면적을 최소화시킬 수 있도록 칩 스케일로 제조되고, 마더보드에 수직으로 세워서 실장시킬 수 있도록 한 새로운 구조의 반도체 패키지를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 반도체 패키지는:

하부쪽 테두리면를 제외한 나머지 테두리면에 본딩패드가 형성된 반도체 칩과; 상기 반도체 칩의 본딩패드 안쪽 영역에 걸쳐 부착된 필름 접착수단과; 수지층과, 이 수지층 표면에 식각처리된 전도성패턴과, 이 전도성패턴의 상단끝과 하단끝 부분을 노출시키면서 도포된 커버코트로 구성되어, 상기 필름 접착수단의 표면에 부착되는 인쇄회로기판과; 상기 반도체 칩의 본딩패드와 상기 커버코트층으로 노출된 전도성패턴의 상단 끝부분간에 연결된 와이어와; 상기 인쇄회로기판의 하단부를 외부로 노출시키면서 상기 반도체 칩과 필름 접착수단과 와이어와 인쇄회로기판등을 몰딩하고 있는 수지로 구성된 것을 특징으로 한다.

특히, 상기 인쇄회로기판의 하단부는 상부보다 넓은 폭으로 형성된 것을 특징으로 한다.

본 발명의 바람직한 구현예로서, 상기 몰딩수지의 외부로 노출된 인쇄회로기판의 하단부는 소정의 길이를 갖는 다수의 바 형태로 나누어지게 하여, 마더보드에 실장시 끼워질 수 있도록 한 것을 특징으로 한다.

특히, 상기 인쇄회로기판의 전도성패턴의 상단 끝부분은 반도체 칩의 각 본 딩패드와 서로 마주보게 배치되어 노출되고, 하단 끝부분은 상기 인쇄회로기판의 하단끝에 형성된 바의 표면까지 연장되어 노출된 것을 특징으로 한다.

본 발명의 또 다른 구현예로서, 상기 인쇄회로기판의 하단끝에 형성된 바를 상기 몰딩수지면과 평행하게 노출시켜, 상기 바에 노출된 전도성패턴에 인출단자를 부착시킬 수 있도록 한 것을 특징으로 한다.

상기 인출단자는 전도성의 솔더볼인 것을 특징으로 한다.

여기서 본 발명을 일실시예를 첨부한 도면에 의거하여 더욱 상세하게 설명하면 다음과 같다.

첨부한 도 2는 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 평단면도이고, 도 3은 도 2의 A-A선 단면도를 나타낸다.

상기 반도체 칩(12)의 상면 사방 테두리면중 하부쪽 테두리 부위면를 제외하고, 나머지 테두리쪽 면에 본딩패드(32)가 균일한 간격으로 형성된다.

이때, 상기 반도체 칩(12)의 본딩패드(32) 안쪽 영역에 걸쳐서 필름 접착수단(14)이 부착되는 바, 상기 본딩패드가 없는 반도체 칩(12)의 하단끝과 필름 접착수단(14)의 하단끝은 일치된 상태가 되도록 한다.

여기서, 상기 필름 접착수단(14)상에 인쇄회로기판(10)을 부착시키는 바, 상기 인쇄회로기판(10)은 베이스층인 수지층(22)과, 이 수지층(22)상에 식각 처리에 의하여 형성된 전도성패턴(16)과, 이 전도성패턴(16)의 상단끝과 하단끝 부분을 외부로 노출시키면서 도포된 커버코트(24)층으로 구성되어 있다.

특히, 상기 인쇄회로기판(10)의 하단부 폭은 상부보다 넓은 폭을 갖도록 제 작된다.

더욱 상세하게는, 상기 커버코트(24)층으로 노출된 전도성패턴(16)의 상단끝부분은 와이어 본딩을 위한 부분으로서, 상기 반도체 칩(12)의 본딩패드(32)와 서로 마주보며 위치된 상태가 된다.

또한, 상기 인쇄회로기판(10)의 하단부를 다수의 바(20) 형태로 절개하여, 마더보드 실장시 전기적 신호를 입출력하는 단자가 되도록 하는 바, 각각의 바(20)에는 입출력 단자 역할을 하는 상기 전도성패턴(16)의 하단끝이 노출된 상태가 된다.

여기서, 상기 반도체 칩(12)의 각 본딩패드(32)와, 상기 전도성패턴(16)의 상단 끝부분간을 와이어(30)로 본딩하게 된다.

이어서, 상기 반도체 칩(12)과, 와이어(30)와, 필름 접착수단(14)과, 인쇄회로기판(10)의 상부등을 수지(18)로 몰딩을 하게 되는데, 이때 인쇄회로기판(10)의 하단끝에 형성된 각각의 바(20)가 외부로 노출되도록 몰딩을 진행하게 되어, 첨부한 도 1에 도시한 바와 같은 형태의 반도체 패키지(100)로 제조된다.

따라서, 상기와 같이 제조된 수직형 반도체 패키지(100)를 마더보드에 실장할 경우, 첨부한 도 4에 도시한 바와 같이 상기 외부로 노출된 인쇄회로기판(10)의 각각의 바(20)를 마더보드(26)에 끼워서 실장하게 되고, 이때 각각의 바(20)에 노출된 상태로 있는 상기 전도성패턴(16)의 하단 끝부분과 상기 마더보드(26)의 단자간이 서로 접속되어 전기적인 신호를 교환할 수 있게 된다.

이에따라, 상기 수직형 반도체 패키지(100)는 마더보드(26)에 대하여 수직으 로 세워져 실장되기 때문에, 마더보드(26)에 대한 실장면적을 최소화시킬 수 있게 된다.

여기서 첨부한 도 5내지 도 8을 참조로 본 발명에 따른 반도체 패키지의 다른 실시예를 설명하면 다음과 같다.

첨부한 도 5내지 도 8의 반도체 패키지(200)는 상술한 일실시예와 같은 구조이지만, 몰딩수지(18)면으로 노출된 입출력 인출단자 구조가 다른 패키기이다.

즉, 상기 인쇄회로기판(10)의 하단끝에 형성된 각각의 바(20)의 저면을 몰딩수지(18)면과 평행하게 노출시킨 구조의 패키지이다.

이때, 인출단자가 부착되는 랜드의 역할을 할 수 있는 부분은 상기 바(20)에 노출되어 있는 전도성패턴(16)의 하단 끝부분이 된다.

따라서, 상기 몰딩수지(18)와 평행을 이루며 외부로 노출된 상기 바(20)의 전도성패턴(16)면에 전도성의 솔더볼과 같은 인출단자(28)를 부착하게 된다.

한편, 상기 인쇄회로기판(10)의 각각의 바(20) 사이 공간에는 몰딩수지(18)가 채워짐에 따라, 인쇄회로기판(10)과 수지(18)간의 결합력을 증대시킬 수 있게 된다.

상기와 같이 제조된 다른 실시예의 반도체 패키지(200)도 마더보드(26)에 수직으로 세워서 실장하게 되는 바, 첨부한 도 8에 도시한 바와 같이 인출단자(28)를 마더보드(26)의 단자 영역에 부착시키면 되고, 마찬가지로 반도체 패키지(200)가 수직으로 세워져 실장됨에 따라, 마더보드(26)에 대한 실장면적을 최소화시킬 수 있게 된다.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면, 반도체 패키지의 입출력 단자를 저면에 형성하여, 마더보드 실장시 반도체 패키지를 수직으로 세워서 실장시킬 수 있도록 함으로써, 마더보드에 대한 반도체 패키지의 실장면적을 최소화시킬 수 있는 장점이 있다.

Claims (6)

1. 하부쪽 테두리면를 제외한 나머지 테두리면에 본딩패드가 형성된 반도체 칩과;

   상기 반도체 칩의 본딩패드 안쪽 영역에 걸쳐 부착된 필름 접착수단과;

   수지층과, 이 수지층 표면에 식각처리된 전도성패턴과, 이 전도성패턴의 상단끝과 하단끝 부분을 노출시키면서 도포된 커버코트로 구성되어, 상기 필름 접착수단의 표면에 부착되는 인쇄회로기판과;

   상기 반도체 칩의 본딩패드와 상기 커버코트층으로 노출된 전도성패턴의 상단 끝부분간에 연결된 와이어와;

   상기 인쇄회로기판의 하단부를 외부로 노출시키면서 상기 반도체 칩과 필름 접착수단과 와이어와 인쇄회로기판등을 몰딩하고 있는 수지로 구성된 것을 특징으로 하는 반도체 패키지.
2. 제 1 항에 있어서, 상기 인쇄회로기판의 하단부는 측면 몰딩라인과 평행을 이루며 상부쪽보다 넓은 폭으로 형성된 것을 특징으로 하는 반도체 패키지.
3. 제 1 항에 있어서, 상기 몰딩수지의 외부로 노출된 인쇄회로기판의 하단부는 소정의 길이를 갖는 다수의 바 형태로 나누어지게 하여, 마더보드에 실장시 끼워질 수 있도록 한 것을 특징으로 하는 반도체 패키지.
4. 제 1 항 또는 제 3 항에 있어서, 상기 인쇄회로기판의 전도성패턴의 상단 끝부분은 반도체 칩의 각 본딩패드와 서로 마주보게 배치되어 노출되고, 하단 끝부분은 상기 인쇄회로기판의 하단끝에 형성된 바의 표면까지 연장되어 노출된 것을 특징으로 하는 반도체 패키지.
5. 제 1 항 또는 제 3 항에 있어서, 상기 인쇄회로기판의 하단끝에 형성된 바를 상기 몰딩수지면과 평행하게 노출시켜, 상기 바에 노출된 전도성패턴에 인출단자를 부착시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지.
6. 제 5 항에 있어서, 상기 인출단자는 전도성의 솔더볼인 것을 특징으로 하는 반도체 패키지.

Images