KR100706516B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100706516B1
KR100706516B1 KR1020010005603A KR20010005603A KR100706516B1 KR 100706516 B1 KR100706516 B1 KR 100706516B1 KR 1020010005603 A KR1020010005603 A KR 1020010005603A KR 20010005603 A KR20010005603 A KR 20010005603A KR 100706516 B1 KR100706516 B1 KR 100706516B1
Authority
KR
South Korea
Prior art keywords
heat slug
printed circuit
circuit board
semiconductor package
heat
Prior art date
Application number
KR1020010005603A
Other languages
English (en)
Other versions
KR20020065199A (ko
Inventor
박대근
이기욱
김석수
이춘흥
강원준
박두현
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010005603A priority Critical patent/KR100706516B1/ko
Publication of KR20020065199A publication Critical patent/KR20020065199A/ko
Application granted granted Critical
Publication of KR100706516B1 publication Critical patent/KR100706516B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 히트 슬러그를 인쇄회로기판의 그라운드층과 접지 가능하게 실장하되, 상면을 외부로 노출시키고 저면은 반도체 칩과 소정의 거리를 유지시킨 구조의 반도체 패키지를 제공하고자 한 것이다.
이에, 반도체 칩에서 발생되는 열의 방출을 극대화시킬 수 있고, 또한 마더보드 실장시 주변의 반도체 패키지 및 기기들로부터 발산되는 전자파등이 상기 히트슬러그를 통하여 인쇄회로기판의 그라운드층으로 접지됨에 따라 용이하게 제거되는 효과를 얻을 수 있다.
반도체 패키지, 전자파, 그라운드, 열방출, 히트슬러그

Description

반도체 패키지{Semiconductor package}
도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지의 제2실시예를 나타내는 단면도,
도 3은 본 발명에 따른 반도체 패키지의 제3실시예를 나타내는 단면도,
도 4는 본 발명에 따른 반도체 패키지의 제4실시예를 나타내는 단면도,
도 5는 본 발명에 따른 반도체 패키지의 제5실시예를 나타내는 단면도,
도 6은 본 발명에 따른 반도체 패키지의 제6실시예를 나타내는 단면도,
도 7은 본 발명에 따른 반도체 패키지의 제7실시예를 나타내는 단면도,
도 8a,8b는 본 발명에 따른 반도체 패키지에 이용되는 히트 슬러그를 나타내는 사시도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 인쇄회로기판 12 : 히트슬러그
14 : 몸체부 16 : 레그부
18 : 히트스프레더 20a,20b,20c,20d : 돌출부
22 : 요홈 24 : 수지층
26 : 그라운드층 28 : 전도성패턴
30 : 반도체 칩 32 : 와이어
34 : 수지 36 : 솔더볼
38 : 커버코트 40 : 접착수단
100 : 반도체 패키지
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 히트 슬러그를 인쇄회로기판의 그라운드층과 접지 가능하게 실장하여, 열방출 효과를 극대화시키는 동시에 전자파를 접지시켜 제거할 수 있도록 한 구조의 반도체 패키지에 관한 것이다.
통상적으로 반도체 패키지는 회로가 고집적화된 반도체 칩으로부터 전기적 입출력 신호를 외부로 용이하게 인출시키기 위하여 제조된 것으로서, 리드프레임, 인쇄회로기판, 회로필름등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
특히, 최근에는 반도체 칩에서 발생되는 열을 보다 효율적으로 방출시킬 수 있는 구조, 전자파를 차폐할 수 있는 구조등의 개발이 진행되고 있다.
한편, 각종 전자기기의 마더보드에는 다양한 구조로 제조된 다수개의 반도체 패키지 뿐만아니라, 각종 신호 교환용 전자기기들이 한꺼번에 설치되는 바, 이러한 반도체 패키지와 기기들은 전기적인 작동중에 전자파를 발산시키는 것으로 알려져 있다.
통상, 전계(電界)와 자계(磁界)의 합성파를 전자파라고 정의하는데, 즉 도체를 통하여 전류가 흐르게 되면, 이 전류에 의하여 형성되는 전계와 자계를 합쳐서 전자파라고 부른다.
이러한 전자파들은 인체에 매우 유해한 것으로 밝혀지고 있고, 특히 소형 핸드폰, 카폰등의 무선통신기기는 인체에 직접 접촉시켜 사용함에 따라, 더욱 유해한 것을 밝혀지고 있다.
또한, 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 패키지와 기기들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 직간접으로 영향이 미치게 되어, 칩 회로에 손상을 입히는 것으로 밝혀지고 있다.
보다 상세하게는, 현재 PC대중화, 전자제품의 디지털화, 무선화, 전자제품의 소형화로 인하여 전자파 장해 문제가 대두되고 있는 바, 실제적으로 마더보드와 같은 기판상의 각 반도체 패키지 및 회로기기들은 전자파를 발생하게 되고, 이러한 전자파의 간섭으로 인하여 전자장치 자체에 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다.
이에, 반도체 패키지의 자체 구조에 전자파를 차폐할 수 있는 구성을 포함시키는 것이 절실히 요구되고 있다.
따라서, 본 발명은 상기와 같은 점을 감안하여, 반도체 칩에서 발생되는 열 의 방출을 극대화시킬 수 있도록 히트슬러그가 포함된 구조의 반도체 패키지를 제공하는데 그 목적이 있다.
또한, 상기 히트슬러그를 외부로 노출시키는 동시에 인쇄회로기판의 그라운드층과 접지되도록 함으로써, 전자파등이 상기 히트슬러그를 통하여 인쇄회로기판의 그라운드층으로 접지되어 용이하게 제거되도록 한 구조의 반도체 패키지를 제공하는데 또 다른 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지는:
다층 구조로 이루어진 인쇄회로기판과; 상기 인쇄회로기판의 칩탑재영역에 접착수단으로 부착된 반도체 칩과; 상기 반도체 칩의 본딩패드와 상기 인쇄회로기판의 와이어 본딩용 전도성패턴간에 연결된 와이어와; 상기 반도체 칩의 상면과 소정의 간격을 유지하는 판형의 몸체부와, 상기 몸체부의 저면으로부터 뾰족한 형상으로 돌출되며 일체로 형성된 레그(leg)부로 이루어진 히트슬러그와; 상기 인쇄회로기판의 가장 위쪽의 전도성패턴을 에칭으로 제거하고, 바로 밑의 수지층을 레이져로 제거하여, 상기 히트슬러그의 레그부의 하단끝이 닿아 접지되도록 노출되는 그라운드층과; 상기 히트슬러그의 레그부와, 상기 인쇄회로기판의 그라운드층간을 통전 가능하게 융착시켜 연결하는 전도성의 에폭시 또는 솔더와; 상기 히트슬러그의 몸체부 상면을 외부로 노출시키면서 상기 몸체부 저면과, 레그부와, 반도체 칩과, 와이어를 포함하는 상기 인쇄회로기판의 상면에 걸쳐 몰딩된 수지와; 상기 인쇄회로기판의 저면으로 노출된 인출단자 부착용 랜드에 융착된 전도성의 솔더볼로 구성된 것을 특징으로 한다.
삭제
삭제
삭제
삭제
다른 구현예로서, 상기 히트슬러그의 몸체부 저면 중앙부에는 와이어가 닿지 않을 정도로 반도체 칩 상면에 근접되는 돌출부가 일체로 형성된 것을 특징으로 한다.
특히, 상기 히트슬러그의 돌출부는 밑으로 점차 좁아지는 계단식 또는 원형의 만곡형상으로 볼록하게 형성되거나, 한쪽방향으로 사선이 진 계단식으로 형성된 것을 특징으로 한다.
또한, 상기 히트슬러그의 몸체부 저면 중앙부에 요(凹)홈식의 경로를 형성하여, 몰딩수지의 흐름을 유도한 것을 특징으로 한다.
또한, 상기 히트슬러그의 모서리 저면과 상기 인쇄회로기판의 상면 사이에 외측면을 외부로 노출시키며 히트 스프레더를 더 부착한 것을 특징으로 한다.
여기서 본 발명의 실시예를 첨부한 도면에 의거하여 보다 상세하게 설명하면 다음과 같다.
첨부한 도 1 내지 도 7의 반도체 패키지는 인쇄회로기판을 이용한 패키지로서, 본 발명에서는 다층 구조의 인쇄회로기판을 사용하여 제조된 반도체 패키지로 설명한다.
상기 다층 구조의 인쇄회로기판(10)은 베이스층인 수지층(24)과; 이 수지층(24)상에 식각 처리된 전도성패턴(28)이 여러개의 층을 이루도록 서로 적층 부착된 것으로서, 가장 위쪽의 수지층(24)상에는 식각 처리된 전도성패턴중 와이어 본딩용 전도성패턴을 외부로 노출시키면서 커버코트(38)가 도포되어 있고, 가장 아래쪽의 수지층(24)에는 식각 처리된 전도성패턴중 인출단자 부착용 랜드가 되는 전도성패턴을 외부로 노출시키면서 커버코트(38)가 도포되어 있다.
특히, 첨부한 도 1에 도시한 바와 같이 상기 인쇄회로기판의 두번째층을 이루고 있는 전도성패턴은 그라운드층(26)으로 형성된 것이고, 세번째층의 전도성패턴은 파워용으로 형성된 것이다.
여기서, 후술하는 히트슬러그(12)가 실장되는 인쇄회로기판(10)의 상면 일정지점에서 상기 그라운드층(26)을 외부로 노출시켜야 하는 바, 그 지점에 해당되는 가장 위쪽의 전도성패턴(28) 일부분을 식각 처리로 제거하고, 바로 밑에 위치한 수지층(24)을 레이져로 제거하여 줌으로써, 상기 히트슬러그(12)가 접촉될 크기의 그라운드층(26)이 외부로 노출된다.
한편, 상기 히트슬러그(12)는 첨부한 도 8a,8b에 도시한 바와 같이, 판형의 몸체부(14)와, 이 몸체부(14)의 저면 테두리에서 밑으로 소정의 길이를 갖도록 연장시킨 레그(leg)부(16)로 구성된 것으로서, 이 레그부(16)는 첨부한 도 8a, 8b에 도시한 바와 같이 몸체부(14) 저면 모서리부 또는 변에서 밑쪽으로 다수개로 연장시켜 형성한다.
여기서, 상기와 같이 구비된 인쇄회로기판(10)과 히트슬러그(12)를 이용한 반도체 패키지로서, 첨부한 도 1을 참조로 본 발명의 일실시예를 설명한다.
우선, 상기 인쇄회로기판(10)의 칩탑재영역에 반도체 칩(30)을 접착수단(40)으로 부착하고, 이 반도체 칩(30)의 본딩패드와 상기 인쇄회로기판(10)의 와이어 본딩용 전도성패턴간을 와이어(32)로 본딩하게 된다.
다음으로, 상기 히트슬러그(12)를 인쇄회로기판(10)상에 노출되어 있는 상기 그라운드층(26)에 접지 가능하게 실장하게 되는데, 히트슬러그(12)의 레그부(16) 하단이 접촉되게 실장한다.
이때, 상기 히트슬러그(12)의 레그부(16)를 상기 그라운드층(26)에 실장하는 방법은 전도성의 에폭시수지를 사용하여 전기적 신호 교환 가능하게 연결하거나, 또는 전도성의 솔더(Solder)를 융착시켜 서로 연결되도록 한다.
또한, 상기 히트슬러그(12)의 몸체부(14) 저면 중앙부위가 상기 본딩된 상태의 와이어(32)를 건드리지 않는 범위내에서 반도체 칩(30)의 상면과 최대로 근접되게 위치시키는 것이 바람직하고, 그 이유는 반도체 칩(30)으로부터 발생된 열의 전달이 빠르게 진행되도록 하여, 열방출 성능을 극대화시킬 수 있기 때문이다.
따라서, 상기 본딩된 상태의 와이어(32)를 건드리지 않는 범위내에서 반도체 칩(30)의 상면과 최대로 근접되는 사각판형의 돌출부(20a)를 상기 히트슬러그(12)의 몸체부(14) 저면 중앙 부위에 일체로 형성시키게 된다.
다음으로, 상기 히트슬러그(12)의 몸체부(14) 상면을 외부로 노출시키면서, 상기 반도체 칩(30)과 와이어(32)등을 포함하는 인쇄회로기판(10)의 상면에 걸쳐 수지(34)로 몰딩하게 된다.
마지막으로, 상기 인쇄회로기판(10)의 저면으로 노출되어 있는 인출단자 부착용 랜드에 전도성의 솔더볼(36)을 융착시킴으로써, 첨부한 도 1에 도시한 바와 같은 구조의 반도체 패키지(100)로 제조된다.
따라서, 각종 전자기기의 마더보드에 실장되어 있는 다수개의 반도체 패키지 뿐만아니라, 각종 신호 교환용 기기들로부터 발산되어 나온 전자파는 본 발명에 따른 반도체 패키지(100)의 히트슬러그(12)와, 인쇄회로기판(10)의 그라운드층(26)을 따라 접지되어 용이하게 제거되어진다.
물론, 상기 반도체 칩(30)에서 발생된 열은 상기 히트슬러그(12)를 따라 외부로 용이하게 방열되어진다.
여기서 첨부한 도 2와 도 3과 도 4를 참조로 본 발명의 제2실시예와 제3실시예와 제4실시예를 동시에 설명하면 다음과 같다.
제2, 제3 및 제4 실시예로서의 반도체 패키지(100)는 상술한 제1실시예의 도체 패키지(100)와 그 구성이 동일하고, 단지 히트슬러그(12)의 형상에서 차이가 있다.
즉, 상기 히트슬러그(12)의 몸체부(14) 저면 중앙부와 상기 반도체 칩(30) 사이는 첨부한 도 1에 도시한 바와 같이, 상기 돌출부(20a)에 의하여 와이어(32)를 건드리지 않는 범위에서 최대로 근접되어 있는 상태인 바, 몰딩공정시 상기 히트슬러그(12)의 몸체부(14) 저면의 돌출부(20a)와 반도체 칩(30)의 상면 사이의 협소한 공간으로 몰딩수지(34)가 잘 흐르지 않게 됨에 따라, 기포 또는 공백공간을 말하는 보이드(Void)가 발생될 우려가 있다.
상기 몰딩수지(34)의 보이드는 반도체 칩(30)과 몰딩수지(34)간의 디라미네이션(Delamination)현상을 일으켜, 결국 반도체 패키지의 불량을 초래하기도 한다.
따라서, 반도체 칩(30)에서 발생되는 열을 용이하게 전달받을 수 있는 동시에 몰딩수지(34)의 보이드를 방지할 수 있도록 상기 히트슬러그(12)의 몸체부(14) 저면 중앙부위에 첨부한 도 2에 도시한 바와 같이, 밑으로 점차 좁아지는 원형 또는 사각계단식의 돌출부(20b)를 일체로 성형하게 된다.
또는, 첨부한 도 3에 도시한 바와 같이 상기 히트슬러그(12)의 몸체부(14) 저면 중앙부위에 밑으로 점차 좁아지는 볼록한 만곡 형상의 돌출부(20c)를 일체로 성형하게 된다.
또는, 첨부한 도 4에 도시한 바와 같이 상기 히트슬러그(12)의 몸체부(14) 저면 중앙부위에 한쪽방향으로 사선 모양을 이루는 계단식의 돌출부(20d)를 일체로 성형하게 된다.
그에따라, 상기 히트슬러그(12)의 몸체부(14) 저면 중앙부위와, 상기 반도체 칩(30)의 상면 사이의 공간이 보다 넓어져, 몰딩수지(34)의 원활한 흐름을 유도할 수 있게 되고, 상기 원형계단식의 돌출부(20b) 또는 만곡형상의 돌출부(20c) 또는 한쪽방향으로 단차진 돌출부(20d)가 상기 반도체 칩(30)의 상면과 최대로 근접된 상태이기 때문에, 반도체 칩(30)에서 발생된 열의 방출 효과를 크게 얻어낼 수 있게 된다.
여기서 첨부한 도 5와 도 6을 참조로 본 발명의 제5실시예와 제6실시예를 설 명하면 다음과 같다.
제5 및 제6 실시예로서의 반도체 패키지(100)도 상술한 제1실시예의 반도체 패키지(100)와 그 구성이 동일하고, 단지 히트슬러그(12)의 형상에서 다소 차이가 있다.
즉, 상기 히트슬러그(12)의 몸체부(14) 저면 중앙부와, 상기 반도체 칩(30) 사이의 협소한 공간으로 인하여, 몰딩공정시 몰딩수지(34)가 제대로 흐르지 못함에 따라 보이드를 발생시키는 것을 최대로 방지할 수 있도록 상기 히트슬러그(12)의 몸체부(12) 저면 중앙부위를 상술한 돌출부를 형성시키지 않고, 요(凹)홈식으로 오목하게 형성시켜 준 구조를 그 특징으로 한다.
보다 상세하게는, 상기 히트슬러그(12)의 몸체부(14) 저면 중앙부위에 넓게 파여진 하나의 요홈(22)을 형성하거나, 가로 및 세로 방향으로 매트릭스 배열로 분할된 요홈(22)으로 형성하게 된다.
따라서, 상기 히트슬러그(12)의 몸체부(14) 저면 중앙부와, 반도체 칩(30)의 상면 사이의 협소한 공간이 크게 넓어져, 몰딩수지(34)의 원활한 흐름을 유도할 수 있고, 그에따라 몰딩수지(34)의 보이드가 발생되는 것을 방지할 수 있게 된다.
여기서 첨부한 도 7을 참조로 본 발명의 제7실시예를 설명하면 다음과 같다.
마찬가지로, 제7실시예로서의 반도체 패키지(100)도 상술한 제1실시예의 반도체 패키지(100)와 그 구성이 동일하고, 열방출 효과를 극대화시키기 위하여 상기 히트슬러그(12)의 전체 모서리 저면과 인쇄회로기판(10) 사이에 히트 스프레더(18)가 더 부착된 것을 그 특징으로 한다.
보다 상세하게는, 상기 인쇄회로기판(10)의 상면 모서리를 따라 사각 고리 형상의 히트 스프레더(18)를 접착테이프와 같은 접착수단으로 부착하되, 상기 히트슬러그(12)의 전체 모서리 저면(상기 히트슬러그의 레그부의 바깥쪽 영역)이 상기 히트스프레더(18)의 상면과 밀착되도록 한다.
또한, 상기 히트스프레더(18)의 상면 일부와 외측면이 몰딩수지(34)의 외부로 노출되도록 한다.
그에따라, 반도체 칩(30)에서 발생되는 열이 상기 히트슬러그(12) 뿐만아니라 히트스프레더(18)를 통하여 외부로 방출됨으로써, 반도체 패키지(100)의 열방출 성능을 더욱 크게 얻어낼 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면, 히트슬러그의 상면을 외부로 노출시키는 동시에 그 하단끝을 인쇄회로기판의 그라운드층과 접지 가능하게 연결하여 줌으로써, 반도체 칩에서 발생되는 열의 방출을 극대화시킬 수 있고, 마더보드 실장시 주변의 반도체 패키지 또는 각종 기기로부터 발산되는 전자파등이 상기 히트슬러그를 통하여 인쇄회로기판의 그라운드층으로 접지되어 제거됨으로써, 전자파에 의한 반도체 칩의 회로 손상을 방지할 수 있게 된다.
또한, 상기 히트슬러그의 저면과 반도체 칩간의 거리를 조절하여 줌으로써, 몰딩수지의 원활한 흐름을 유도하여 보이드가 생성되는 것을 방지할 수 있다.

Claims (10)

  1. 다층 구조로 이루어진 인쇄회로기판과;
    상기 인쇄회로기판의 칩탑재영역에 접착수단으로 부착된 반도체 칩과;
    상기 반도체 칩의 본딩패드와 상기 인쇄회로기판의 와이어 본딩용 전도성패턴간에 연결된 와이어와;
    상기 반도체 칩의 상면과 소정의 간격을 유지하는 판형의 몸체부와, 상기 몸체부의 저면으로부터 뾰족한 형상으로 돌출 형성된 레그(leg)부로 이루어진 히트슬러그와;
    상기 인쇄회로기판의 가장 위쪽의 전도성패턴을 에칭으로 제거하고, 바로 밑의 수지층을 레이져로 제거하여, 상기 히트슬러그의 레그부의 하단끝이 닿아 접지되도록 노출되는 그라운드층과;
    상기 히트슬러그의 레그부와, 상기 인쇄회로기판의 그라운드층간을 통전 가능하게 융착시켜 연결하는 전도성의 에폭시 또는 솔더와;
    상기 히트슬러그의 몸체부 상면을 외부로 노출시키면서 상기 몸체부 저면과, 레그부와, 반도체 칩과, 와이어를 포함하는 상기 인쇄회로기판의 상면에 걸쳐 몰딩된 수지와;
    상기 인쇄회로기판의 저면으로 노출된 인출단자 부착용 랜드에 융착된 전도성의 솔더볼로 구성된 것을 특징으로 하는 반도체 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 히트슬러그의 몸체부 저면 중앙부에는 와이어가 닿지 않을 정도로 반도체 칩 상면에 근접되는 돌출부가 일체로 형성된 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 히트슬러그의 돌출부는 밑으로 점차 좁아지는 계단식으로 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서, 상기 히트슬러그의 돌출부는 밑으로 점차 좁아지는 원형의 만곡형상으로 형성된 것을 특징으로 하는 반도체 패키지.
  8. 제 5 항에 있어서, 상기 히트슬러그의 돌출부는 한쪽방향으로 사선이 진 계단식으로 형성된 것을 특징으로 하는 반도체 패키지.
  9. 제 1 항에 있어서, 상기 히트슬러그의 몸체부 저면 중앙부에 요(凹)홈식의 경로를 형성하여, 몰딩수지의 흐름을 유도한 것을 특징으로 하는 반도체 패키지.
  10. 제 1 항에 있어서, 상기 히트슬러그의 모서리 저면과 그 바로 아래쪽의 상기 인쇄회로기판의 상면 사이에 히트 스프레더를 더 부착하고, 이 히트 스프레더의 외측면을 외부로 노출시킨 것을 특징으로 하는 반도체 패키지.
KR1020010005603A 2001-02-06 2001-02-06 반도체 패키지 KR100706516B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010005603A KR100706516B1 (ko) 2001-02-06 2001-02-06 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005603A KR100706516B1 (ko) 2001-02-06 2001-02-06 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20020065199A KR20020065199A (ko) 2002-08-13
KR100706516B1 true KR100706516B1 (ko) 2007-04-11

Family

ID=27693425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005603A KR100706516B1 (ko) 2001-02-06 2001-02-06 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100706516B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748228B2 (en) 2011-08-23 2014-06-10 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
US8921993B2 (en) 2013-05-02 2014-12-30 Samsung Electronics Co., Ltd. Semiconductor package having EMI shielding function and heat dissipation function

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558346A (en) 1982-03-29 1985-12-10 Fujitsu Limited Highly reliable hermetically sealed package for a semiconductor device
US5866943A (en) 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
US5877552A (en) 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
JP2000031315A (ja) * 1998-07-09 2000-01-28 Sumitomo Metal Electronics Devices Inc Ｂｇａパッケージ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558346A (en) 1982-03-29 1985-12-10 Fujitsu Limited Highly reliable hermetically sealed package for a semiconductor device
US5866943A (en) 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
US5877552A (en) 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
JP2000031315A (ja) * 1998-07-09 2000-01-28 Sumitomo Metal Electronics Devices Inc Ｂｇａパッケージ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PAJ03-272159(1991.12.3)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748228B2 (en) 2011-08-23 2014-06-10 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
US8940584B2 (en) 2011-08-23 2015-01-27 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
US8921993B2 (en) 2013-05-02 2014-12-30 Samsung Electronics Co., Ltd. Semiconductor package having EMI shielding function and heat dissipation function

Also Published As

Publication number Publication date
KR20020065199A (ko) 2002-08-13

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
KR102107038B1 (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
JP3123638B2 (ja) 半導体装置
KR100458832B1 (ko) 리드리스 칩 캐리어의 설계 및 구조
US6770955B1 (en) Shielded antenna in a semiconductor package
US6515870B1 (en) Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US7183658B2 (en) Low cost microelectronic circuit package
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
JPH07335783A (ja) 半導体装置及び半導体装置ユニット
US20060214278A1 (en) Shield and semiconductor die assembly
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
US20050012192A1 (en) Hybrid integrated circuit
KR100788858B1 (ko) 집적 회로 패키지의 구조물 및 어셈블리 방법
US20020063331A1 (en) Film carrier semiconductor device
KR100649878B1 (ko) 반도체 패키지
KR100706516B1 (ko) 반도체 패키지
KR20020053663A (ko) 반도체 패키지
CN220569634U (zh) 高导热嵌埋结构
KR20110080491A (ko) 반도체 칩 패키지 제조방법
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
KR100216063B1 (ko) 메탈 볼 그리드 어레이 패키지
KR100747995B1 (ko) 반도체 패키지
JP3076812U (ja) 配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130402

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 13