KR960019683A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR960019683A KR960019683A KR1019950043333A KR19950043333A KR960019683A KR 960019683 A KR960019683 A KR 960019683A KR 1019950043333 A KR1019950043333 A KR 1019950043333A KR 19950043333 A KR19950043333 A KR 19950043333A KR 960019683 A KR960019683 A KR 960019683A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- main surface
- integrated circuit
- circuit device
- insulating tape
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
LSI의 다핀화에 대응 가능하며, 또한 저열저항의 면(面) 실장형 패키지가 개시된다. 구체적으로는, 본 발명의 면 실장형 패키지는, 금속판으로 이루어지는 기판과, 상기 기판상에 탑재된 반도체 칩과, 상기 기판의 이면에 배치된 TAB 테이프와, 상기 기판의 이면에 배치된 TAB 테이프의 표면에 형성되고 동시에 TAB 테이프 안의 배선층에 접속된 복수의 범프전극을 가진다. 상기 TAB 테이프는, 상기 기판의 이면부터 측면을 경유하고, 상기 반도체 칩이 탑재된 상면까지 연장되어, 상기 기판의 상면으로 연장하는 TAB 테이프 안의 배선층과 상기 반도체 칩이 입출력패드가 와이어에 의해 접속된다. 상기 면 실장형 패키지는 상기 범프 전극을 통하여 프린트 배선기판에 실장된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예인 LSI 패키지(package)의 평면도.
제2도는 제1도에 나타내는 LSI 패키지의 캡(cap)을 제거한 상태를 나타내는 평면도.
제3도는 제1도에 나타내는 III-III선에 따른 LSI패키지의 단면도.
제4도는 제1도에 나타내는 LSI 패키지의 조립에 사용하는 TAB 테이프의 평면도.
제5도는 제1도에 나타내는 LSI 패키지의 조립에 사용하는 TAB 테이프의 평면도.
제6도는 제1도에 나타내는 LSI 패키지의 조립방법을 설명하는 사시도.
제7도는 제1도에 나타내는 LSI 패키지의 조립방법을 설명하는 단면도.
제8도는 제1도에 나타내는 LSI 패키지의 조림방법을 설명하는 단면도.
제9도는 본 발명의 일실시예인 BGA 구조의 LSI 패키지의 단면도.
Claims (10)
- 반도체 칩을 탑재하는 기판과, 배선패턴 및 상기 배선패턴의 일부를 구성하는 외부전극 패드를 형성한 절연테이프를 구비하고, 상기 절연테이프는 상기 외부전극패드가 상기 기판의 이면측에 위치하도록 배치됨과 동시에, 상기 절연테이프의 주변부는 상기 기판의 주면측으로 구부러지고, 상기 기판의 주면에 탑재된 상기 반도체칩은 상기 기판의 주면측에 위치하는 상기 배선패턴의 일단에 전기적으로 접속된 것을 특징으로 하는 반도체 집적회로장치.
- 제1항에 있어서, 상기 범프전극은 상기 외부전극 패드에 접속되고, 상기 범프전극을 통하여 상기 기판을 프린트 배선기판에 실장 가능하게 구성된 것을 특징으로 하는 반도체 집적회로장치.
- 제2항에 있어서, 상기 범프전극은 상기 외부전극 패드에 다단식 접속된 것을 특징으로 하는 반도체 집적회로장치.
- 제1항에 있어서, 상기 기판은 금속으로 구성된 것을 특징으로 하는 반도체 집적회로장치.
- 제1항에 있어서, 상기 반도체 칩은 몰드수지 또는 수지제의 캡으로 통지된 것을 특징으로 하는 반도체 집적회로장치.
- 제1항에 있어서, 상기 반도체 칩과 상기 배선패턴의 일단은 와이어 또는 TAB 리드로 전기적으로 접속된 것을 특징으로 하는 반도체 집적회로장치.
- 제1항에 있어서, 상기 기판은 도전성 재료로 구성되고, 상기 반도체침의 정전위 패드 및 상기 절연테이프의 정전위 외부전극패드에 전기적으로 접속되는 것에 의해, 상기 기판이 정전위화된 것을 특징으로 하는 반도체 집적회로장치.
- 제1항에 있어서, 상기 기판에는 그 주면에서 이면에 도달하는 관통구멍이 설치되고, 상기 관통구멍 저부의 상기 외부전극패드는 상기 반도체 칩과 와이어로 전기적으로 접속된 것을 특징으로 하는 반도체 집적회로장치.
- 제1항에 있어서, 상기 가이드 구멍은 상기 절연테이프의 4귀퉁이에 설치된 것을 특징으로 하는 반도체 집적회로장치.
- 제1주면과, 상기 제1주면에 대향하는 제2주면 및 상기 제1 및 제2주면간의 측면을 가지는 판상의 금속재료로 이루어지는 기판과, 주면에 형성된 복수의 반도체 소자와 복수의 입출력패드를 가지고, 상기 기판의 제1주면상에 탑재된 반도체 칩과, 상기 기판의 제2주면상으로 연장되는 제1부분과, 상기 기판의 측면을 따라 연장되는 제2부분 및 상기 기판의 제1주면상으로 연장되는 제3부분을 가지고, 복수의 배선층이 형성된 절연테이프와, 상기 반도체층의 입출력패드와 상기 절연테이프의 제3부분의 배선층을 전기적으로 접속하는 수단 및, 상기 절연테이프의 제1부분상에 형성되고, 상기 제1부분의 배선층에 접속된 복수의 범프전극을 포함하는 것을 특징으로 하는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94-295476 | 1994-11-30 | ||
| JP6295476A JPH08153826A (ja) | 1994-11-30 | 1994-11-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960019683A true KR960019683A (ko) | 1996-06-17 |
Family
ID=17821102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043333A KR960019683A (ko) | 1994-11-30 | 1995-11-23 | 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08153826A (ko) |
| KR (1) | KR960019683A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237329B1 (ko) * | 1997-02-17 | 2000-01-15 | 김규현 | 칩 스케일 반도체 패키지의 구조 및 제조 방법 |
| JP3482850B2 (ja) | 1997-12-08 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US7705445B2 (en) * | 2005-02-11 | 2010-04-27 | Rambus Inc. | Semiconductor package with low and high-speed signal paths |
| CN100583433C (zh) * | 2007-07-26 | 2010-01-20 | 江苏宏微科技有限公司 | 非绝缘双塔型二极管模块 |
| JP5498604B1 (ja) * | 2013-04-17 | 2014-05-21 | エムテックスマツムラ株式会社 | 固体撮像素子用中空パッケージ |
-
1994
- 1994-11-30 JP JP6295476A patent/JPH08153826A/ja not_active Withdrawn
-
1995
- 1995-11-23 KR KR1019950043333A patent/KR960019683A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08153826A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940022755A (ko) | 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame) | |
| KR930017153A (ko) | 반도체 장치 | |
| KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
| KR950021447A (ko) | 반도체 장치 및 그 제조방법 | |
| EP1895586A3 (en) | Semiconductor package substrate | |
| KR960019670A (ko) | 반도체칩 패키지 및 그의 제조 방법 | |
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| KR970030750A (ko) | 반도체장치 및 그것을 사용한 전자장치 | |
| KR890013751A (ko) | 반도체 장치 | |
| JPH1174433A (ja) | 半導体装置 | |
| KR970067799A (ko) | 반도체장치 | |
| JP2568748B2 (ja) | 半導体装置 | |
| US4949220A (en) | Hybrid IC with heat sink | |
| KR970077398A (ko) | 반도체장치 | |
| KR920022431A (ko) | 반도체 장치용 패키지 | |
| JP4020795B2 (ja) | 半導体装置 | |
| KR960019683A (ko) | 반도체 장치 | |
| US5422515A (en) | Semiconductor module including wiring structures each having different current capacity | |
| KR880005685A (ko) | 혼성집적회로 | |
| KR970024043A (ko) | 금속성 전자 부품 패키지 장치(metallic electronic component package device) | |
| KR970024032A (ko) | 인터페이스 조립체를 구비한 유에프비지에이(ufbga) 패키지 | |
| JPS59107551A (ja) | 半導体装置 | |
| JP2993480B2 (ja) | 半導体装置 | |
| KR970053660A (ko) | 솔더 레지스트에 개방부가 형성되어 있는 반도체 칩 패키지 | |
| KR920017219A (ko) | 반도체장치와 반도체장치의 제조방법 및 테이프 캐리어 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |