KR100907508B1 - 패키지 기판 및 그 제조방법 - Google Patents

패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100907508B1
KR100907508B1 KR1020070076676A KR20070076676A KR100907508B1 KR 100907508 B1 KR100907508 B1 KR 100907508B1 KR 1020070076676 A KR1020070076676 A KR 1020070076676A KR 20070076676 A KR20070076676 A KR 20070076676A KR 100907508 B1 KR100907508 B1 KR 100907508B1
Authority
KR
South Korea
Prior art keywords
metal
oxide layer
substrate
metal oxide
package
Prior art date
Application number
KR1020070076676A
Other languages
English (en)
Other versions
KR20090012664A (ko
Inventor
권영세
김경민
유제인
Original Assignee
(주)웨이브닉스이에스피
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이브닉스이에스피, 한국과학기술원 filed Critical (주)웨이브닉스이에스피
Priority to KR1020070076676A priority Critical patent/KR100907508B1/ko
Priority to PCT/KR2007/004487 priority patent/WO2009017271A2/en
Priority to US12/667,263 priority patent/US20100326707A1/en
Priority to EP07808277A priority patent/EP2174349A2/en
Priority to JP2010519133A priority patent/JP2010534950A/ja
Publication of KR20090012664A publication Critical patent/KR20090012664A/ko
Application granted granted Critical
Publication of KR100907508B1 publication Critical patent/KR100907508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

패키지 기판 및 그 제조방법, 그리고 베이스 패키지 모듈과 베이스 패키지 모듈 상하부에 패키지 기판이 적층된 다층 패키지 모듈을 제공한다. 베이스 패키지 모듈은 베이스 금속 기판과, 베이스 금속 기판 상에 형성되고 내부에 캐비티가 형성되어 있는 제1 금속 산화층과, 캐비티 내의 베이스 금속 기판 상에 실장되고 캐비티 내의 측벽에 형성된 제1 금속 산화층으로 절연된 소자와, 소자와 제1금속산화층 상에 형성된 배선 패드와 연결하는 도선을 포함한다. 패키지 기판은 배선 패드, 도선 및 소자를 노출하는 개구를 갖는 제2 금속 산화층과, 상기 제2 금속 산화층의 소정 부분에 형성되어 배선 패드와 연결 패드를 통하여 연결되는 비아를 포함한다.
Figure R1020070076676
패키지 기판, 베이스 패키지 모듈, 다층 패키지 모듈, 비아

Description

패키지 기판 및 그 제조방법 {Package Substrate and Fabrication Method Thereof}
본 발명은 다층 패키지 모듈 및 그 제조방법에 관한 것으로, 보다 상세하게는 금속 기판을 이용한 다층 패키지 모듈 및 그 제조방법에 관한 것이다.
반도체 소자의 집적도가 향상되고 반도체 소자의 기능이 다양해짐에 따라 반도체 패키징 공정의 추세는 점차 패키지 핀이 적은 공정에서 많은 공정인 다핀화 공정으로 옮겨가고 있으며, 인쇄회로기판(Printed Circuit Board: PCB)에 패키지를 끼우는 구조에서 표면에 실장하는 방식의 표면 실장형 형태(Surface Mounting Device)로 전환되고 있다. 이러한 표면 실장형 형태의 패키지는 SOP(Small Outline Package), PLCC(Plastic Leaded Chip Carrier), QFP(Quad Flat Package), BGA(Ball Grid Array) 및 CSP(Chip Scale Package) 등 많은 종류가 소개되고 있다.
반도체 패키지들과 관련된 인쇄회로기판 또는 LTCC(low temperature co-fired ceramic) 기판은 열적, 전기적 및 기계적으로 안정되어야 한다. 인쇄회로기 판은 종래에는 고가의 세라믹 기판을 사용하거나 폴리이미드계 수지, 플루오르계 수지 또는 실리콘계 수지 등을 이용한 수지 기판이 사용되어 왔다. LTCC 기판은 세라믹 기판을 이용한다. 상술한 인쇄회로기판이나 LTCC 기판에 이용되는 세라믹 기판이나 수지 기판은 그 소재가 절연성이기 때문에 쓰루홀(through hole) 공정 후 절연물질을 도포할 필요가 없다.
그런데, 수지 기판들의 경우, 내습성 및 내열성 등이 불량하여 칩용 기판으로는 사용이 곤란하다는 문제점이 있다. 또한, 세라믹 기판은 수지 기판에 비하여 내열성이 다소 우수한 것은 사실이지만 고가이며, 가공상의 어려움과 함께 가공비가 많이 소요되는 단점이 있다.
한편, 인쇄회로기판이나 LTCC 기판은 최근의 경박단소화 추세에 맞추어 두께가 얇으며, 표면이 편평한 것이 선호되고 있다. 이와 같은 박형화 및 편평화를 실현하기 위하여 기판 상에 칩 또는 부품이 탑재될 부위에 캐비티를 형성하여 여기에 부품을 탑재하는 방법이 사용되고 있다.
이러한 캐비티를 형성함에 있어서, 종래에는 수지 기판을 이용하여 이를 드릴링하므로써 캐비티를 형성하는 방법이 사용되었다. 그러나 상술한 방법에 따르면, 캐비티 가공시간 및 가공비가 많이 들뿐 아니라 가공된 캐비티의 편차가 커서 부품 탑재시 부품이 기울어지기 쉽기 때문에 기판의 편평도 유지에 어려움이 크다. 또한, 기판의 소재인 수지는 열적, 기계적 특성이 불량하기 때문에 캐비티에 부품을 탑재할 경우, 응력에 의한 심한 변형이 발생된다는 단점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 세라믹 기판이나 수지 기판으로 구성된 PCB의 단점을 해결하기 위하여 창안한 것으로써, 패키지 기판, 그리고 상기 패키지 기판을 이용한 다층 패키지 모듈을 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상술한 패키지 기판의 제조방법 및 다층 패키지 모듈의 제조방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위하여, 본 발명의 일 측면에 의한 패키지 기판은, 평판 형태의 금속 산화층; 및 상기 금속 산화층의 소정 부분을 적어도 한 곳 이상 관통하여 형성되고, 상기 금속 산화층과 동일한 두께를 가지는 적어도 하나 이상의 금속 비아를 포함하여 구성되고, 상기 금속 산화층은 금속기판을 마스크 없이 전면 산화시켜서 형성되고, 상기 금속 비아는 상기 금속 산화층을 형성하기 위하여 상기 금속기판을 산화시킬 때 산화되지 않은 부분에 해당하는 것을 특징으로 한다.
바람직하게는, 상기 금속은 알루미늄이고, 상기 금속 산화층은 알루미나인 것을 특징으로 하거나,
상기 금속 산화층 내에 존재하는 금속판을 더 포함하거나,
상기 금속 산화층의 소정 부분을 관통하는 하나 또는 그 이상의 관통홀을 포 함하며, 더욱 바람직하게는, 상기 관통홀의 내벽면을 따라서 형성되어 상기 금속 산화층 위로 일부 연장된 비아를 더 포함한다.
또한 바람직하게는, 금속 산화층의 배면에 금속층을 형성하고 금속 산화층 상면에 캐비티를 형성하여 구성된 소자 탑재부를 포함하며, 더욱 바람직하게는, 상기 소자 탑재부에 탑재되는 소자와 상기 패키지 기판을 도선으로 연결하는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위하여, 본 발명의 다른 측면에 의한 패키지 기판들을 적층한 다층 패키지 모듈은, 각각의 패키지 기판들은 비아의 상하에 있는 연결패드를 접촉하여 적층하는 것을 특징으로 하거나,
베이스 패키지 모듈과 상기 베이스 패키지 모듈 상하부에 패키지 기판이 적층된 다층 패키지 모듈에 있어서, 상기 패키지 기판은 배선 패드, 도선 및 소자를 노출하는 개구를 갖는 제2 금속 산화층과, 상기 제2 금속 산화층 내에, 상기 배선 패드와 연결 패드를 통하여 연결되는, 비아를 포함하여 이루어지는 것을 특징으로 한다.
더욱 바람직하게는, 상기 패키지 기판의 상기 개구 내의 상기 배선 패드, 도선 및 소자 상부는 절연층으로 채워져 있는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위하여, 본 발명의 또다른 측면에 의한 베이스 패키지 모듈은, 베이스 금속 기판과, 상기 베이스 금속 기판 상에 형성되고 내 부에 캐비티가 형성되어 있는 제1 금속 산화층과, 상기 캐비티 내의 상기 베이스 금속 기판 상에 실장되고 상기 캐비티 내의 측벽에 형성된 상기 제1 금속 산화층으로 절연된 소자와, 상기 소자와 베이스 금속 기판 상의 제1 금속 산화층 상에 형성된 배선 패드와 연결하는 도선을 포함하여 형성되는 것을 특징으로 한다.
바람직하게는, 상하부를 연결하기 위한 비아를 더 포함하는 것을 특징으로 하거나,
상기 소자가 실장되는 상기 캐비티 바닥에도 상기 제1 금속 산화층이 더 형성되어 있는 것을 특징으로 하며, 더욱 바람직하게는, 캐비티 바닥의 제1 금속산화층 위에 전극을 형성하는 것을 특징으로 한다.
또한 바람직하게는, 상기 베이스 패키지 모듈이나 패키지 기판들은 접착층으로 서로 접착되어 있는 것을 특징으로 하거나,
관통하는 관통홀이나 막힌홀이 형성되어 있는 것을 특징으로 하거나,
패키지 기판의 금속 산화층 상에는 수동 소자가 더 형성되어 있는 것을 특징으로 하거나,
최상부에 위치한 패키지 기판이나 베이스 패키지 모듈의 금속 산화층 상에는 표면실장부품들이 실장될 수 있는 것을 특징으로 하거나,
상기 패키지 기판 내부에 능동 또는 수동 소자를 탑재하는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위하여, 본 발명의 또다른 측면에 의한 다층 패키지 모듈의 제조방법은, 상기 캐비티 및 상기 금속 산화층을 형성하는 단계는, 상기 베이스 금속 기판을 선택적으로 양극 산화하여 상기 금속 산화층을 형성하는 단계와, 상기 금속 산화층을 선택적으로 식각하여 상기 베이스 금속 기판을 노출하는 상기 캐비티를 형성하는 단계로 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 금속 산화층을 선택적으로 식각할 때 상기 베이스 금속 기판 상에 금속 산화층을 일부 남기는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위하여, 본 발명의 또다른 측면에 의한 패키지 기판의 제조방법은, 금속기판의 상면과 배면의 소정 부분을 제거하여 리세스를 형성하는 단계; 상기 리세스 부분에 해당하는 상기 금속기판 부분이 완전히 산화될 때까지 상기 금속기판을 마스크 없이 전면 산화시켜 상기 리세스가 형성되지 않은 부분에 상기 금속기판을 구성하는 금속을 소정 두께만큼 남기는 단계; 및 상기 리세스가 형성되지 않은 부분에 남은 상기 금속 표면이 노출될 때까지 결과물을 양면 연마하여, 비아를 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 리세스는 상기 소정 부분을 식각하여 제거하므로써 형성되는 것을 특징으로 하거나,
상기 리세스는 상기 소정 부분을 가압장치로 가압함으로써 형성되는 것을 특징으로 하거나,
상기 리세스를 형성하는 단계는, 상기 금속 기판에 형성된 리세스의 깊이가 균일하지 않게 상면에 리세스를 형성하는 단계; 및 상기 금속 기판에 형성된 리세 스의 깊이가 균일하지 않게 배면에 리세스를 형성하는 단계를 포함하는 것을 특징으로 하며,
더욱 바람직하게는, 상기 금속 기판의 리세스를 비대칭적으로 형성하는 단계; 상기 금속기판을 산화시켜 금속 산화층을 형성하고, 상기 리세스가 형성되지 않은 부분에 상기 금속기판을 구성하는 금속을 소정 두께만큼 남기는 단계; 및 상기 리세스가 형성되지 않은 부분에 남은 상기 금속의 표면이 노출될 때까지 결과물의 배면을 연마하고, 상기 금속 산화층의 상면을 식각하여 배면에 금속층을 갖는 소자 탑재부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상술한 바와 같이 본 발명의 다층 패키지 모듈은 금속 기판을 이용하여 구성하고 제조한다. 이에 따라, 본 발명의 다층 패키지 모듈은 인쇄회로기판이나 LTCC 기판보다 기판 자체 가격이 낮고 가공이 용이하기 때문에 저렴하게 제조할 수 있다.
본 발명의 다층 패키지 모듈은 금속 기판을 이용하기 때문에 인쇄회로기판이나 LTCC 기판보다 열적 신뢰성 및 열 방출 성능이 우수하다
또한, 본 발명의 다층 패키지 모듈은 금속 기판을 이용하여 형성된 금속 산화층을 식각하여 캐비티를 형성하기 때문에 캐비티 형성시 가공이 용이하고, 가공된 캐비티의 편차를 줄일 수 있다.
더하여, 본 발명의 다층 패키지 모듈은 금속 기판을 이용하기 때문에 열적 및 기계적 특성이 우수하다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명의 다층 패키지 모듈은 세라믹 또는 수지 기판으로 이루어진 인쇄회로기판이나 LTCC 기판의 단점을 극복하기 위하여 금속 기판을 이용하여 제조한다. 본 발명의 다층 패키지 모듈은 금속 기판을 이용하여 자체 가격이 저렴하고 가공이 용이하기 때문에 인쇄회로기판이나 LTCC 기판을 이용하는 것보다 저렴하게 제조할 수 있다.
또한, 본 발명의 다층 패키지 모듈의 제조에 이용되는 금속 기판은 인쇄회로기판이나 LTCC 기판보다 열적 신뢰성 및 열 방출 성능이 우수하여 열이 문제되는 회로를 탑재할 수 있다. 또한, LTCC 기판은 소결(sintering)을 통하여 수축되는 과정이 있어서 패턴 크기의 변경(variation)이 크지만, 본 발명과 같이 금속 기판을 이용할 경우 낮은 온도에서 다층 패키지 모듈 공정이 이루어지므로 열에 의한 수축이 없다.
이하에서 설명하는 다층 패키지 모듈은, 예를 모식적으로 설명한 것이므로 이에 본 발명이 한정되지 않는다.
도 1은 본 발명에 의한 다층 패키지 모듈의 전형적인 예를 도시한 단면도이다.
도 1에 도시된 다층 패키지 모듈은 베이스 패키지 모듈(200)과, 베이스 패키 지 모듈(200) 상부에 적층된 다수의 패키지 기판(100a, 100b, 100c)을 포함한다. 베이스 패키지 모듈(200)은 베이스 금속 기판(40) 내에 금속 산화층(44)이 형성되고, 상기 금속 산화층(44)의 소정부위에 다시 캐비티(47)가 형성되어, 결국 상기 캐비티(47) 측면에 금속 산화층(44)이 위치하도록 하며, 캐비티(47) 내의 베이스 금속 기판(40) 상에 부착(실장)되고 금속 산화층(44)에 의해 절연된 소자(48, 칩), 예컨대 능동 소자 및 수동 소자,를 포함한다. 베이스 금속 기판(40)은 알루미늄 기판으로 구성하고, 금속 산화층(44)은 알루미늄 산화막(알루미나)으로 구성할 수 있다. 소자(48)의 양측에 배선패드(61)가 위치하고, 소자(48)의 전극(48a)과 배선 패드(61)는 와이어(50)로 와이어 본딩되어 있다. 배선 패드(61) 아래에는 또 다른 금속 산화층(44)이 형성될 수 있고, 특별히 베이스 금속 기판에 그라운드를 연결할 경우에는 금속 산화층(44)이 형성되지 않을 수 있다.
베이스 패키지 모듈(200) 상에, 배선 패드(61)와 와이어(50) 및 소자(48)를 노출하는 개구(22)를 갖는 제2 금속 산화층(18)을 포함하고 금속 산화층(18)의 소정부위에, 배선 패드(61)와 연결 패드(62)를 통하여 연결되는 비아(20)를 갖는 제1 패키지 기판(100a)이 적층된다. 개구(22) 내의 배선 패드(61), 와이어(50) 및 소자(48) 상부에는 절연층(60), 예컨대 폴리이미드층으로 채운다. 절연층(60)은 필요에 따라서 형성되지 않을 수도 있다. 베이스 패키지 모듈(200)과 제1 패키지 기판(100a)은 접착층(66)을 통하여 접착된다. 제1 패키지 기판(100a)은 후에 적층되는 제2 패키지 기판(100b)과의 연결을 위한 연결 부재 역할을 수행하며, 제1 패키지 기판(100a)에 수동 소자(미도시)가 더 형성되어 있을 수 도 있다.
제1 패키지 기판(100a) 및 개구(22) 상부에는 금속 산화층(18)을 포함하고, 금속 산화층(18)의 상하에 있는 연결 패드(62)를 통하여 연결되는 비아(20)를 갖는 제2 패키지 기판(100b)이 적층된다. 제2 패키지 기판(100b)의 중앙부에는 수동 소자(64)가 탑재되어 있다. 제1 패키지 기판(100a)과 제2 패키지 기판(100b)은 접착층(66)을 통하여 접착된다.
제2 패키지 기판(100b)과 마찬가지로, 제2 패키지 기판(100b) 상부에 위치하고, 상하에 있는 연결 패드(62)를 통하여 연결되는 비아(20)를 갖는 제3 패키지 기판(100c)이 적층된다. 제3 패키지 기판(100c)의 중앙부에는 수동 소자(64)가 탑재되어 있다. 제3 패키지 기판(100c) 상부에는 표면실장 부품들이 실장 될 수 있다.제2 패키지 기판(100b)과 제3 패키지 기판(100c)은 접착층(66)을 통하여 접착된다.
도 1의 예에서는, 패키지 기판(100a, 100b, 100c)의 숫자가 3개 적층하는 것으로 설명하고 있으나, 필요에 따라 더 적게 2개만 적층할 수도 있고, 더 많이 적층할 수도 있다. 이하에서는 패키지 기판의 참조번호는 100으로 통일한다. 또한 베이스 패키지 모듈(200)은 하부에 다른 베이스 패키지 모듈이나 패키지 기판을 적층하거나 외부 연결용 랜드 등에 연결하기 위하여 비아(20a)를 형성할 수 있다. 그리고 이하에서는 다양한 형태의 패키지 기판(100)이나 다양한 형태의 베이스 패키지 모듈(200)의 구조나 제조방법을 설명하며, 이를 도 1에 적용할 수 있다. 또한, 이하에서는 패키지 기판(100)간의 적층 구조 및 그 방법도 자세하게 설명한다.
패키지 기판 및 그 제조방법
도 2a 내지 도 2e는 본 발명의 일 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위한 단면도들이다.
도 2a 및 도 2b를 참조하면, 금속 기판(12), 예컨대 알루미늄 기판을 준비한다. 준비된 금속 기판(12)의 상하면에 마스크층(14)을 형성한다. 마스크층(14)을 이용하여 금속 기판(12)을 선택적으로 일부 식각하여 리세스(16)를 형성한다.
도 2c 를 참조하면, 마스크층(14)을 제거한다. 도 2d를 참조하면, 금속 기판(12)의 상하면을 전면적으로 양극산화 시켜 금속 산화층(18)과, 상기 금속 산화층(18)의 내부에 구성되는 금속층(12a)을 형성한다. 금속 기판(12)이 알루미늄 기판일 경우, 금속 산화층(18)은 알루미늄 산화층이 된다.
도 2e를 참조하면, 금속층(12a)의 상하부에 형성된 금속 산화층(18)을 연마(lapping 또는 polishing)하여 평탄하게 하면, 금속층(12a)은 상하부가 노출된 비아(20)가 된다. 결과적으로, 금속 산화층(18)의 소정 부분, 예를 들어, 양측부에 비아(20)가 형성된 패키지 기판(100)이 완성된다.
도 3a 내지 도 3c는 본 발명의 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 금속 기판(12), 예컨대 알루미늄 기판을 준비한다. 준비된 금속 기판(12)을 관통하는 관통홀(22, through hole)을 형성한다. 관통홀(22)은 디자인에 따라 다양한 크기로 복수개 형성할 수 있다. 도 3a에서는, 금속 기판의 중앙부에는 넓은 면적의 관통홀(22)이 형성되어 있고, 양측부에는 좁은 면적의 관통홀(22)이 형성되어 있다.
도 3b를 참조하면, 관통홀(22)이 형성된 금속 기판(12)을 전면적으로 양극산화 시켜 금속 산화층(18)을 형성한다. 이에 따라, 금속 기판(12)은 금속 산화층(18)의 내부에 금속층(12a)이 형성된다. 금속 기판(12)이 알루미늄 기판일 경우, 금속 산화층(18)은 알루미늄 산화층이 된다.
도 3c를 참조하면, 금속층(12a)의 상하부에 형성된 금속 산화층(18)을 연마(lapping 또는 polishing)하여 평탄하게 하면, 금속층(12a)은 상하부가 노출된 비아(20)가 된다. 결과적으로, 관통홀(22)이 형성된 금속 산화층(18)의 양측부에 비아(20)가 형성된 패키지 기판(100)이 완성된다.
도 4a 내지 도 4c는 본 발명의 또 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 도 3c에 의하여 만들어진 패키지 기판(100)을 준비한다. 즉, 관통홀(22)이 형성된 금속 산화층(18)의 양측부에 비아(20)가 형성된 패키지 기판(100)이 완성된다.
도 4b 및 도 4c를 참조하면, 금속 산화층(18)에 형성된 관통홀(22)에 제2 비아(20a) 및 제3 비아(20b)를 형성한다. 제2 비아(20a)는 플레이팅(도금), 실크 스크린 등의 방법을 이용하여 관통홀(22)을 완전히 채워 완성한다. 제3 비아(20b)는 관통홀(22)을 완전히 채우지 않고 표면을 따라 금속층을 형성하여 완성한다. 결과적으로, 금속 산화층(18) 내에 다양한 형태의 비아(20, 20a, 20b)를 갖는 패키지 기판(100)이 완성된다. 본 명세서에서, 비아는 참조번호를 20으로 통칭한다.
도 5a 및 도 5b는 본 발명의 또 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
구체적으로, 도 5a에 도시한 바와 같이 금속 기판(12), 예컨대 알루미늄 기판을 준비한다. 준비된 금속 기판(12)의 상하면에 홈(302)을 갖는 금형(304)을 위치시킨다. 도 5b에 도시한 바와 같이 금형(304)을 이용하여 금속 기판(12)을 가압 하여 리세스(16)를 갖는 금속 기판(12)이 마련된다. 금속 기판(12)으로 이용되는 알루미늄은 가공이 쉽고 무른 특성을 가지기 때문에, 금형을 이용하여 프레싱할 경우 쉽게 대량으로 리세스(16)를 갖는 금속 기판(12)을 제조할 수 있다.
이어서, 도 2d 및 도 2e에 도시한 바와 같은 공정을 동일하게 진행한다. 즉, 리세스(16)를 갖는 금속 기판(12)을 전면 양극 산화하고, 양면 연마 공정을 거쳐 금속 산화층(18)의 양측부에 비아(20)가 형성된 패키지 기판(100)이 완성된다.
도 6a 내지 도 6g는 본 발명의 또 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 6a 및 도 6b를 참조하면, 금속 기판(12), 예컨대 알루미늄 기판을 준비한다. 준비된 금속 기판(12)의 상하면에 제1 마스크층(14a)을 형성한다. 제1 마스크층(14a)을 이용하여 금속 기판(12)을 선택적으로 일부 식각하여 제1 리세스(16a)를 형성한다.
도 6c 및 도 6d를 참조하면, 제1 마스크층(14a)을 제거한다. 이어서, 제1 리세스(16a)가 형성된 금속 기판(12) 상하면에 제2 마스크층(14b)을 형성한다. 제2 마스크층(14b)을 이용하여 금속 기판(12)을 선택적으로 일부 식각하여 제2 리세스(16b)를 형성한다. 리세스(16)를 형성할 때 앞서와 같이 금형을 이용한 프레싱 공정을 이용할 수 있다.
도 6e 및 도 6f를 참조하면, 제2 마스크층(14b)을 제거한다. 금속 기판(12)을 전면 양극산화 시켜 금속 산화층(18)을 형성한다. 이렇게 되면, 금속 산화층(18)내부에 금속층(12a)을 형성한다. 금속 기판(12)이 알루미늄 기판일 경우, 금속 산화층(18)은 알루미늄 산화층이 된다.
도 6g를 참조하면, 금속층(12a)의 상하부에 형성된 금속 산화층(18)을 연마(lapping 또는 polishing)하여 평탄하게 하면, 금속층(12a)의 일부는 상하부가 노출된 비아(20)가 되고, 내부에는 금속판(21)이 형성된다. 결과적으로, 금속 산화층(18)의 양측부에 비아(20)가 형성되고, 내부에 금속판(21)이 형성된 패키지 기판(100)이 완성된다.
이와 같이 본 실시예는 금속 기판의 두께를 순차적으로 조절하여 양극 산화 후에 비아를 만드는 것뿐만 아니라 금속 기판 내부에 금속판을 형성할 수 있다. 이렇게 되면, 금속판은 배선으로 작용할 수도 있고, 그라운드 평면 및 파워 평면으로도 작용할 수 있다.
도 7a 내지 도 7g는 본 발명의 또 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다. 도 7a 내지 도 7g에서는, 금속 산화층 내에 금속층으로 이루어진 소자 탑재부가 위치하고, 금속 산화층 내에 비아(20)도 형성된 패키지 기판(100)이 형성된다.
도 7a를 참조하면, 베이스 금속 기판(40), 예컨대 알루미늄 기판을 준비한다. 금속 기판(40)의 상면 및 배면에 마스크층(42)을 형성한다. 베이스 금속 기 판(40)의 상면에 형성되는 제1 마스크층(42)은 베이스 금속 기판(40)의 표면을 넓게 노출하며, 베이스 금속 기판(40)의 배면에 형성되는 제1 마스크층(42)은 배면을 좁게 노출한다.
도 7b를 참조하면, 마스크층(42)을 이용하여 베이스 금속 기판(40)을 선택적으로 일부 식각하여 베이스 금속 기판(40)의 상면 및 배면에 리세스(52)를 형성한다. 베이스 금속 기판(40)의 상면에 형성되는 리세스(52)는 넓은 폭으로 형성되면, 베이스 금속 기판(40)의 배면에 형성되는 리세스(52)는 좁은 폭으로 형성된다.
도 7c 및 도 7d를 참조하면, 마스크층(42)을 제거한다. 베이스 금속 기판(40)을 전면 양극산화 시켜 금속 산화층(54)을 형성한다. 이렇게 되면, 금속 산화층(54)의 중앙 및 양측부에 금속층(40a)이 형성된다. 베이스 금속 기판(40)이 알루미늄 기판일 경우, 금속 산화층(54)은 알루미늄 산화층이 된다.
도 7e를 참조하면, 금속층(40a)의 상하부에 형성된 금속 산화층(54)을 연마(lapping 또는 polishing)하여 평탄화한다. 이렇게 되면, 금속 산화층(54)의 중앙부에 형성된 금속층(40a)은 배면이 노출되어 소자 탑재부(56)가 되며, 양측부에 형성된 금속층(40a)은 상하부가 노출된 비아(20)가 된다.
도 7f 및 7g를 참조하면, 소자 탑재부(56) 상의 금속 산화층(54)을 선택적으로 식각하여 소자, 예컨대 능동 소자가 위치할 캐비티(47)를 형성한다. 이어서, 소자 탑재부(56) 양측의 금속 산화층(54) 상부에 수동 소자(58) 및 배선 패드(61)를 형성한다. 수동 소자(58)는 금속 산화층(54)의 배선층(미도시) 상에 표면 실장할 수도 있고, 반도체 공정을 이용하여 형성할 수 도 있다.
베이스 패키지 모듈 및 그 제조방법
앞서 도 1의 모식도에서는 베이스 금속 기판(40) 내에 소자(48)를 하나 부착하는 것으로 도시하였으나, 이하에서 설명하는 바와 같이 베이스 금속 기판(40) 내에, 필요에 따라서는 복수개 부착할 수 도 있다.
도 8a 내지 도 8e는 본 발명의 일 예에 의한 베이스 패키지 모듈 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 8a를 참조하면, 베이스 금속 기판(40), 예컨대 알루미늄 기판을 준비한다. 금속 기판(40)의 상면 및 배면에 제1 마스크층(42)을 형성한다. 베이스 금속 기판(40)의 상면에 형성되는 제1 마스크층(42)은 일부 베이스 금속 기판(40)의 표면을 노출하며, 베이스 금속 기판(40)의 배면에 형성되는 제1 마스크층(42)은 배면 전체에 형성된다.
도 8b 및 도 8c를 참조하면, 제1 마스크층(42)을 마스크로 하여 베이스 금속 기판(40)의 표면 일부를 선택적으로 양극산화 시켜 금속 산화층(44)을 형성한다. 다시 말해, 베이스 금속 기판(40)의 일부 영역에 금속 산화층(44)이 형성된다. 이어서, 제1 마스크층(42)을 제거한다.
도 8d를 참조하면, 베이스 금속 기판(40) 상에서 금속 산화층(44)을 일부 덮고, 베이스 금속 기판(40)의 배면을 전체적으로 덮는 제2 마스크층(46)을 형성한다. 이어서, 제2 마스크층(46)을 식각 마스크로 금속 산화층(44)을 식각하여 소자가 위치할 캐비티(47)를 형성한다. 캐비티(47) 형성시 본 발명은 식각 공정을 이용 하기 때문에 가공이 용이하고 가공된 캐비티의 편차를 줄일 수 있다.
도 8e를 참조하면, 제2 마스크층(46)을 제거한다. 이어서, 캐비티(47) 내에 소자(48)를 에폭시와 같은 접착제(미도시)를 이용하여 부착하고 고정한다. 본 발명의 소자(48)는 베이스 금속 기판(40)의 캐비티에 탑재하기 때문에 종래의 인쇄회로기판이나 LTCC 기판보다 열적 및 기계적 특성이 우수하여 응력에 의한 변형 발생을 방지할 수 있다. 그리고 소자(48)는 캐비티(47) 내의 측면에 위치하는 금속 산화층(44)으로 절연된다.
다음에, 베이스 금속 기판(40) 상의 금속 산화층(44) 상에 배선 패드(61)를 형성하여, 상기 소자(48)의 전극과 금속 산화층(44) 상의 배선 패드(61)를 와이어(50)로 연결하여 베이스 패키지 모듈(200)을 완성한다.
도 9a 내지 도 9f는 본 발명의 다른 예에 의한 베이스 패키지 모듈 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 9a를 참조하면, 베이스 금속 기판(40), 예컨대 알루미늄 기판을 마스킹 공정을 이용하여 베이스 금속 기판(40)의 표면 일부를 선택적으로 양극산화 시켜 금속 산화층(44)을 형성한다. 다시 말해, 베이스 금속 기판(40)의 일부 영역에 금속 산화층(44)이 형성된다.
도 9b 내지 도 9d를 참조하면, 베이스 금속 기판(40) 상에서 금속 산화층(44)을 일부 덮고, 베이스 금속 기판(40)의 배면을 전체적으로 덮는 마스크층(46)을 형성한다. 이어서, 마스크층(46)을 식각 마스크로 금속 산화층(44)을 식각하여 소자가 위치할 캐비티(47)를 형성한다. 이어서, 마스크층(46)을 제거한다.
도 9e 및 도 9f를 참조하면, 캐비티(47) 내에 소자(48)를 에폭시와 같은 접착제(미도시)를 이용하여 부착하고 고정한다. 그리고 소자(48)는 캐비티(47) 내의 측면에 형성된 금속 산화층(44)으로 절연된다. 다음에, 소자(48)의 전극(48a)과 금속 산화층(44) 상에 형성된 배선패드(61)를 와이어(50)로 연결할 수 있다.
특히, 도 9f에서는 캐비티 내의 아래에 별도의 하부 전극(51)을 형성하고, 소자(48)의 상부 전극(48a)을 배선 패드(61)와 와이어(50)로 연결한다. 이렇게 하면, 상하에 전극을 갖는 소자(48)를 탑재시킬 수 있고, 베이스 금속 기판(40)이 아닌 다른 신호 라인에 하부 전극(51)을 연결할 수 있다.
패키지 기판의 연결 패드 및 그 형성 방법
도 10a 내지 도 10c는 본 발명의 일 예에 의한 패키지 기판의 연결 패드 구조 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 10a를 참조하면, 앞서와 같은 다양한 패키지 기판(100)을 준비한다. 도 10a에서는 편의상 도 2e의 패키지 기판(100)을 예로 들어 설명한다. 즉, 도 10a에서는 금속 산화층(18)의 양측부에 비아(20)가 형성된 패키지 기판(100)이 준비된다.
도 10b를 참조하면, 금속 산화층(18) 및 비아(20)를 포함하는 패키지 기판의 상면 및 배면에 금속층(62a)을 형성한다. 상기 금속층(62a)은 후에 연결 패드, 수동 소자, 금속 배선층을 형성하는 데 이용할 수 있다. 금속층(62a)은 패키지 기판의 상면 및 배면에 금속 시트를 부착하거나, 도금 방법을 이용하여 형성한다.
도 10c를 참조하면, 금속층(62a)을 마스킹 및 식각 공정을 통하여 습식 또는 건식 식각하여 연결 패드(62), 또는 금속 배선이나 수동 소자를 형성한다. 연결 패드(62)는 금속 산화층(18)의 표면이나 비아(20)의 표면에 형성되어, 복수개의 패키지 기판(100)을 연결할 때 이용될 수 있다. 연결 패드(62), 또는 금속 배선이나 수동 소자는 실크 스크린등의 방법으로 형성할 수 도 있다.
도 11a 및 도 11b는 본 발명의 다른 예에 의한 패키지 기판의 연결 패드 구조 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 11a를 참조하면, 앞서와 같은 다양한 패키지 기판(100)을 준비한다. 도 11a에서는 편의상 도 2e의 패키지 기판(100)을 예로 들어 설명한다. 즉, 도 11a에서는 금속 산화층(18)의 양측부에 비아(20)가 형성된 패키지 기판(100)이 준비된다.
도 11b를 참조하면, 금속 산화층(18) 및 비아(20)를 포함하는 패키지 기판(100)의 상면 및 배면에 연결 패드(62), 또는 금속 배선이나 수동 수자를 바로 형성한다. 연결 패드(62), 또는 금속 배선이나 수동 소자는 실크스크린 또는 반도체 공정 등을 통하여 형성한다. 연결 패드(62)는 금속 산화층(18)의 표면이나 비아(20)의 표면에 형성되어, 복수개의 패키지 기판(100)을 연결할 때 이용될 수 있다.
연결 패드가 형성된 패키지 기판들의 다층 적층 방법 및 그 구조
이하에서는 연결 패드가 형성된 패키지 기판들의 다층 적층 방법을 설명하 나, 이러한 방법을 베이스 패키지 모듈을 적층할 때도 동일하게 적용할 수 있다. 이하 도면에서는 패키지 기판을 이용한 다층 적층 방법을 설명한다.
도 12a 내지 도 12c는 본 발명의 일 예에 의한 패키지 기판들의 다층 적층 방법 및 그 구조를 설명하기 위한 단면도들이다.
구체적으로, 앞서 설명한 바와 같은 연결 패드(62)가 형성된 복수개의 패키지 기판(100)들을 준비한다. 패키지 기판(100)은 금속 산화층(18) 내에 비아(20)가 형성되어 있고, 비아(20) 상하에는 연결 패드(62)가 형성되어 있다. 연결 패드(62)의 형태나, 비아의 형태는 패키지 기판(100)의 디자인에 따라 다르게 구성된다.
연결패드(62)가 형성된 패키지 기판(100)들을 접착층(66)을 이용하여 적층한다. 이에 따라, 패키지 기판(100)들 사이에는 접착층(66)이 위치하게 된다. 패키지 기판(100)들의 적층 시에는 연결 패드(62)를 통하여 개개의 패키지 기판(100)들이 서로 연결되도록 한다.
도 12a 내지 도 12c에서, 앞서 참조번호와 동일한 것은 동일한 부재를 나타낸다.
도 13a 및 도 13b는 본 발명의 다른 예에 의한 패키지 기판들의 다층 적층 방법 및 그 구조를 설명하기 위한 단면도들이다.
도 13a를 참조하면, 앞서 설명한 바와 같은 연결 패드(62)가 형성된 복수개의 패키지 기판(100)들을 준비한다. 패키지 기판(100)은 금속 산화층(18) 내에 비아(20)가 형성되어 있고, 비아(20) 상하에는 연결 패드(62)가 형성되어 있다. 연결 패드(62)의 형태나, 비아의 형태는 패키지 기판(100)의 디자인에 따라 다르게 구성 된다. 이어서, 패키지 기판(100)의 상면이나 배면 상에 실크 스크린 방법등을 이용하여 선택적으로 접착층(66)을 형성한다.
도 13b를 참조하면, 연결패드(62)가 형성된 패키지 기판(100)들을 적층하여 접합한다. 이에 따라, 패키지 기판(100)들 사이에는 접착층(66)이 위치하게 된다. 패키지 기판(100)들의 적층 시에는 연결 패드(62)를 통하여 개개의 패키지 기판(100)들이 서로 연결되도록 한다.
도 14는 본 발명의 또 다른 예에 의한 패키지 기판들의 다층 적층 방법 및 그 구조를 설명하기 위한 단면도들이다.
도 14를 참조하면, 앞서와 같이 만들어진 다층의 패키지 기판(100)들을 준비한다. 더하여, 다층의 패키지 기판(100)들을 관통하는 관통홀(70)이나 다층의 패키지 기판(100)들 중 일부에만 막힌홀(72)을 형성한다. 추가적으로, 관통홀(70)에는 금속 물질을 채워 관통 비아(76)를 형성한다. 막힌홀(72)에는 금속 물질을 채워 막힌 비아(78)를 형성한다. 도 14에서, 참조번호 74는 접촉 금속층을 나타낸다. 도 14와 같이, 패키지 기판을 적층한 후, 다양한 형태로 가공하여 패키지 기판을 이용할 수 있다.
도 1은 본 발명에 의한 다층 패키지 모듈의 전형적인 예를 도시한 단면도이다.
도 2a 내지 도 2e는 본 발명의 일 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4c는 본 발명의 또 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위한 단면도들이다.
도 5a 및 도 5b는 본 발명의 또 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 6a 내지 도 6g는 본 발명의 또 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 7a 내지 도 7g는 본 발명의 또 다른 예에 의한 패키지 기판의 구조 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 8a 내지 도 8e는 본 발명의 일 예에 의한 베이스 패키지 모듈 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 9a 내지 도 9f는 본 발명의 다른 예에 의한 베이스 패키지 모듈 및 그 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 10a 내지 도 10c는 본 발명의 일 예에 의한 패키지 기판의 연결 패드 구 조 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 11a 및 도 11b는 본 발명의 다른 예에 의한 패키지 기판의 연결 패드 구조 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 12a 내지 도 12c는 본 발명의 일 예에 의한 패키지 기판들의 다층 적층 방법 및 그 구조를 설명하기 위한 단면도들이다.
도 13a 및 도 13b는 본 발명의 다른 예에 의한 패키지 기판들의 다층 적층 방법 및 그 구조를 설명하기 위한 단면도들이다.
도 14는 본 발명의 또 다른 예에 의한 패키지 기판들의 다층 적층 방법 및 그 구조를 설명하기 위한 단면도들이다.

Claims (26)

  1. 평판 형태의 금속 산화층; 상기 금속 산화층의 소정 부분을 적어도 한 곳 이상 관통하여 형성되고 상기 금속 산화층과 동일한 두께를 가지는 적어도 하나 이상의 금속 비아; 상기 금속 산화층 내에 존재하는 금속판을 포함하여 구성되고,
    상기 금속 산화층은 금속기판을 마스크 없이 전면 산화시켜서 형성되고, 상기 금속 비아는 상기 금속 산화층을 형성하기 위하여 상기 금속기판을 산화시킬 때 산화되지 않은 부분에 해당하는 것을 특징으로 하는 패키지 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 평판 형태의 금속 산화층; 상기 금속 산화층의 소정 부분을 적어도 한 곳 이상 관통하여 형성되고 상기 금속 산화층과 동일한 두께를 가지는 적어도 하나 이상의 금속 비아; 상기 금속 산화층 상면에 캐비티를 형성하여 구성된 소자 탑재부; 상기 소자 탑재부에 실장되고 상기 소자 탑재부내의 측벽에 형성된 상기 금속 산화층으로 절연된 소자; 상기 소자와 상기 금속 산화층 상에 형성되어 상기 금속 비아와 연결된 배선 패드를 연결하는 도선을 포함하고,
    상기 금속 산화층은 금속기판을 마스크 없이 전면 산화시켜서 형성되고, 상기 금속 비아는 상기 금속 산화층을 형성하기 위하여 상기 금속기판을 산화시킬 때 산화되지 않은 부분에 해당하고, 상기 금속 산화층의 배면에 금속층을 형성하는 것을 특징으로 하는 패키지 기판.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 금속기판의 상면과 배면의 소정 부분을 제거하여 리세스를 형성하는 단계;
    상기 리세스 부분에 해당하는 상기 금속기판 부분이 완전히 산화될 때까지 상기 금속기판을 마스크 없이 전면 산화시켜 상기 리세스가 형성되지 않은 부분에 상기 금속기판을 구성하는 금속을 소정 두께만큼 남기는 단계; 및
    상기 리세스가 형성되지 않은 부분에 남은 상기 금속 표면이 노출될 때까지 결과물을 양면 연마하여, 비아를 형성하는 단계를 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  23. 제22항에 있어서, 상기 리세스는 상기 소정 부분을 식각하여 제거하므로써 형성되는 것을 특징으로 하는 패키지 기판의 제조방법.
  24. 제22항에 있어서, 상기 리세스는 상기 소정 부분을 가압장치로 가압함으로써 형성되는 것을 특징으로 하는 패키지 기판의 제조방법.
  25. 제22항에 있어서, 상기 리세스를 형성하는 단계는,
    상기 금속 기판에 형성된 리세스의 깊이가 균일하지 않게 상면에 리세스를 형성하는 단계; 및
    상기 금속 기판에 형성된 리세스의 깊이가 균일하지 않게 배면에 리세스를 형성하는 단계를 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  26. 제 25항에 있어서,
    상기 금속 기판의 리세스를 비대칭적으로 형성하는 단계;
    상기 금속기판을 산화시켜 금속 산화층을 형성하고, 상기 리세스가 형성되지 않은 부분에 상기 금속기판을 구성하는 금속을 소정 두께만큼 남기는 단계; 및
    상기 리세스가 형성되지 않은 부분에 남은 상기 금속의 표면이 노출될 때까지 결과물의 배면을 연마하고, 상기 금속 산화층의 상면을 식각하여 배면에 금속층을 갖는 소자 탑재부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
KR1020070076676A 2007-07-31 2007-07-31 패키지 기판 및 그 제조방법 KR100907508B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070076676A KR100907508B1 (ko) 2007-07-31 2007-07-31 패키지 기판 및 그 제조방법
PCT/KR2007/004487 WO2009017271A2 (en) 2007-07-31 2007-09-18 Metal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
US12/667,263 US20100326707A1 (en) 2007-07-31 2007-09-18 Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
EP07808277A EP2174349A2 (en) 2007-07-31 2007-09-18 Metal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
JP2010519133A JP2010534950A (ja) 2007-07-31 2007-09-18 金属ベースパッケージ基板とこれを利用した３次元多層パッケージモジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076676A KR100907508B1 (ko) 2007-07-31 2007-07-31 패키지 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090012664A KR20090012664A (ko) 2009-02-04
KR100907508B1 true KR100907508B1 (ko) 2009-07-14

Family

ID=40305027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076676A KR100907508B1 (ko) 2007-07-31 2007-07-31 패키지 기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20100326707A1 (ko)
EP (1) EP2174349A2 (ko)
JP (1) JP2010534950A (ko)
KR (1) KR100907508B1 (ko)
WO (1) WO2009017271A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2557593A1 (en) * 2010-04-30 2013-02-13 Wavenics, Inc. Integrated-terminal-type metal base package module and a method for packaging an integrated terminal for a metal base package module
WO2012073875A1 (ja) * 2010-11-30 2012-06-07 富士フイルム株式会社 絶縁基板およびその製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
TWI574363B (zh) * 2011-07-05 2017-03-11 鴻海精密工業股份有限公司 晶片封裝體
US9516150B2 (en) 2013-08-14 2016-12-06 Samsung Electro-Mechanics Co., Ltd. Cover for electronic device, antenna assembly, electronic device, and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081879A (ko) * 2002-04-15 2003-10-22 김성일 다층 알루미늄 인쇄 배선 기판 제조 공정
KR20040006316A (ko) * 2002-07-11 2004-01-24 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법
KR20060059630A (ko) * 2004-11-29 2006-06-02 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL120866A0 (en) * 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
JP2002329822A (ja) * 2001-04-24 2002-11-15 Signality System Engineering Co Ltd 複合要素を有する金属基板
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP4089520B2 (ja) * 2003-06-12 2008-05-28 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板、多層配線板及び半導体装置
JP5062583B2 (ja) * 2005-10-20 2012-10-31 日本ミクロン株式会社 電子部品用パッケージ
US7598610B2 (en) * 2007-01-04 2009-10-06 Phoenix Precision Technology Corporation Plate structure having chip embedded therein and the manufacturing method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081879A (ko) * 2002-04-15 2003-10-22 김성일 다층 알루미늄 인쇄 배선 기판 제조 공정
KR20040006316A (ko) * 2002-07-11 2004-01-24 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법
KR20060059630A (ko) * 2004-11-29 2006-06-02 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법

Also Published As

Publication number Publication date
JP2010534950A (ja) 2010-11-11
KR20090012664A (ko) 2009-02-04
US20100326707A1 (en) 2010-12-30
WO2009017271A2 (en) 2009-02-05
WO2009017271A3 (en) 2009-09-24
EP2174349A2 (en) 2010-04-14

Similar Documents

Publication Publication Date Title
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
JP4992158B2 (ja) ３次元アルミニウムパッケージモジュール及びその製造方法
US10460958B2 (en) Method of manufacturing embedded packaging with preformed vias
KR100934269B1 (ko) 반도체 및 전자 서브-시스템 패키징을 위한 칩 캐리어 기판및 인쇄 회로 기판 상의 강체 웨이브 패턴 설계
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
KR20060026130A (ko) 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
US20070296075A1 (en) Package Using Selectively Anodized Metal and Manufacturing Method Thereof
KR20050007394A (ko) 반도체장치 및 그 제조방법
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
US20110174526A1 (en) Circuit module
KR100735825B1 (ko) 다층 패키지 구조물 및 그의 제조방법
KR20110128227A (ko) 다층 프린트 기판 및 그 제조 방법
JP2009004813A (ja) 半導体搭載用配線基板
KR100894247B1 (ko) 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법
KR100625196B1 (ko) 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
KR100464562B1 (ko) 반도체 패키지
JP4428376B2 (ja) 半導体チップ搭載用基板の製造法
KR101360600B1 (ko) 수동소자의 솔더링 실장을 위한 구조를 가지는인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및그의 제조방법
JP2006186396A (ja) 半導体搭載用配線基板
KR19980025868A (ko) 메탈 볼 그리드 어레이 패키지
JPH08236656A (ja) プリント配線板、及びそのプリント配線板を用いた半導体装置
JP2002237544A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee