KR100625196B1 - 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법 - Google Patents

선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법 Download PDF

Info

Publication number
KR100625196B1
KR100625196B1 KR1020060067470A KR20060067470A KR100625196B1 KR 100625196 B1 KR100625196 B1 KR 100625196B1 KR 1020060067470 A KR1020060067470 A KR 1020060067470A KR 20060067470 A KR20060067470 A KR 20060067470A KR 100625196 B1 KR100625196 B1 KR 100625196B1
Authority
KR
South Korea
Prior art keywords
inductor
metal
metal substrate
package
substrate
Prior art date
Application number
KR1020060067470A
Other languages
English (en)
Other versions
KR20060088532A (ko
Inventor
권영세
신성호
Original Assignee
(주)웨이브닉스이에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이브닉스이에스피 filed Critical (주)웨이브닉스이에스피
Priority to KR1020060067470A priority Critical patent/KR100625196B1/ko
Publication of KR20060088532A publication Critical patent/KR20060088532A/ko
Application granted granted Critical
Publication of KR100625196B1 publication Critical patent/KR100625196B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질 인덕터 제조방법에 관한 것으로서, 본 발명은 금속기판에 기생정전용량을 줄이고 인덕터 라인의 저항성분을 줄이는 인덕터를 제작하는 방법에 있어서, 상기 금속기판에 인덕터가 제작될 부분에 마스크물질을 부착하고 상기 금속기판 이면을 소정 깊이로 식각하는 과정, 금속기판에 금속산화층을 형성하여 인덕터를 제작할 부분을 다른 금속들과 전기적으로 격리시키는 과정, 금속기판에 부착된 마스크물질을 제거한 후 양극산화 되지 않은 금속층을 선택적으로 식각하여 인덕터의 하부라인을 형성하는 과정을 포함하여 이루어진 것을 특징으로 한다.
선택적 양극산화, 금속기판, 패키지, 수동소자, 반도체소자, 열방출, 비아, 금속산화,

Description

선택적 양극 산화된 금속을 이용한 패키지에서의 고품질 인덕터 제조방법{Fabrication method of high quality inductor in package using a selectively anodized metal}
도 1은 종래기술에 따른 열방출용 반도체 패키지의 일실시예를 보인 단면도이고,
도 2는 본 발명의 실시예에 따른 선택적 양극 산화된 금속을 이용한 패키지의 단면도이고,
도 3은 본 발명의 실시예에 따른 양극 산화된 금속기판 상부에 수동소자의 제작을 보인 단면도이고,
도 4 내지 도 7은 본 발명의 실시예에 따른 금속기판 위에 표면실장을 하기 위한 상호연결 비아를 이용한 BGA/LGA 제작과정을 나타내는 단면도이고,
도 8 내지 도 10은 본 발명의 실시예에 따른 금속기판에서의 상호연결 비아 제작과정을 설명하기 위한 단면도이고,
도 11 내지 도 13은 본 발명의 실시예에 따른 금속기판과 양극산화공정을 이용한 고품질 계수를 가지는 인덕터의 제작과정을 나타내는 단면도이고,
도 14는 도 13에서 금속기판에 형성된 인덕터의 평면도이고,
도 15는 본 발명의 다른 실시예에 따른 선택적 양극 산화된 금속을 이용한 패키지 제작과정을 통해 제작된 양면 금속기판 패키지의 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 메탈커버 200 : 접착층
300, 310 : 반도체소자 311 : 와이어 본딩
312, 900 : 열전도성 접착물질 400, 401 : 양극산화막
410 : 수동소자 411 : 바이패스 커패시터
412 : 저항 413 : 커패시터
414 : 전송선 415 : 인덕터
500 : 금속기판 510 : 마스킹물질
520 : 금속산화층 600 : 솔더범프
700 : 비아홀 800 : 재분포화층
901 : 하부라인 902 : 상부라인
910 : 절연물질 920 : 절연층
본 발명은 선택적 양극 산화된 금속을 이용한 패키지 제작 방법에 관한 것으로, 패키지 재료로 많이 사용되는 금속 기판을 양극화 반응을 통하여 선택적으로 산화 금속막을 형성하고 시스템구성에 필요한 수동소자(인덕터, 커패시터, 저항, 전송선 등) 및 수동회로를 절연손실이 낮은 금속 산화층 위에 제작하고, 베어칩 상 태의 한개 이상의 반도체소자를 플리칩 본딩이나 와이어 본딩 방식에 의해 산화막이 형성된 금속기판 위에 부착하여 열을 효과적으로 방출할 수 있는 선택적 양극 산화된 금속을 이용한 패키지 제작방법에 관한 것이다.
일반적으로 반도체 장치용 패키지가 가져야할 가장 중요한 특성중의 하나는 열방출에 있다. 특히, 최근 반도체장치들의 고속화 고출력화에 따라 고열발생을 처리하는데 많은 개발이 요구되고 있다.
도 1은 종래기술에 따른 열방출용 반도체 패키지의 일실시예를 보인 단면도로서, 먼저 하부에 다수개의 형성된 솔더볼(SB)을 구비하는 기판(71)과, 상기 기판(71)의 상면부를 실링제(72)로 밀봉하는 메탈캡(79)을 각각 준비한다. 이때, 상기 기판(71)은 핀 그리드 어레이(PGA) 타입, 랜드 그리드 어레이(LGA) 타입, 볼 그리드 어레이(BGA) 타입 등과 같은 반도체 패키지에 적용될 수 있도록 인쇄회로기판, 세라믹 기판, 실리콘 기판 등의 재질로 되어 있다.
다음 상기와 같이 준비된 기판(71)의 다이패드(73)에 반도체 칩(74)을 실장한 후, 상기 반도체 칩(74)의 본딩패드와 기판(71)의 전극 패드를 본딩 와이어(75)로써 전기적으로 접속한다. 이때, 상기 본딩 수단은 본딩 와이어(75)에 의한 전기적 접속기술 대신 탭(TAB) 기술에 의해서도 적용가능하다.
그 다음, 상기 본딩수단에 의해 와이어 본딩이 완료되면, 반도체 칩(74)의 상면에 히트 스프레더(77)를 접착시키기 위한 접착제(76)를 도포한다. 이때, 상기 접착제(76)는 반도체 칩(74)의 표면에 영향을 주지 않아야 하며 히트 스프레더(77)를 적절히 지지해 주어야 한다.
상기 접착제(76)의 상부에는 플랫트 형상(flat type)의 히트 스프레더(77)가 탑재된다. 이때, 상기 히트 스프레더(77)는 접착제(76) 상면과 서멀 컴파운드(78) 사이에 탑재된다.
또한 상기 히트 스프레더(77)는 고 열전도도를 갖는 카파(Copper), 카파 합금(Copper alloy), 알루미늄(Aluminum), 알루미늄 합금(Aluminum alloy), 스틸(Steel), 스텐레스 스틸(Stainless steel) 중 임의의 군으로 선택되어 형성된다.
그 다음, 기판(71)의 상면이 메탈캡(79)으로 밀봉되는데, 밀봉전에 히트 스프레더(77)와 메탈캡(79) 사이에 서멀 컴파운드(78)를 도팅(dotting)함으로써 접착성 또는 열확산이 향상된다.
따라서 기판(71)과 메탈캡(79)이 밀봉제(72)에 의해 밀봉되며, 상기 밀봉제(72)의 경화시 서멀 컴파운드(78)도 경화된다.
이후, 상기 메탈캡(79)의 상면에는 고 열방출이 용이하도록 지느러미 형상의 히트 싱크(HS)를 부착함으로써, 열방출용 반도체 패키지 제조를 완료한다.
그러나, 이와 같은 종래기술에 따른 열 방출용 반도체 패키지는 메탈캡을 통해 열방출 효과를 다소 높일 수 있으나, 실제로 수동소자(인덕터, 커패시터, 저항, 전송선 등), 수동회로, 반도체가 실장되는 PCB(Printed Circuit Board) 등의 기판은 열전도특성이 낮은 플라스틱 또는 세라믹 기판을 사용하므로, 상기 소자에서 발생된 열에 의하여 기판표면에 전이된 열을 방출하는데 효과가 떨어지는 문제점이 있었다.
본 발명은 상기한 종래기술의 제반 문제점을 해결하기 위한 것으로, 그 목적은 금속기판에 고품질 인덕터를 구현하기 위하여 멤브레인 형태의 금속 산화막 위에 인덕터라인을 형성하도록 하는 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질 인덕터 제조방법을 제공함에 있다.
본 발명의 목적을 달성하기 위한 선택적 양극 산화된 금속을 이용한 패키지 제작과정은 금속기판에 기생정전용량을 줄이고 인덕터 라인의 저항성분을 줄이는 인덕터를 제작하는 방법에 있어서, 상기 금속기판에 인덕터가 제작될 부분에 마스크물질을 부착하고 상기 금속기판 이면을 소정 깊이로 식각하는 제 1 과정과, 상기 금속기판에 양극산화금속막을 형성하여 상기 인덕터를 제작할 부분이 다른 금속들과 전기적으로 격리시키는 제 2 과정과, 상기 금속기판에 부착된 마스크물질을 제거한 후 양극산화 되지 않은 금속층을 선택적으로 식각하여 인덕터의 하부라인을 형성하는 제 3 과정을 포함하여 이루어진 것을 특징으로 한다.
이와 같이 이루어진 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 선택적 양극 산화된 금속을 이용한 패키지의 구성도이다.
즉, 선택적 양극 산화된 알루미늄 같은 금속을 기판으로 사용한 시스템 페키지의 전체 구성도로서, 금속기판(500)에 마스킹물질로 'SiO2'또는 'SiNx'와 같은 얇은 박막을 부착하고, 양극화 반응(anodizing)을 하면 상기 금속기판(500)에 선택 적으로 특정한 두께를 가지는 양극 산화막(400)을 만들 수 있다.
상기한 과정으로 성장된 상기 양극산화막(400)에 시스템을 구현하는데 필요한 수동소자(410)가 집적되고, 플립칩 본딩을 이용하여 베어칩 상태의 반도체소자(300)와 집적된 수동소자(410)를 연결한다.
상기 반도체소자(310)는 열방출을 효과적으로 하기 위해서 양극산화가 형성되지 않은 금속 위에 열전도성 접착물질(312)을 사용하여 고정시키고, 와이어 본딩(311)을 통하여 양극산화막 위에 형성된 상기 수동소자(410)와 연결할 수도 있다.
그리고 표면실장을 위해서 상기 금속기판(500)에 상호연결 비아홀(700)을 통한 BGA(Ball Grid Array) 또는 LGA(Land Grid Array)타입의 솔더범프(600)를 형성한다.
상기 솔더범프(600)들을 비아홀(700) 바로 밑에 형성하지 않으려면 상기 금속기판(500) 밑에 재분포화층(Redistribution layer)(800)을 형성 한다.
상기 선택적 양극 산화된 금속기판(500) 상부에 집적된 상기 수동소자(410) 및 반도체소자들을 보호하기 위해서 메탈커버(100)가 전도성 에폭시 혹은 금속(metal to metal) 본딩 같은 방식을 이용한 접착층(200)을 사용하여 선택적 양극 산화된 금속기판(500)과 연결되어 있다.
상기 메탈커버(100)와 반도체소자(300)는 열전도성 접착물질(900)로 연결하면 열방출이 향상된다. 여기서 상기 소자들((300),(310) 등)을 보호하기 위해서 메탈커버(100)와 접착층(200) 대신 플라스틱 몰딩방식을 사용할 수도 있다.
도 3은 본 발명의 실시예에 따른 선택적으로 양극 산화된 금속기판 상부에 수동소자의 제작을 보인 단면도이다.
먼저, 양극 산화된 알루미늄 같은 금속은 마이크로파/밀리미터파 대역에서도 낮은 절연손실 특성을 가지므로, 고품질 계수의 수동소자 제작이 가능하다.
즉, 도 3에 도시된 바와 같이, 바이패스 커패시터(411)를 제작하기 위해서 수 마이크론 이내의 두께를 가지는 얇은 양극 산화층(401)과 접지층인 금속(500) 위에 전극용 금속 층을 부착한다.
그리고 두꺼운 두께를 가지는 양극 산화층(400) 위에는 저항(412), 커패시터(413), 전송선(414), 인덕터(415) 등이 반도체 제작공정에 의하여 제작된다.
본 발명의 다른 실시예로 도체인 금속기판을 사용하여 두꺼운 선택적 양극 산화공정을 이용하여 상호연결 비아를 제작한다.
도 4 내지 도 7은 본 발명의 다른 실시예에 따른 PCB기판 위에 표면실장을 하기 위한 상호연결 비아를 이용한 BGA/LGA 제작과정을 나타내는 단면도이다.
도 4는 금속기판 위에 마스킹물질 부착 및 패터닝 단면도로서, 이에 도시된 바와 같이 상기 금속기판(500) 상부에 SiO2 또는 SiNx 같은 마스킹물질(510)을 부착하고, 비아가 형성될 영역을 패터닝하게 된다.
도 5는 양극산화 공정으로 두꺼운 금속산화층(520)을 형성한 단면도이다.
도 6은 금속기판의 양극산화되지 않은 아래면을 제거한 단면도로서, 이에 도시된 바와 같이 도 5에서 양극산화가 되지 않은 상기 금속기판(500)의 뒷면을 기계적인 연마(lapping/polishing)나 화학적 식각을 통하여 상기 금속산화층(520)이 드 러날 때까지 금속을 제거한다.
그리고 선택적 양극산화를 위해 사용했던 SiO2 또는 SiNx 같은 마스킹 물질을 제거하고, PCB기판에 표면실장을 가능하게 하기 위해서 도금이나 실크스크린 방법 등을 통하여 솔더범프(600)를 BGA/LGA 타입으로 형성한다.
여기서, 도 5에서 상기 금속기판(500)의 아래 면에 기계적인 연마대신 필요한 부분에 화학적 식각만을 수행하면 필요한 부분에는 도 7에서 도시된 바와 같이 비아홀(700)을 갖는 금속 산화막층이 형성된다.
마지막으로 상기 형성된 비아홀(700)을 금속으로 채우면 상호연결 비아가 제작된다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 금속기판에서의 상호연결 비아 제작과정을 설명하기 위한 단면도이다.
도 8은 비아홀 형성 후 패터닝과정을 설명하기 위한 단면도로서, 도시된 바와 같이, 금속기판(500)을 식각이나 펀칭공정으로 금속을 제거하여 비아홀(700)을 형성한 후, 상기 금속기판(500) 양면에 마스크물질(510)을 부착하고 필요한 부분에 패턴닝을 수행한다.
도 9는 양극산화공정에 의하여 제작된 양면 금속산화층을 도시한 단면도로서, 이에 도시된 바와 같이, 접지층인 금속기판(500)과의 전기적 단락방지 및 비아홀(700) 간의 신호격리를 위해서 양극 산화공정을 수행한다.
도 10은 상호연결 비아를 형성한 단면도로서, 도시된바와 같이 상기 마스크물질(510)을 제거한 다음 통상적인 방식으로 비아홀(700)을 금속으로 채우면 선택 적 양면 금속산화층(400)을 갖는 상호연결 비아(800)가 제작된다.
도 11 내지 도 13은 본 발명의 또 다른 실시예에 따른 금속기판과 양극산화공정을 이용한 고품질 계수를 가지는 인덕터의 제작과정을 나타내는 단면도이다.
먼저, 고품질 인덕터를 구현하기 위해서 기판과의 기생정전용량을 줄이고 인덕터 라인의 저항성분을 줄이는 등의 노력이 필요하다. 이를 위하여 멤브레인 형태의 금속 산화막 위에 형성된 금속기판의 선택적 식각을 통하여 두꺼운 인덕터 라인을 형성한다.
도 11은 인덕터 제작을 위한 금속기판 식각을 표시한 단면도로서, 이에 도시된 바와 같이, 인덕터가 제작될 부분에 마스크 물질(510)을 부착하고 상기 금속기판(500)의 뒷면을 특정한 깊이로 식각한다.
도 12는 상기 금속기판(500)의 금속산화층(400) 형성을 표시한 단면도로서, 이에 도시된 바와 같이 양극산화공정을 이용하여 금속산화층(400)을 형성하여 인덕터를 제작할 부분(520)이 다른 금속들(500)과 전기적으로 격리가 되도록 한다.
도 13은 인덕터의 상,하부라인의 형성을 표시한 단면도로서, 이에 도시된 바와 같이 마스크 물질(510)을 제거한 후에 양극산화가 되지 않은 금속층(520)을 선택적 식각하여 인덕터의 하부라인(901)을 형성하고, 필요한 경우에 절연물질(910)을 부착한 후에 인덕터의 상부라인(902)을 형성한다.
상기 인덕터의 하부라인(901)과 상부라인(902)은 'A' 와 'B'에서 연결되며 전기적인 절연을 위하여 절연층(920)을 형성한다.
도 14는 본 발명의 실시예에 따라 제작되는 인덕터의 평면도로서, 이에 도시 된 바와 같이 상부라인(902)은 'A' 와 'B'지점에서 하부라인(901)과 연결된다.
도 15는 본 발명의 다른 실시예에 따른 선택적 양극 산화된 금속을 이용한 패키지 제작과정을 통해 제작된 양면 금속기판 패키지의 단면도이다.
먼저, 금속기판(500)의 양면에 마스크 물질을 부착하고 양면에 패터닝을 한 후에 양극산화를 수행하면 금속기판의 양면에 선택적으로 금속산화막층(400)이 형성된다.
이와 같이 금속기판(500) 양면에 각각 형성된 금속산화막층(400)에 수동소자(410)를 형성하거나 반도체소자(300)(310)들을 부착하게 된다. 수동소자(410)나 반도체소자(300)(310)뿐만 아니라, 표면실장을 위하여 솔더범프(600)도 형성이 가능하다.
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 선택적으로 양극산화된 금속기판에 제작하고자 하는 수동소자 및 반도체소자의 형태에 따라 다양한 형상으로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.
이상에서 설명한 바와 같이, 본 발명에 따른 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법은 선택적 양극 산화된 금속 위에 시스템 구성에 필요한 수동소자들을 제작하고, 베어칩 상태의 반도체 소자를 플립칩 본딩이나 와이어 본딩 방식을 이용하여 금속기판 위에 부착하므로 열을 효과적으로 방출할 수 있으 며, 선택적으로 양극산화된 금속층 위에 초고주파에서도 우수한 전기적 특성을 가지는 수동소자 집적이 가능한 효과가 있으며, 또한 시스템 부품들을 하나의 패키지로 통합하고, 패키지 내부에 수동소자들이 집적되기 때문에 시스템의 저가화, 소형화, 경량화 시킬 수 있는 효과가 있다.

Claims (2)

  1. 금속기판에 기생정전용량을 줄이고 인덕터 라인의 저항성분을 줄이는 인덕터를 제작하는 방법에 있어서,
    상기 금속기판에 인덕터가 제작될 부분에 마스크물질을 부착하고 상기 금속기판 이면을 소정 깊이로 식각하는 제 1 과정;
    상기 금속기판에 금속산화층을 형성하여 상기 인덕터를 제작할 부분을 다른 금속들과 전기적으로 격리시키는 제 2 과정; 및
    상기 금속기판에 부착된 마스크물질을 제거한 후 양극산화 되지 않은 금속층을 선택적으로 식각하여 인덕터의 하부라인을 형성하는 제 3 과정;을 포함하여 이루어진 것을 특징으로 하는 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질 인덕터 제조방법.
  2. 제 1 항에 있어서,
    상기 제 3 과정에 부가하여 상기 인덕터의 하부라인 형성후 절연물질을 부착한 후에 인덕터의 상부라인을 형성하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질 인덕터 제조방법.
KR1020060067470A 2006-07-19 2006-07-19 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법 KR100625196B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060067470A KR100625196B1 (ko) 2006-07-19 2006-07-19 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060067470A KR100625196B1 (ko) 2006-07-19 2006-07-19 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20040098769A Division KR100656295B1 (ko) 2004-11-29 2004-11-29 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법

Publications (2)

Publication Number Publication Date
KR20060088532A KR20060088532A (ko) 2006-08-04
KR100625196B1 true KR100625196B1 (ko) 2006-09-15

Family

ID=37176931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060067470A KR100625196B1 (ko) 2006-07-19 2006-07-19 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법

Country Status (1)

Country Link
KR (1) KR100625196B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081250A1 (en) * 2010-01-04 2011-07-07 Wavenics Inc. High quality passive element module having air cavity and method of manufacturing the same
WO2011136417A1 (ko) 2010-04-30 2011-11-03 주식회사 웨이브닉스이에스피 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081250A1 (en) * 2010-01-04 2011-07-07 Wavenics Inc. High quality passive element module having air cavity and method of manufacturing the same
WO2011136417A1 (ko) 2010-04-30 2011-11-03 주식회사 웨이브닉스이에스피 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법

Also Published As

Publication number Publication date
KR20060088532A (ko) 2006-08-04

Similar Documents

Publication Publication Date Title
KR100660604B1 (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
KR100656300B1 (ko) 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
US20070296075A1 (en) Package Using Selectively Anodized Metal and Manufacturing Method Thereof
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
TWI559478B (zh) 預置通孔之嵌入式封裝
US6548328B1 (en) Circuit device and manufacturing method of circuit device
CN107622983B (zh) 半导体封装装置及其制造方法
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
CN106252308B (zh) 晶片封装体与其制备方法
JP2006511085A (ja) 電子デバイス及びその製造方法
KR100625196B1 (ko) 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법
JP3912445B2 (ja) 半導体装置
JP2006156574A (ja) 回路装置およびその製造方法
JPH07183425A (ja) 半導体装置とその製造方法
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
JP4817548B2 (ja) 半導体装置およびその接続構造

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130712

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150825

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee