KR100656300B1 - 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법 - Google Patents

3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법 Download PDF

Info

Publication number
KR100656300B1
KR100656300B1 KR1020050133793A KR20050133793A KR100656300B1 KR 100656300 B1 KR100656300 B1 KR 100656300B1 KR 1020050133793 A KR1020050133793 A KR 1020050133793A KR 20050133793 A KR20050133793 A KR 20050133793A KR 100656300 B1 KR100656300 B1 KR 100656300B1
Authority
KR
South Korea
Prior art keywords
aluminum
package module
layer
substrate
alumina
Prior art date
Application number
KR1020050133793A
Other languages
English (en)
Inventor
김경민
권영세
Original Assignee
(주)웨이브닉스이에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이브닉스이에스피 filed Critical (주)웨이브닉스이에스피
Priority to KR1020050133793A priority Critical patent/KR100656300B1/ko
Priority to EP06716201A priority patent/EP1966823A4/en
Priority to US12/158,726 priority patent/US7851918B2/en
Priority to JP2008548364A priority patent/JP4992158B2/ja
Priority to EP11156130A priority patent/EP2325879A2/en
Priority to PCT/KR2006/000751 priority patent/WO2007074954A1/en
Application granted granted Critical
Publication of KR100656300B1 publication Critical patent/KR100656300B1/ko
Priority to US12/914,725 priority patent/US8034664B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

금속소재 기판을 이용하여 모듈을 제작하고 패키지 할 수 있는 기술로서, 반도체 능동 소자를 금속 기판에 최소의 면적으로 실장 하는 기술과 이를 반도체 공정을 이용하여 금속기판 위에 만들어진 수동소자와 연결하는 기술 그리고 그것의 응용으로 금속 기판위에 높은 Q를 가지는 인덕터를 만드는 기술을 나타낸다.
금속 소재 기판에 부품을 탑재하기 위한 캐비티를 수직으로 형성하므로써 열적, 전기적 및 기계적으로 안정하고, 기판의 편평도 유지가 용이한 패키지 모듈 및 그의 제조방법을 제공한다. 본 발명의 패키지 모듈은, 알루미늄 같은 금속 기판, 상기 금속 기판 상에 형성되어, 수직한 적어도 하나의 개구를 갖는 알루미늄 산화물층, 상기 알루미늄 산화물 층의 개구 내에 실장된 반도체 장치, 상기 알루미늄 산화물층과 상기 반도체 장치를 덮는 유기물층을 포함한다. 본 발명의 패키지 모듈은 두께가 획기적으로 감소하고, 열 방출 성능이 크게 향상된다. 또한, Al2O3가 절연체이므로, 바닥 그라운드와 전극 사이에서의 단락 위험성이 실질적으로 감소한다.
상기 금속기판을 이용하여 수동소자를 만드는 기술로 금속기판 내부에 코플레너 웨이브 가이드를 삽입하여 상층부는 일반 수동소자를 제작 하며 클럭 같은 별도 신호는 내부에 삽입된 신호선을 이용하여 전 기판에 적은 지연을 가지며 전달 된다. 본 기술은 클럭의 skew 발생을 최소화 할수 있는 적절한 방식이다.
상기 금속 기판을 이용하여 고 품질의 인덕터를 쉽게 구현할 수 있다. 공기중에 떠있는 인덕터를 알루미늄 기판자체와 알루미늄 산화층을 이용하여 두꺼운 인덕터 금속라인을 가지며, 공중에 떠있는 고품질의 인덕터를 구현 할 수 있다. 또한 본 인덕터를 형성하는 공정은 동일 기판에 다른 수동소자와 embedded chip area를 형성하면서 동시에 만들어지는 공정으로 공정의 호환성이 매우 우수 하다.
알루미늄 기판, 도파관

Description

3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원 알루미늄 패키지 모듈에 적용되는 수동소자 제작방법{3-dimensional aluminum package module, fabrication method thereof and method of fabricating passive device applied to the 3-dimensional aluminum package module}
도 1은 본 발명의 일실시예에 따르는 3차원 다층 알루미늄 패키지 모듈의 개략적 단면도이다.
도 2는 본 발명의 다른 실시예에 따르는 단층 패키지 모듈의 개략적 단면도이다.
도 3 은 도 2의 변형예로서, Al2O3층이 복수의 개구들을 가지며, 복수의 소자들이 상기 복수의 개구들 내에 실장되고, 수동소자와 연결된 예를 보여주는 단면도.
도 4a 내지 도 4d는 도 2의 단층 패키지 모듈을 제작하기 위한 방법을 설명하기 위한 공정 흐름도이다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따르는 패키지 모듈 제작방법을 설명하기 위한 공정 흐름도이다.
도 6은 도 1의 다층 패키지 모듈에서 임베디드 코플래너 도파관(embedded coplanar wave guide)의 구성을 보여주는 도면이다.
도 7a 내지 도 7c는 도 6의 임베디드 코플래너 도파관을 형성하기 위한 방법을 보여주는 단면도들이다.
도 8은 도 1의 다층 패키지 모듈에서, 신호 전송을 위한 비아(via)에 적용되는 동축(coaxial) 비아의 개략적인 도면이다.
도 9a 내지 도 9d는 도1의 다층 패키지 모듈에서, 재분배층(redistribution layer)을 형성하기 위한 방법을 보여주는 단면도들이다.
도 10a 내지 도 10b는 본 발명의 다른 실시예에 따라서 배선을 기판의 내부에 형성하기 위한 방법을 보여주는 공정 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따라서, 능동 소자들을 알루미나 층의 개구에 실장하면서 배선을 기판 내부에 형성한 예를 보여준다.
도 12a 내지 도 17c는 도 1에 도시된 다층 알루미늄 패키지 모듈의 제일 상부층에 적용되는 수동 소자 패키지 모듈의 구조 및 제조 방법들을 설명하는 도면들이다.
본 발명은 반도체 장치의 패키징에 관한 것으로서, 보다 상세하게는, 다양한 반도체 장치들을 그의 내부에 형성된 수직 홀들 내에 실장가능하도록 하는 알루미늄 기판을 이용한 3차원 알루미늄 패키지 모듈 및 거기에 적용되는 수동 소자의 제 조방법에 관한 것이다.
반도체 소자의 제조공정에서 패키징(packaging) 공정은 반도체 칩을 외부 환경으로부터 보호하고, 사용이 용이하도록 반도체 칩을 형상화시키고, 반도체 칩에 구성된 동작기능을 보호함으로써 반도체 소자의 신뢰성을 향상시키는 작업이다.
최근 반도체 소자의 집적도가 향상되고, 반도체 소자의 기능이 다양해짐에 따라 패키징 공정의 추세는 점차 패키지 핀이 적은 공정에서 많은 공정인 다핀화 공정으로 옮겨가고 있으며, 인쇄회로기판(Printed Circuit Board: PCB)에 패키지를 끼우는 구조에서 표면에 실장하는 방식의 표면 실장형 형태(Surface Mounting Device)로 전환되고 있다. 이러한 표면 실장형 형태의 패키지는 SOP(Small Outline Package), PLCC(Plastic Leaded Chip Carrier), QFP(Quad Flat Package), BGA(Ball Grid Array) 및 CSP(Chip Scale Package) 등 많은 종류가 소개되고 있다.
이러한 반도체 패키지들과 관련된 칩 캐리어 또는 인쇄회로기판에 사용되는 기재(base) 기판은 열적, 전기적 및 기계적으로 안정하여야 한다. 칩 캐리어 또는 PCB용 기재 기판으로서, 종래에는 고가의 세라믹 기판을 사용하거나 폴리이미드계 수지, 플루오르계 수지 또는 실리콘계 수지 등을 소재로 하는 수지 기판이 사용되어 왔다.
세라믹 기판이나 수지 기판은 그 소재가 절연성이기 때문에, 쓰루홀(through hole) 공정 후 절연물질을 도포할 필요가 없다. 그러나, 수지 기판들의 경우, 재료 자체가 고가일 뿐만 아니라, 내습성 및 내열성 등이 불량하여 칩 캐리어용 기판으로는 사용이 곤란하다는 문제점이 있다. 또한, 세라믹 기판은 수지 기판에 비하여 내열성이 다소 우수한 것은 사실이지만, 수지 기판과 마찬가지로 고가이며, 가공상의 어려움과 함께 가공비가 많이 소요되는 단점이 있다.
이러한 세라믹 또는 수지 기판의 단점을 극복하기 위하여 금속 소재 기판의 사용이 제안되었다. 금속 소재 기판은 가격이 저렴할 뿐만 아니라 가공이 용이하고 열적 신뢰성이 양호하다는 장점을 가진다. 그러나, 이러한 금속 소재 기판은 전술한 수지 또는 세라믹 기판에서는 불필요한 절연 처리를 별도로 실시하여야 하며, 열방출을 보다 효과적으로 하기 위하여 완성된 기판의 하부 또는 상부에 히트 싱크(heat sink) 또는 히트 스프레드(heat spread) 역할을 할 수 있는 메탈 코어를 부착하여야 한다.
한편, 칩 캐리어 또는 인쇄회로기판은 최근의 경박단소화 추세에 맞추어 두께가 얇으며, 표면이 편평한 것이 선호되고 있다. 이와 같은 박형화 및 편평화를 실현하기 위하여 기판 상에 칩 또는 부품이 탑재될 부위에 캐비티를 형성하여 여기에 부품을 탑재하는 방법이 사용되고 있다.
이러한 캐비티를 형성함에 있어서, 종래에는 수지 기판을 이용하여 이를 드릴링하므로써 캐비티를 형성하는 방법이 사용되었다. 그러나, 상기한 방법에 따르면, 캐비티 가공시간 및 가공비가 많이 들뿐 아니라 가공된 캐비티의 편차가 커서 부품 탑재시 부품이 기울어지기 쉽기 때문에 기판의 편평도 유지에 어려움이 크다. 또한, 기판의 소재인 수지는 열적, 기계적 특성이 불량하기 때문에 캐비티에 부품을 탑재할 경우, 응력에 의한 심한 변형이 발생된다는 단점이 있다.
따라서, 본 발명의 목적은 상기한 문제점을 개선하여 금속 소재 기판에 부품을 탑재하기 위한 캐비티를 수직으로 형성하므로써 열적, 전기적 및 기계적으로 안정하고, 기판의 편평도 유지가 용이한 3차원 알루미늄 패키지 모듈 및 그의 제조방법, 그리고 3차원 패키지 모듈에 적용되는 수동 소자 제작방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여, 본 발명의 실시예들에 따르는 3차원 알루미늄 패키지 모듈은, 알루미늄 기판, 상기 알루미늄 기판 상에 형성되어, 양측면이 상기 알루미늄 기판의 상부 표면에 대하여 수직한 적어도 하나의 제1 개구를 갖는 알루미늄 산화물층, 상기 알루미늄 산화물 층의 제1 개구 내에 접착 물질을 개재하여 실장된 반도체 장치, 상기 알루미늄 산화물층과 상기 반도체 장치를 덮는 유기물층, 및 상기 유기물층 및 상기 알루미늄 산화물 상에 형성된 제1 배선 및 수동 회로를 포함한다.
어떤 실시예에서, 상기 패키지 모듈은 상기 알루미늄 산화물 층에 형성된 제2 개구의 측면과 바닥면을 따라서 형성되어 매립된 제2 배선을 더 포함하고, 상기 제2 배선은 상기 제1 배선 및/또는 상기 반도체 장치의 단자와 전기적으로 연결되는 것을 특징으로 한다.
어떤 실시예에서, 상기 알루미늄 산화층은 Al2O3이고, 적어도 100 ㎛의 두께 를 가지는 것을 특징으로 한다.
어떤 실시예에서, 상기유기물층은 BCB 또는 폴리이미드인 것을 특징으로 한다.
어떤 실시예에서, 상기 패키지 모듈은 비아를 포함하고, 상기 비아는 동축 비아인 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, 3차원 알루미늄 패키지 모듈을 제조하기 위한 방법은, 상부 표면과 하부 표면을 갖는 알루미늄 기판을 준비하는 단계; 상기 알루미늄 기판의 상부 표면의 소정 부분과 하부 표면 위에 선택적으로 산화 방지 마스킹 패턴을 형성하는 단계; 상기 산화 방지 마스킹 패턴을 갖는 상기 알루미늄 기판을 양극 산화하여 산화 알루미늄층을 형성하는 단계; 상기 마스킹 패턴을 제거 하는 단계; 상기 산화 알루미늄층을 새로운 마스킹 패턴을 사용하여 부분적으로 식각하여 그의 양측면이 상기 알루미늄 기판의 상부면에 수직한 개구를 갖는 산화 알루미늄 층을 형성하는 단계; 상기 새로운 마스킹 패턴을 제거하는 단계; 상기 새로운 마스킹 패턴이 제거된 상기 개구에 전도성 수지, 금속 에폭시 수지, 금/주석 합금같은 접착물질을 개재하여 소자를 실장하는 단계; 상기 소자와 상기 양극산화된 알루미늄 기판의 상부면 위에 유기절연막을 형성하는 단계; 및 상기 유기 절연막 및 상기 산화 알루미늄층 위에 회로를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, 3차원 다층 패키지 모듈은: 알루미늄 기판, 상기 알루미늄 기판 상에 형성되어, 양측면이 상기 알루미늄 기판의 상부 표면 에 대하여 수직한 적어도 하나의 제1 개구를 갖는 알루미늄 산화물층, 상기 알루미늄 산화물 층의 제1 개구 내에 접착물질을 개재하여 실장된 반도체 장치, 상기 알루미늄 산화물층과 상기 반도체 장치를 덮는 유기물층, 및 상기 유기물층 및 상기 산화 알루미늄층상에 형성된 제1 배선 및 수동 회로를 포함하는 제1 패키지 모듈; 상기 제1 패키지 모듈 상에 적층되어, 상기 제1 패키지 모듈과 전기적으로 연결되는 임베디드 코플래너 도파관; 및 상기 임베디드 코플래너 도파관 상에 적층되어 상기 임베디드 코플래너 도파관과 전기적으로 연결되는 제2 패키지 모듈을 포함하는 것을 특징으로 한다.
어떤 실시예에서, 상기 임베디드 코플래너 도파관은, 알루미늄 기판에 형성된 제1 신호선, 상기 제1 신호선과의 사이에 형성된 절연층에 의하여 상기 제1 신호선과 절연되고, 상기 제1 신호선과 동일 평면상에 위치한 접지부, 상기 제1 신호선의 상부면과 하부면 및 상기 접지부의 상부면과 하부면 상에 형성된 알루미나층, 상기 알루미나 층의 상부면 상에 형성된 전자회로, 상기 제1 신호선 상에 형성되어, 상기 제1 신호선을 상기 알루미나 층의 상부면 상에 형성된 전자회로를 전기적으로 연결하는 클럭 비아 및 상기 접지부 상에 형성되어 상기 접지부를 상기 전자회로의 접지단자에 연결하는 접지 비아를 포함하는 것을 특징으로 한다.
또 다른 실시예에서, 상기 제1 신호선은 내부 임베디드 코플래너 도파관인 것을 특징으로 한다.
또 다른 실시예에서, 상기 제1 신호선은 바이어스 라인으로 이용되는 것을 특징으로 한다.
또 다른 실시예에서, 상기 제1 패키지 모듈, 상기 임베디드 코플래너 도파관 및 상기 제2 패키지 모듈은 동축 비아를 통하여 서로 전기적으로 연결되는 것을 특징으로 한다.
또 다른 실시예에서, 상기 제2 패키지 모듈은, 알루미나 기판, 상기 알루미나 기판 내에 매립되어 형성된 배선, 상기 배선과 전기적으로 연결되는 수동 소자, 상기 배선과 전기적으로 연결되는 인덕터를 포함하는 것을 특징으로 한다.
또 다른 실시예에서 상기 3차원 다층 패키지 모듈은 상기 임베디드 코플래너 도파관과 상기 제2 패키지 모듈 사이에 개재되어, 상기 임베디드 코플래너 도파관과 상기 제2 패캐지 모듈의 부품들의 전기적인 연결을 쉽게 하기 위한 재분포층을 더 포함한다.
또 다른 실시예에서, 상기 인덕터는 에어 상에 떠있는 에어 갭 인덕터인 것을 특징으로 한다.
또 다른 실시예에서, 상기 인덕터는 상기 알루미나 층 내부에 매립된 브릿지 패턴을 갖는 인덕터인 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, 3차원 알루미늄 다층 패키지 모듈에 적용되는 수동 소자 제조방법이 제공된다. 이 방법은, 알루미늄 기판의 하부 표면의 전면에 양극 산화 방지 마스킹 패턴을 형성하는 단계; 상기 알루미늄 기판의 노출된 상부면을 양극산화하여 상기 알루미늄 기판의 상부 소정 두께를 알루미나 층으로 변환하는 단계; 상기 알루미나 층의 상부 소정 부분에 식각 방지 마스킹 패턴을 형성하고, 노출된 알루미나 층을 선택적 식각하여 개구를 형성하는 단계; 상기 개구 를 금, 구리, 니켈 같은 금속들로 매립하여 인덕터 패턴을 형성하고, 상기 식각 방지 마스킹 패턴을 제거하는 단계; 알루미나로 변환되지 않고 남아있는 상기 알루미늄 기판을 2차 양극산화하여 알루미나로 변환하는 단계; 상기 인덕터 패턴의 상부에 상기 인덕터 패턴과 연결되는 인덕터 브릿지를 포함하는 수동 소자를 형성하는 단계를 포함하는 것을 특징으로 한다.
어떤 실시예에서, 상기 방법은 식각 방지 마스킹 패턴을 2차 양극산화후 변환된 알루미나 층의 후면에 형성하고, 이방성 식각하여 상기 인덕터 패턴 사이 및 하부의 알루미나 층을 제거하는 단계를 추가로 포함할 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예가 설명된다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1은 본 발명의 실시예에 따르는 3차원 다층 알루미늄 패키지 모듈의 개략적인 단면도이다.
도 1을 참조하면, 다층 알루미늄 패키지 모듈은 도 3에 도시된 베이스 패키지 모듈(300)과, 상기 베이스 패키지 모듈(300) 상에 적층된 임베디드 코플래너 도 파관(embedded coplanar wave guide)(400)과, 상기 임베디드 코플래너 도파관(400) 상에 적층된 수동 소자 패키지 모듈(600)을 포함한다. 선택적으로, 상기 다층 알루미늄 패키지 모듈은 임베디드 코플래너 도파관(400)과 수동 소자 패키지 모듈(600) 사이에 개재되는 재분배 층(redistribution layer)(500)을 더 포함할 수 있다.
도 2는 본 발명의 실시예에 따르는 베이스 패키지 모듈의 개략적 단면도이다.
도 2를 참조하면, 금속 소재 기판, 예를 들어, 알루미늄 기판(10) 상에 알루미늄 산화물층, 즉 Al2O3층(12)이 양극산화를 통하여 형성된다. 패터닝후 화학식각된 Al2O3층(12)은 그의 측벽이 알루미늄 기판(10)의 상부 표면에 대하여 수직한 개구(14)를 가진다. 상기 개구(14)에는 PA, LNA, 페이스 시프터(phase shifter), 믹서, 오실레이터, VCO 등과 같은 제1 소자(16)가 접착물질(17)을 개재하여 부착된다. 상기 제1 소자(16)는 그 위에 형성된 구리(Cu) 또는 금(Au)같은 금속으로 된 전극(18)을 가진다. 상기 Al2O3층(12)은 100 ㎛정도의 두께를 가진다.
상기 전극(18)을 포함하는 소자(16)와 상기 알루미늄 기판(10)의 상부에는 유기 절연막(20), 예를 들어, BCB 또는 폴리이미드 층이 배치된다. 상기 유기 절연막(20)은 후속 공정에서 그 위에 형성될 제2 소자와 상기 제1 소자와의 전기적 연결을 위한 콘택홀(22)을 가진다.
상기 유기 절연막(20)과 알루미늄 산화물층상에는 제2 소자(24), 예를 들어, 수동 소자 혹은 패드가 배치되고, 상기 제2 소자(24)와 상기 제1 소자(16)는 배선 (26)을 통하여 서로 연결된다.
도 3은 도 2에 도시된 베이스 패키지 모듈의 변형예로서, Al2O3층이 복수의 개구들을 가지고, 따라서 복수의 제1 소자들이 상기 복수의 개구들 내에 실장된 예를 보여준다. 이 예에서는 복수의 제1소자들 사이에 매칭 회로나 그 밖에 필요한 수동 회로(28)가 형성된다.
도 2와 도 3의 예들에 따르면, 큰 부피를 차지하는 제1 소자(들)가 개구(들) 내에 배치되므로, 전체 패키지 모듈에서 제1 소자가 차지하는 면적만큼 유기 절연막의 상부에 실장 면적을 확보할 수 있다. 또한, 제2 소자가 유기 절연막의 표면으로부터 돌출되지 않으므로, 패키지 모듈의 슬림화가 실현될 수 있다. 또한, 알루미늄 기판(10)은 자연스럽게 공통 접지(common ground)로 되고, Al2O3층(12)은 절연체이므로, 바닥 접지와 전극 사이의 단락 위험이 사라진다. 또한, 금속기판이므로, 제1 소자에서 발생하는 열이 신속하게 외부로 방출될 수 있다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따라서 도 2의 베이스 패키지 모듈을 제작하기 위한 방법을 설명하기 위한 도면들이다.
먼저, 도 4a를 참조하면, 알루미늄 기판(10)이 준비된다. 준비된 알루미늄 기판의 하부면의 전면에는 산화차단막(44)이 형성되고, 상기 알루미늄 기판(10)은 100 um정도의 두께로 양극산화(12) 된다. 양극 산화된 알루미늄 기판(10)을 원하는 부분을 제외하고 패터닝(42) 한 후, 화학적 식각을 통하여 도 4b에 도시된 것처럼 개구(14)를 형성한다.
도 4b를 참조하면, 제1 소자(16)가 위치할 자리에는 소정의 개구(14)가 형성된다. 이 개구는 그의 측벽이 알루미늄 기판의 상부면과 수직을 형성한다.
도 4c를 참조하면, 상기 개구에는 접착물질(17)을 개재하여 제1 소자(16), 예를 들어, PA, LNA, 페이스 쉬프터 등이 실장된다. 상기 제1 소자(16)는 그의 상부에 다수의 전극 단자들(18)을 가진다.
도 4d를 참조하면, 상기 제1 소자(16)와 Al2O3층 위에 유기 절연막(20), 예를 들어, BCB 또는 폴리이미드 층이 소정 두께로 형성된다.
그후, 상기 유기 절연막(20)의 소정 부분에 포토리소그라피 공정을 이용하여 콘택홀이 형성된다.
그후, 도 2에 도시된 것처럼, 상기 유기 절연막(20)과 알루미늄 산화물층 위에 패드 또는 수동 소자를 포함하는 제2 소자(24)가 형성된다.
그런 다음, 배선(26)을 형성하여 상기 제2 소자(24)와 제1 소자(16)가 전기적으로 연결된다.
한편, 도 3에 도시된 것처럼, 제1 소자가 복수개인 경우, 상기 제2 소자를 형성하는 동안 필터, 듀플렉스, IPD 등과 같은 회로를 형성하는 것도 가능하다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따르는 패키지 모듈 제작방법을 설명하기 위한 공정 흐름도이다.
도 5a를 참조하면, 150 - 200 ㎛정도의 두께를 갖는 얇은 알루미늄 기판(52)이 제공된다.
다음으로, 도 5b를 참조하면, 준비된 알루미늄 기판(52)의 일면(도 5b의 예에서는 후면)에 구리 막(58)이 도금을 통하여 두껍게 (예: 350~500 ㎛) 형성된다. 이때 필요한 경우에는 구리막을 도금하기 전에 접합을 도와주는 얇은 금속막을 먼저 형성할 수도 있다.
이후, 도 5b의 알루미늄 기판은 소정 두께, 예를 들어 100~150㎛만큼 부분 산화되어 상부 소정 부분은 알루미나 층(54)으로 변환된다.
다음으로, 도 5d를 참조하면, 마스킹과 화학적 식각을 이용한 포토리소그라피 공정에 의하여 알루미나 층의 소정 부분은 하부의 금속면이 노출될 때까지 식각되어 개구(56)가 형성된다.
도면에 도시되지 않았지만, 상기 개구(56)에는 도 2 내지 도 3을 참조하여 설명되었던 것처럼, 접착물질을 개재하여 PA, LNA, 페이스 쉬프터 등과 같은 능동 소자가 실장된다. 후속 공정은 앞선 실시예와 동일하므로, 더 이상의 설명은 생략한다.
상기한 예와 같이, 구리를 기판으로 사용한 경우, 알루미늄에 비하여 더 좋은 열 빠짐 특성과 더 높은 전기 전도성을 가지므로, 향상된 성능을 기대 할 수 있다.
도 1에 도시된 임베디드 코플래너 도파관(400)의 구성을 도 6의 도면을 참조하여 설명한다.
도 6을 참조하면, 알루미늄 기판의 내부에 제1 신호선(S,71), 즉 내부 임베디드 코플래너 도파관이 형성되어 있고, 상기 제1 신호선(71)을 포함하는 알루미늄 기판의 상부면과 하부면은 양극산화되어 제1 Al2O3층(68)과 제2 Al2O3층(69)으로 덮여져 있다. 제1 Al2O3층(68) 위에는 전자회로가 형성되어 있다. 제1 신호선(71)과, 상기 제1 신호선과 동일 평면상에 위치한 기판의 접지(G) 부분은 각각 클럭 비아 (72)와 그라운드 비아(74)를 통하여 제1 Al2O3층(68) 위의 소자와 전기적으로 연결된다. 제1 신호선(71), 즉, 내부 임베디드 코플래너 도파관은 스큐(skew)가 문제가 될 수 있는 클럭 신호의 전송을 위하여 사용될 수 있으며, 그러한 용도 외에도 신호선, 바이어스 라인 등으로 응용될 수 있다.
위에서 제1 Al2O3층 위에만 전자회로가 형성되는것으로 표현하였으나 필요하면 제2 Al2O3층에도 전자회로가 형성 될 수 있다.
도 7a 내지 도 7c는 도 6의 임베디드 코플래너 도파관을 형성하기 위한 방법을 보여주는 단면도들이다.
도 7a를 참조하면, 먼저 임베디드 코플래너 도파관을 형성하기 위해서 마스킹(62)을 이용한 선택적 식각을 이용하여 비아(61)가 알루미늄 기판(60)에 형성된다.
도 7b를 참조하면, 도 7a의 비아(61)가 형성된 알루미늄 기판(60)은 양극산화를 통하여 알루미늄 기판(60)의 표면에도 Al2O3층(63)을 형성한다. 또한 비아(61)은 절연체(64)로 채운다.
도 7c를 참조하면, 알루미늄 기판(60) 및 절연체 비아(61)의 상/하 표면은 평탄화와 두께의 조절을 위하여 연마(polishing)되어, 도 7c의 구조를 얻는다.
그 후, 도 7c의 표면 위에는, 도 6에 도시된 것처럼, 전자회로가 형성된다.
상기한 임베디드 코플래너 도파관은 저항과 캐패시터 성분이 작아서 RC 시간지연이 매우 적고, 따라서 넓은 면적에 지연이 적은 신호를 전송할 수 있다.
도 8은, 도 1에 도시된 것처럼, 베이스 패키지 모듈이 다층 패키지 모듈에 적용되는 경우, 신호 전송을 위한 비아(via)에 적용되는 동축(coaxial) 비아의 개략적인 도면이다.
도 1과 도 8을 참조하면, 본 발명의 동축 비아는 알루미늄 기판(30)에 도넛 형상의 Al2O3패턴(32)이 형성되고, 그 내부에 구리 도금층(34)이 형성되며, 구리 도금층의 양면에는 하부 베이스 패키지 모듈 및 상부 수동 회로 패키지 모듈과의 전기적인 연결을 위한 금속층(36)이 형성된다.
이러한 동축 비아는, 신호 전송시, 신호 손실과 지연이 종래의 비아 구조에 비하여 줄어들 수 있다. 또한, 기판에 안테나를 형성할 때, 급전방식으로 사용가능하다.
도 9a 내지 도 9d는 도 1의 다층 패키지 모듈에서, 재분배층(500)을 형성하기 위한 방법을 보여주는 단면도들이다. 상기 재분배층(500)은 도 1의 임베디드 코플래너 도파관(400) 위에 수동 소자 패키지 모듈을 직접 적층하기 어려운 경우, 전기적인 연결을 용이하게 하기 위하여 선택적으로 그들 사이에 개재되는 층이다.
도 9a를 참조하면, 알루미늄 기판을 준비하여, 그의 상부 전극 영역 표면에 마스킹 패턴(101)을 형성하고, 노출된 상부면을 선택적 양극산화하여 노출된 알루미늄 기판 영역들을 알루미나(99)로 변환한다.
다음으로, 도 9b를 참조하면, 알루미늄 기판의 하부 전극 영역 표면에 마스킹 패턴(111)을 형성하고, 노출된 알루미늄 부분을 식각한 후, 마스킹 패턴(101, 111)을 제거하여, 도 9c에 도시된 것처럼, 양 표면들 상에 상, 하부 전극들이 노출된 구조를 형성한다.
그런 다음, 상, 하부 전극들의 양면에 도금을 이용하여 범퍼를 도 9d에 도시된 것처럼, 형성한다.
다시 도 1를 참조하면, 다층 알루미늄 패키지 모듈의 제일 상부층에 적용되는 수동 소자 패키지 모듈(600)은 알루미나 기판의 내부에 형성된 배선과, 저항, 커패시터, 인덕터를 포함하는 수동 소자들을 포함한다.
배선을 기판의 내부에 형성하므로써 기판의 표면 상에는 더 넓은 소자 실장 면적을 확보할 수 있다.
도 10a 내지 도 10b는 도 1의 수동 소자 패키지 모듈(600)에서 배선을 기판 내부에 형성하는 방법을 보여준다.
먼저, 도 10a를 참조하면, 알루미늄 기판이 준비된다. 그런 다음, 알루미늄 기판의 소정 부분, 즉 배선을 형성하고자 하는 제1부분과 상기 제1부분 내부의 비배선부분을 포함하는 제2부분에 제1 산화 방지막 패턴(84)을 형성하고, 알루미늄 기판의 전면을 양극산화한다. 양극 산화의 결과, 제1 산화 방지막 패턴(84)의 하부 를 제외한 전면이 산화되어 Al2O3층으로 변환되었다.
다음으로, 도 10b를 참조하면, 제1 산화 방지막 패턴(84)을 제거하고, 노출된 알루미늄 표면중 제1 부분, 즉 배선을 형성하고자 하는 부분 상에 제2 산화 방지막 패턴(88)을 형성하고, 기판을 2차 양극산화한다. 상기 2차 양극산화의 결과, 배선 부분을 제외한 제2 부분은 산화되어, Al2O3층(91)으로 변환되고, 결과적으로 배선패턴(90)이 내부에 형성된다.
도 11은 도 10에서 설명한 기판 내부에 형성된 배선의 응용 예를 보여준다.
도 11을 참조하면, 본 실시예에 따르는 반도체 패키지 모듈은, 도 10a, 10b를 참조하여 설명된 방법에 따라서 기판 내부에 형성된 배선(90)을 포함한다. 배선(90)을 형성하기 전이나 후, 또는 동시에, 능동 소자들을 실장하기 위한 개구들을 또한 형성한다. 이 개구들 내에는 PA, LNA, 페이스 시프터(phase shifter), 믹서, 오실레이터, VCO 등과 같은 능동 소자(92)들이 접착물질을 개재하여 실장된다. 상기 소자들(92)는 그의 상부에 다수의 전극 단자들(18)을 가진다. 알루미나 기판(86)의 상부 표면에는 집적 수동 소자들(Integrated passive device: IPD, 94)과 매칭 회로(96)가 형성된다. 매칭 회로(96)는 내부 배선(90) 및 알루미나 기판(86)의 상부에 형성된 상부 배선(98)이나 와이어 본딩을 통하여 능동 소자의 전극 단자들에 전기적으로 연결된다.
이처럼, 배선을 기판의 내부에 형성하므로써, 기판의 상부면에 더 많은 실장 면적을 확보할 수 있다.
다시 도 1를 참조하면, 수동 소자 패키지 모듈에 형성되는 인덕터는 자체의 성능을 향상시키기 위하여 공기 중에 배치된다.
도 12a 내지 도 17c는 도 1에 도시된 다층 알루미늄 패키지 모듈의 제일 상부층에 적용되는 수동 소자 패키지 모듈의 인덕터의 구조 및 제조 방법들을 설명하는 도면들이다.
먼저, 도 12a를 참조하면, 알루미늄 기판(102) 위에 약 100 um 두께의 알루미나 층(104)이 형성된다. 알루미나 층(104) 위에는 금, 구리, 니켈 같은 금속들의 도금 패턴이 형성되어 인덕터 패턴의 일부(106)를 구성하고, 이들 인덕터 패턴의 일부를 에어 브리지(108)로 연결하여 인덕터를 구성한다.
도 12b를 참조하면, 도 12a에서 만들어진 인덕터의 아래 부분 알루미나를 습식 식각하여 인덕터 패턴 아래 부분의 알루미나를 모두 식각해내거나, 공중에 떠 있는 인덕트를 지지하기 위해, 패턴 아래 부분의 알루미나를 남겨서, 개구(110)를 형성하면, 공중에 떠 있는 인덕터를 완성하여 도 12b에 도시된 구조를 얻는다.
도 13a 내지 도 13d는 알루미늄 기판의 두께가 300 um 이상으로 두꺼운 경우의 에어 갭 인덕터를 제조하는 방법을 보여주는 개략적 단면도들이다.
먼저, 도 13a를 참조하면, 알루미늄 기판(110)의 하부 표면에 습식 식각 방지 마스킹 패턴(112)이 형성된다. 습식 식각 방지 마스킹 패턴(112)은 SiO2, SiN, 포토레지스트 막 등으로 이루어진다. 그런 다음, 습식식각을 진행한다. 습식 식각의 결과, 노출된 알루미늄 기판(110)은 도 13a에 도시된 것처럼 등방성(isotropic) 식각된다.
이후, 습식 식각 방지 마스킹 패턴(112)을 제거하고, 알루미늄 기판(110)의 상부면의 소정 부분에 인덕터 패턴 형성을 위한 인덕터 패턴 마스킹(118)을 실시한다. 인덕터 패턴 마스킹(118) 또한 SiO2, SiN, 포토레지스트 막등으로 이루어진다. 그런 다음, 노출된 양면을 양극산화하여 도 13b에 도시된 구조를 얻는다.
다음으로, 인덕터 패턴 마스킹(118)을 제거하고, 인덕터 전극 및 에어 브리지(120)를 형성하여 도 13c와 같이 인덕터를 완성한다.
선택적으로, 도 13d에 도시된 것처럼, 인덕터 패턴 사이 및 하부의 알루미나 층(114)을 제거하여 공중에 떠 있는 형태의 인덕터를 형성할 수도 있다.
도 14a 내지 도 14d는 알루미늄 기판의 두께가 300 um 이하로 얇은 경우의 에어 갭 인덕터를 제조하는 방법을 보여주는 개략적 단면도들이다.
먼저, 도 14a를 참조하면, 알루미늄 기판(122)의 상부 표면에 양극 산화 방지 마스킹 패턴(124)이 형성된다. 양극 산화 방지 마스킹 패턴(124)은 SiO2, SiN, 포토레지스트 막 등으로 이루어진다.
도 14b를 참조하면, 양극 산화 방지 마스킹 패턴(124)의 하부 소정 깊이에 해당하는 부분들을 제외한 알루미늄 기판의 양면은 양극산화되어, 알루미나(Al2O3) 층(123)으로 변환된다. 이후, 양극 산화 방지 마스킹 패턴(124)을 제거하고, 인덕터 전극(126)과 에어 브리지(128)가 알루미나 층(123)과 남아있는 알루미늄 패턴(122) 상에 형성되어 인덕터를 완성한다.
선택적으로, 도 14c에 도시된 것처럼, 식각 방지 마스킹 패턴(129)을 변환된 알루미나 층(123)의 후면에 형성하고, 이방성(anisotropic) 식각하여 인덕터 패턴 사이 및 하부의 알루미나 층을 제거 하므로써, 도 14d에 도시된 것과 같은 공중에 떠 있는 인덕터를 형성할 수도 있다.
도 15a 내지 도 15d는 알루미늄 기판의 두께가 300 um 이하로 얇은 경우의 에어 갭 인덕터를 제조하는 방법을 보여주는 개략적 단면도들이다.
먼저, 도 15a를 참조하면, 알루미늄 기판(132)의 상부 표면의 소정 부분과 하부 표면의 전면에 양극 산화 방지 마스킹 패턴(134, 135)이 형성된다. 양극 산화 방지 마스킹 패턴(134, 135)은 SiO2, SiN, 포토레지스트 막 등으로 이루어진다. 양극 산화 방지 마스킹 패턴(134, 135) 없이 노출된 알루미늄 기판(132)은 그의 상부 표면으로부터 소정 깊이까지 양극 산화되어 알루미나(Al2O3)(136)로 변환된다.
그런 다음, 변환된 알루미나는 선택적 식각에 의하여 제거되어 알루미나가 형성되었던 자리에는 다수의 개구들이 형성된다.
도 15b를 참조하면, 상기 다수의 개구에는 금, 구리, 니켈 같은 금속들의 도금막이 씨드(seed) 증착없이 형성(138)되고, 이후 양극 산화 방지 마스킹 패턴(135)은 제거된다.
도 15c를 참조하면, 도 15b의 알루미늄 기판(132)는 양면 양극 산화되어 알루미나 기판(133)으로 변환되고, 이후, 인덕터 전극과 에어 브리지 패턴이 변환된 알루미나 층과 개구들에 형성된 금, 구리, 니켈 같은 금속들의 도금막 위에 형성되어 인덕터를 완성한다.
선택적으로, 도 15d에 도시된 것처럼, 식각 방지 마스킹 패턴을 변환된 알루미나 층의 후면에 형성하고, 이방성(anisotropic) 식각하여 인덕터 패턴 사이 및 하부의 알루미나 층을 제거하므로써, 공중에 뜬 인덕터를 형성할 수도 있다.
도 16a 내지 도 16e는 알루미늄 기판의 두께가 300 um 이하로 얇은 경우의 에어 갭 인덕터를 제조하는 방법을 보여주는 개략적 단면도들이다.
먼저, 도 16a를 참조하면, 알루미늄 기판(142)의 하부 표면의 전면에 양극 산화 방지 마스킹 패턴(146)이 형성된다. 양극 산화 방지 마스킹 패턴(146)은 SiO2, SiN, 포토레지스트 막 등으로 이루어진다. 양극 산화 방지 마스킹 패턴(146) 없이 노출된 알루미늄 기판(142)의 상부는 소정 깊이까지 양극 산화되어 알루미나(Al2O3)(144)로 변환된다.
도 16b를 참조하면, 양극산화 방지 마스킹 패턴이 제거되고, 변환된 알루미나 층(144)의 상부 표면에 인덕터 패턴 형성을 위한 마스킹 패턴(148)이 형성되고, 마스킹 패턴없이 노출된 알루미나 층은 소정 깊이까지 이방성(anisotropic) 식각되어 제거되어, 다수의 개구들(150)이 형성된다.
다수의 개구에는, 도 16c에 도시된 것처럼, 금, 구리, 니켈 같은 금속들의 도금막(152)이 형성된다.
도 16d를 참조하면, 알루미늄 층은 후면이 양극 산화(144)되어 알루미나로 변환되고, 이후, 인덕터 전극과 에어 브리지 패턴(154)이 변환된 알루미나 층과 구리 또는 금 도금막 위에 형성되어 인덕터를 완성한다.
선택적으로, 도 16e에 도시된 것처럼, 식각 방지 마스킹 패턴을 변환된 알루미나 층의 후면에 형성하고, 이방성(anisotropic) 식각하여 인덕터 패턴 사이 및 하부의 알루미나 층을 제거하므로써, 공중에 떠 있는 인덕터를 형성할 수도 있다.
도 17a 내지 도 17c는 이전의 실시예들과는 달리 인덕터가 에어 브리지 공정 없이 기판 내부에 형성된 전극에 의해 연결된 예를 보여준다.
먼저, 도 17a를 참조하면, 알루미늄 기판(162)의 상부 표면의 소정 부분에 제1 양극 산화 방지 마스킹 패턴(166)이 형성된다. 제1 양극 산화 방지 마스킹 패턴(166)은 SiO2, SiN, 포토레지스트 막 등으로 이루어진다. 제1 양극 산화 방지 마스킹 패턴(166) 없이 노출된 알루미늄 기판의 양면은 1차 양극 산화되어 알루미나(Al2O3)(164)로 변환된다.
도 17b를 참조하면, 제1 양극산화 방지 마스킹 패턴(166)이 제거되고, 남아 있는 알루미늄 층의 상부에 제2 양극산화 방지 마스킹 패턴(168)이 형성된다. 제2 양극산화 방지 마스킹 패턴(168) 없이 노출된 알루미늄 층(162)은 2차 양극산화되어 소정 깊이까지 양극산화된다. 2차 양극산화 결과, 알루미나 층의 내부에 인덕터 브리지 패턴(163)이 형성된다. 여기서, 노출된 알루미늄 층이 완전히 양극산화되지 않고 하부에 소정 두께만큼 알루미늄 층으로 남아있도록 하기 위해서, 2차 양극산화를 위한 시간은 1차 양극산화를 위한 시간보다 짧게 하여야 한다.
도 17c를 참조하면, 인덕터 패터닝과 도금이 수행되어 인덕터 패턴(170)과 브리지 패턴(163)이 전기적으로 연결되므로써 인덕터가 완성된다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 패키지 모듈 및 그의 제조방법에 따르면, 패키지 모듈의 두께가 획기적으로 감소하고, 열 방출 성능이 크게 향상된다. 또한, Al2O3가 절연체이므로, 바닥 그라운드와 전극 사이에서의 단락 위험성이 실질적으로 감소한다.
또한, 코플래너 도파관과 배선이 기판의 내부에 형성되므로, 패키지 모듈의 집적도를 향상시킬 수 있다.
또한 인덕터를 제작하는데 있어서, 본 선택적 알루미늄 양극산화를 통하여, 기존 방식과 다른 간단한 공정으로, 두꺼운 metal line을 가지며, 공중의 떠있는 구조의 매우 높은 품질의 인덕터를 완성할 수 있다.
본 발명을 통하여 더욱 집적도를 높이고, 열 빠짐 특성이 우수한 RF 회로의 백 엔드 프로세스(Back end process)를 완성 할 수 있으며, 그 특성은 PAM(Pawer Amplifier Module)을 구성시 더욱 향상된 특성을 기대할 수 있다.
본 발명을 통하여 LTCC보다 높은 열 빠짐 특성과, PCB보다 고 집적도를 갖는 우수한 패키지 모듈 기술을 완성 할 수 있다.

Claims (22)

  1. 알루미늄 기판,
    상기 알루미늄 기판 상에 형성되어, 측면들이 상기 알루미늄 기판의 상부 표면에 대하여 수직한 적어도 하나의 제1 개구를 갖는 알루미늄 산화물층,
    상기 알루미늄 산화물 층의 제1 개구 내에 접착물질을 개재하여 실장된 반도체 장치,
    상기 알루미늄 산화물층과 상기 반도체 장치를 덮는 유기물층, 및
    상기 유기물층 및 알루미늄산화물층 상에 형성된 제1 배선 및 수동소자 회로를 포함하는 것을 특징으로 하는 3차원 알루미늄 패키지 모듈.
  2. 제1항에 있어서,
    상기 패키지 모듈은, 상기 알루미늄 산화물 층에 형성된 제2 개구의 측면과 바닥면을 따라서 형성되어 매립된 제2 배선을 더 포함하고, 상기 제2 배선은 상기 제1 배선 및/또는 상기 반도체 장치의 단자와 전기적으로 연결되는 것을 특징으로 하는 3차원 알루미늄 패키지 모듈.
  3. 제1항에 있어서,
    상기 알루미늄 산화물층은 Al2O3이고, 100 ㎛정도의 두께를 가지는 것을 특 징으로 하는 3차원 알루미늄 패키지 모듈.
  4. 제1항에 있어서,
    상기 유기물층은 BCB 또는 폴리이미드인 것을 특징으로 하는 3차원 알루미늄 패키지 모듈.
  5. 상부 표면과 하부 표면을 갖는 알루미늄 기판을 준비하는 단계;
    상기 알루미늄 기판의 하부면의 전면 위에 산화 방지 마스킹 패턴을 형성하는 단계;
    상기 산화 방지 마스킹 패턴을 갖는 상기 알루미늄 기판을 양극 산화하여 상기 알루미늄 기판을 소정깊이까지 양극 산화하는 단계; 상기 양극산화된 알루미늄 기판의 표면에 마스킹 패턴을 형성하고 화학적 식각을 가하여, 그의 측면들이 상기 알루미늄 기판의 상부면에 수직한 개구를 갖는 산화 알루미늄 층을 형성하는 단계;
    상기 마스킹 패턴을 제거하는 단계;
    상기 마스킹 패턴이 제거된 상기 개구에 접착물질을 개재하여 소자를 실장하는 단계;
    상기 소자와 상기 양극산화된 알루미늄 기판의 상부면 위에 유기절연막을 형성하는 단계; 및
    상기 유기 절연막 및 알루미늄산화물층 위에 회로를 형성하는 단계를 포함하는 것을 특징으로 하는 3차원 알루미늄 패키지 모듈을 제조하기 위한 방법.
  6. 제5항에 있어서,
    상기 알루미늄 산화물층은 Al2O3이고, 100 ㎛정도의 두께를 가지는 것을 특징으로 하는 3차원 알루미늄 패키지 모듈을 제조하기 위한 방법.
  7. 제5항에 있어서,
    상기 유기물층은 BCB 또는 폴리이미드인 것을 특징으로 하는 3차원 알루미늄 패키지 모듈을 제조하기 위한 방법.
  8. 알루미늄 기판에 형성된 제1 신호선,
    상기 제1 신호선과의 사이에 형성된 절연층에 의하여 상기 제1 신호선과 절연되고, 상기 제1 신호선과 동일 평면상에 위치한 접지부,
    상기 제1 신호선의 상부면과 하부면 및 상기 접지부의 상부면과 하부면 상에 형성된 알루미나층,
    상기 알루미나 층의 상부면 상에 형성된 전자회로,
    상기 제1 신호선 상의 알루미나 층에 형성되어, 상기 제1 신호선을 상기 알루미나 층의 상부면 상에 형성된 소자와 전기적으로 연결하는 클럭 비아 및 상기 접지부 상의 상기 알루미나 층에 형성되어 상기 접지부를 상기 소자의 접지단자에 연결하는 접지 비아를 포함하는 것을 특징으로 하는 3차원 알루미늄 다층 패키지 모듈.
  9. 제8항에 있어서,
    상기 제1 신호선은 내부 임베디드 코플래너 도파관인 것을 특징으로 하는 3차원 알루미늄 다층 패키지 모듈.
  10. 제8항에 있어서,
    상기 제1 신호선은 클럭신호 라인 또는 바이어스 라인으로 이용되는 것을 특징으로 하는 3차원 알루미늄 다층 패키지 모듈.
  11. 3차원 금속다층패키지 모듈의 제조방법에 있어서 있어서,
    알루미늄기판의 하부표면에 도금을 통하여 두꺼운 구리막을 형성하는 단계; 알루미늄 상부표면에 소정두께의 양극산화층을 형성하는 단계;
    형성된 양극산화층에 마스킹과 화학적 식각을 이용하여 소정부분에 아래의 금속층이 노출된 개구를 형성하는 단계;
    상기 개구를 포함하는 것을 특징으로하는 구리를 기판으로 하는 3차원 다층패키지 모듈.
  12. 제 11항에 있어서,
    알루미늄 하부에 형성되는 두꺼운 구리막과 알루미늄 사이에 특성 향상을 위 한 제3의 금속막을 삽입하는 것을 특징으로 하는 3차원 다층 패키지 모듈.
  13. 알루미늄 기판, 상기 알루미늄 기판 상에 형성되어, 측면들이 상기 알루미늄 기판의 상부 표면에 대하여 수직한 적어도 하나의 제1 개구를 갖는 알루미늄 산화물층, 상기 알루미늄 산화물 층의 제1 개구 내에 접착물질을 개재하여 실장된 반도체 장치, 상기 알루미늄 산화물층과 상기 반도체 장치를 덮는 유기물층, 및 상기 유기물층 및 알루미늄 산화물층 상에 형성된 제1 배선 및 수동소자 회로를 포함하는 제1 패키지 모듈;
    상기 제1 패키지 모듈 상에 적층되어, 상기 제1 패키지 모듈과 전기적으로 연결되는 임베디드 코플래너 도파관; 및
    상기 임베디드 코플래너 도파관 상에 적층되어 상기 임베디드 코플래너 도파관과 전기적으로 연결되는 제2 패키지 모듈을 포함하는 것을 특징으로 하는 3차원 알루미늄 다층 패키지 모듈.
  14. 제13항에 있어서,
    상기 제1 패키지 모듈, 상기 임베디드 코플래너 도파관 및 상기 제2 패키지 모듈은 동축 비아를 통하여 서로 전기적으로 연결되는 것을 특징으로 하는 3차원 알루미늄 다층 패키지 모듈.
  15. 제13항에 있어서,
    상기 제2 패키지 모듈은,
    알루미나 기판,
    상기 알루미나 기판 내에 매립되어 형성된 배선,
    상기 배선과 전기적으로 연결되는 수동 소자,
    상기 배선과 전기적으로 연결되는 인덕터를 포함하는 것을 특징으로 하는 3차원 알루미늄 다층 패키지 모듈.
  16. 제15항에 있어서,
    상기 인덕터는 에어 상에 떠있는 에어 갭 인덕터인 것을 특징으로 하는 3차원 알루미늄 다층 패키지 모듈.
  17. 제13 항 있어서,
    상기 임베디드 코플래너 도파관과 상기 제2 패키지 모듈 사이에 개재되어, 상기 임베디드 코플래너 도파관과 상기 제2 패캐지 모듈의 부품들의 전기적인 연결을 쉽게 하기 위한 재분포층을 더 포함하는 것을 특징으로 하는 3차원 다층 패키지 모듈.
  18. 제 17 항에 있어서,
    상기 제1 패키지 모듈, 상기 임베디드 코플래너 도파관, 상기 제2 패키지 모듈, 및 상기 재분포층은 적어도 하나가 필요에 따라 선택적으로 그리고 독립적으로 사용가능하고, 필요에 따라 위치 변환이 가능한 것을 특징으로 하는 3차원 알루미늄 다층 패키지 모듈.
  19. 3차원 알루미늄 다층 패키지 모듈에 적용되는 수동 소자 제조방법에 있어서,
    알루미늄 기판의 하부 표면의 전면에 양극 산화 방지 마스킹 패턴을 형성하는 단계;
    상기 알루미늄 기판의 노출된 상부면을 양극산화하여 상기 알루미늄 기판의 상부 소정 두께를 알루미나 층으로 변환하는 단계;
    상기 알루미나 층의 상부 소정 부분에 식각 방지 마스킹 패턴을 형성하고, 노출된 알루미나 층을 선택적 식각하여 개구를 형성하는 단계;
    상기 개구를 금, 니켈, 구리 같은 금속으로 매립하여 인덕터 패턴을 형성하고, 상기 식각 방지 마스킹 패턴을 제거하는 단계;
    알루미나로 변환되지 않고 남아있는 상기 알루미늄 기판을 2차 양극산화하여 알루미나로 변환하는 단계;
    상기 인덕터 패턴의 상부에 상기 인덕터 패턴과 연결되는 도선을 포함하는 수동 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 다층 패키지 모듈의 수동 소자 제조방법.
  20. 제19항에 있어서,
    식각 방지 마스킹 패턴을 2차 양극산화후 변환된 알루미나 층의 후면에 형성하고, 이방성 식각하여 상기 인덕터 패턴 사이 및 하부의 알루미나 층을 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 다층 패키지 모듈의 수동 소자 제조방법.
  21. 3차원 알루미늄 다층패키지 모듈에 적용되는 수동소자 제조방법에 있어서,
    알루미늄 기판의 상부표면의 소정부분과 하부표면의 전면에 양극산화방지 마스크 패턴을 형성하는 단계;
    상기 알루미늄 기판의 노출된 부분을 소정 깊이 까지 양극산화 하는 단계;
    변환된 알루미나를 선택적 식각에 의하여 제거하여 알루미나가 형성되었던 자리에 다수의 개구들을 형성하는 단계;
    상기 다수의 개구에 구리, 금, 니켈 같은 금속들의 도금막을 씨드(Seed)증착없이 형성되는 단계;
    양극산화방지 마스크 패턴을 제거하고 남아있는 알루미늄을 양극산화하여 알루미나로 변환하는 단계;
    언덕터 전극을 상기 도금막에 연결하여 인덕터를 완성하는 단계를 포함하는 것을 특징으로 하는 다층 패키지 모듈의 수동소자 제조방법.
  22. 제21항에 있어서,
    식각 방지 마스킹 패턴을 2차 양극산화후 변환된 알루미나 층의 후면에 형성 하고, 이방성 식각하여 상기 인덕터 패턴 사이 및 하부의 알루미나 층을 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 다층 패키지 모듈의 수동 소자 제조방법.
KR1020050133793A 2005-12-29 2005-12-29 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법 KR100656300B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020050133793A KR100656300B1 (ko) 2005-12-29 2005-12-29 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
EP06716201A EP1966823A4 (en) 2005-12-29 2006-03-03 THREE-DIMENSIONAL HOUSING MODULE, METHOD FOR MANUFACTURING SAME, AND METHOD FOR MANUFACTURING PASSIVE DEVICE APPLIED TO THE THREE-DIMENSIONAL HOUSING MODULE
US12/158,726 US7851918B2 (en) 2005-12-29 2006-03-03 Three-dimensional package module
JP2008548364A JP4992158B2 (ja) 2005-12-29 2006-03-03 ３次元アルミニウムパッケージモジュール及びその製造方法
EP11156130A EP2325879A2 (en) 2005-12-29 2006-03-03 Three-dimensional package module, method of fabricating the same, and method of fabricating passive device applied to the three-dimensional package module
PCT/KR2006/000751 WO2007074954A1 (en) 2005-12-29 2006-03-03 Three-dimensional package module, method of fabricating the same, and method of fabricating passive device applied to the three-dimensional package module
US12/914,725 US8034664B2 (en) 2005-12-29 2010-10-28 Method of fabricating passive device applied to the three-dimensional package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133793A KR100656300B1 (ko) 2005-12-29 2005-12-29 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법

Publications (1)

Publication Number Publication Date
KR100656300B1 true KR100656300B1 (ko) 2006-12-11

Family

ID=37732894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133793A KR100656300B1 (ko) 2005-12-29 2005-12-29 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법

Country Status (5)

Country Link
US (2) US7851918B2 (ko)
EP (2) EP2325879A2 (ko)
JP (1) JP4992158B2 (ko)
KR (1) KR100656300B1 (ko)
WO (1) WO2007074954A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081250A1 (en) * 2010-01-04 2011-07-07 Wavenics Inc. High quality passive element module having air cavity and method of manufacturing the same
WO2011136417A1 (ko) 2010-04-30 2011-11-03 주식회사 웨이브닉스이에스피 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
KR101093719B1 (ko) 2010-01-04 2011-12-19 (주)웨이브닉스이에스피 금속기판을 이용한 고출력 소자의 패키지 모듈 구조 및 그 제조방법
WO2012047011A1 (ko) * 2010-10-05 2012-04-12 삼성전자주식회사 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
KR20230069904A (ko) * 2020-12-18 2023-05-19 스태츠 칩팩 피티이. 엘티디. 부착 위치가 개선되는 마스크 설계

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656295B1 (ko) * 2004-11-29 2006-12-11 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
US7432690B2 (en) * 2005-05-27 2008-10-07 Hubbell Incorporated Dual circuit wall switch occupancy sensor and method of operating same
JP5136632B2 (ja) * 2010-01-08 2013-02-06 大日本印刷株式会社 電子部品
KR101109359B1 (ko) * 2010-06-14 2012-01-31 삼성전기주식회사 방열기판 및 그 제조방법
US8440012B2 (en) 2010-10-13 2013-05-14 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for acoustic wave devices
US8313985B2 (en) 2010-10-21 2012-11-20 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for power amplifiers in RF circuits
KR101255944B1 (ko) * 2011-07-20 2013-04-23 삼성전기주식회사 전력 모듈 패키지용 기판 및 그 제조방법
US8670638B2 (en) 2011-09-29 2014-03-11 Broadcom Corporation Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
US9570420B2 (en) * 2011-09-29 2017-02-14 Broadcom Corporation Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US9006889B2 (en) 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
CN104185365B (zh) * 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
US9343369B2 (en) * 2014-05-19 2016-05-17 Qualcomm Incorporated Three dimensional (3D) integrated circuits (ICs) (3DICs) and related systems
US9899794B2 (en) * 2014-06-30 2018-02-20 Texas Instruments Incorporated Optoelectronic package
CN206976318U (zh) * 2014-11-21 2018-02-06 株式会社村田制作所 模块
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US10629551B2 (en) * 2015-12-22 2020-04-21 Intel Corporation Microelectronic devices with high frequency communication modules having compound semiconductor devices integrated on a package fabric
KR101950884B1 (ko) * 2016-11-04 2019-02-22 (주)제이디 회로 임베디드 웨이퍼 및 그의 제조 방법
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11228089B2 (en) * 2019-07-22 2022-01-18 Sj Semiconductor (Jiangyin) Corporation Antenna packaging module and making method thereof
US11482767B2 (en) 2020-04-17 2022-10-25 Honeywell Federal Manufacturing & Technologies, Llc Method of manufacturing a waveguide comprising stacking dielectric layers having aligned metallized channels formed therein to form the waveguide
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168196B2 (ja) 1988-10-05 2001-05-21 オリン コーポレイション 電子パッケージ
JP3250187B2 (ja) 1994-07-15 2002-01-28 三菱マテリアル株式会社 高放熱性セラミックパッケージ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131863U (ko) * 1973-03-10 1974-11-13
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
US5198693A (en) * 1992-02-05 1993-03-30 International Business Machines Corporation Aperture formation in aluminum circuit card for enhanced thermal dissipation
KR950702068A (ko) * 1993-04-06 1995-05-17 쓰지 가오루 반도체 소자용 패키지(package for semiconductor chip)
JP3117377B2 (ja) 1994-11-29 2000-12-11 京セラ株式会社 半導体装置
JP2000133745A (ja) 1998-10-27 2000-05-12 Matsushita Electric Works Ltd 半導体装置
JP2002124594A (ja) 2000-10-18 2002-04-26 Hitachi Cable Ltd 半導体素子搭載部品及びそれを用いた半導体装置
FR2818804B1 (fr) * 2000-12-21 2003-10-03 Thomson Csf Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4280979B2 (ja) * 2003-06-13 2009-06-17 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
US20070247048A1 (en) * 2005-09-23 2007-10-25 General Electric Company Gated nanorod field emitters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168196B2 (ja) 1988-10-05 2001-05-21 オリン コーポレイション 電子パッケージ
JP3250187B2 (ja) 1994-07-15 2002-01-28 三菱マテリアル株式会社 高放熱性セラミックパッケージ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081250A1 (en) * 2010-01-04 2011-07-07 Wavenics Inc. High quality passive element module having air cavity and method of manufacturing the same
KR101093719B1 (ko) 2010-01-04 2011-12-19 (주)웨이브닉스이에스피 금속기판을 이용한 고출력 소자의 패키지 모듈 구조 및 그 제조방법
KR101093718B1 (ko) * 2010-01-04 2011-12-19 (주)웨이브닉스이에스피 에어 캐비티를 갖는 고품질 수동소자 모듈 및 그 제조방법
US8497586B2 (en) 2010-01-04 2013-07-30 Lumens Co., Ltd. Package module structure for high power device with metal substrate and method of manufacturing the same
WO2011136417A1 (ko) 2010-04-30 2011-11-03 주식회사 웨이브닉스이에스피 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
WO2012047011A1 (ko) * 2010-10-05 2012-04-12 삼성전자주식회사 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
KR20230069904A (ko) * 2020-12-18 2023-05-19 스태츠 칩팩 피티이. 엘티디. 부착 위치가 개선되는 마스크 설계
KR102655516B1 (ko) 2020-12-18 2024-04-05 스태츠 칩팩 피티이. 엘티디. 부착 위치가 개선되는 마스크 설계

Also Published As

Publication number Publication date
US20110037164A1 (en) 2011-02-17
EP1966823A4 (en) 2010-09-15
US20090032914A1 (en) 2009-02-05
WO2007074954A1 (en) 2007-07-05
JP2009522767A (ja) 2009-06-11
EP2325879A2 (en) 2011-05-25
US8034664B2 (en) 2011-10-11
US7851918B2 (en) 2010-12-14
JP4992158B2 (ja) 2012-08-08
EP1966823A1 (en) 2008-09-10

Similar Documents

Publication Publication Date Title
KR100656300B1 (ko) 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
US7763976B2 (en) Integrated circuit module with integrated passive device
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
EP1030369B1 (en) Multichip module structure and method for manufacturing the same
JP4979213B2 (ja) 回路基板、回路基板の製造方法および回路装置
US7365006B1 (en) Semiconductor package and substrate having multi-level vias fabrication method
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
TWI694612B (zh) 半導體模組
KR100660604B1 (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
US20070296075A1 (en) Package Using Selectively Anodized Metal and Manufacturing Method Thereof
JP2005500685A (ja) インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
JP5173758B2 (ja) 半導体パッケージの製造方法
JP4010881B2 (ja) 半導体モジュール構造
JPH11204678A (ja) 半導体装置及びその製造方法
KR100625196B1 (ko) 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법
KR100894247B1 (ko) 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법
CN113140549A (zh) 半导体设备封装和其制造方法
JPH11354667A (ja) 電子部品およびその実装方法
TWI788191B (zh) 具有天線的封裝結構及其製作方法
US20230044284A1 (en) Flip-chip enhanced quad flat no-lead electronic device with conductor backed coplanar waveguide transmission line feed in multilevel package substrate
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
JP2001267486A (ja) 半導体装置及び半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 12