JP2002124594A - 半導体素子搭載部品及びそれを用いた半導体装置 - Google Patents

半導体素子搭載部品及びそれを用いた半導体装置

Info

Publication number
JP2002124594A
JP2002124594A JP2000323312A JP2000323312A JP2002124594A JP 2002124594 A JP2002124594 A JP 2002124594A JP 2000323312 A JP2000323312 A JP 2000323312A JP 2000323312 A JP2000323312 A JP 2000323312A JP 2002124594 A JP2002124594 A JP 2002124594A
Authority
JP
Japan
Prior art keywords
semiconductor element
stiffener
circuit pattern
tape
wiring tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000323312A
Other languages
English (en)
Inventor
Tatsuya Otaka
達也 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000323312A priority Critical patent/JP2002124594A/ja
Publication of JP2002124594A publication Critical patent/JP2002124594A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

(57)【要約】 【課題】放熱性が従来とほぼ同程度に良好で、且つ低価
格なTBGA用のスティフナ付き半導体素子搭載部品及
びそれを用いた半導体装置を提供すること。 【解決手段】絶縁フィルムから成るテープ基材3の片面
上に導体回路パターン2を形成し、その一部を絶縁皮膜
8で保護し、さらにウインドウホール部11aを形成し
たTAB配線テープ11を、スティフナ9と貼り合わせ
た半導体素子搭載部品において、前記スティフナ9を設
けるため、配線テープ11の導体回路パターン2面とは
反対側の面に、熱可塑性または熱硬化性の樹脂により、
所定の厚みを有し、且つ前記ウインドウホール部11a
に対応する部分に半導体素子6の搭載される凹部9aを
有するモールドレジン成形部12をモールド成形する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スティフナと称さ
れる放熱板兼補強板の付いた半導体素子搭載部品及びそ
れを用いた半導体装置に係わり、特にスティフナ付きT
AB(Tape Automated Bonding)配線テープと、それを
用いたTBGA(Tape Ball Grid Array)構造の半導体
装置に関するものである。
【0002】
【従来の技術】近年、LSI素子のピンやリード等の出
入力数の増大にともなって、出入力の起点を平面に配置
できるBGA構造(CSPも含む)の半導体装置の要求
が高まっている。
【0003】一方で、電子関連部品に対する低価格化の
要求も強く、新型構造であるBGA(Ball Grid Array
)もこの要求に答える構造の模索が進んでいる。低コ
スト化の中で、現在注目を浴びているのは、TAB配線
テープを使用した半導体素子搭載部品及びこれを用いた
TBGAパッケージ構造である。
【0004】従来のスティフナ付きTBGA構造の半導
体装置を図6に示す。これは、まず、ポリイミド樹脂製
絶縁フィルムから成るテープ基材3の片面に、ワイヤボ
ンディングパッド部2a、半田ボール取付パッド部2b
及び引き回し配線部を有する導体回路パターン2を形成
し、半田ボール取付パッド部の存在する面上をフォトソ
ルダーレジスト(PSR)から成る絶縁皮膜8で保護
し、さらに半導体素子6とワイヤボンディングを行うた
めの接続用ウインドウホール部を設けてTAB配線テー
プ11を構成し、このTAB配線テープに、接着剤10
を介して銅製放熱板から成るスティフナ15を貼りつけ
て、スティフナ付きTAB配線テープ(半導体素子搭載
部品)とする。
【0005】得られたスティフナ付きTAB配線テープ
を用いて半導体装置を組み立てる際には、そのスティフ
ナ15に設けた凹部15aに半導体素子6を素子固定接
着剤7で接着し、半導体素子6の電極と半導体素子搭載
部品のワイヤボンディングパッド部2aとを金ワイヤか
ら成るボンディングワイヤ4で接続し、ポッティングレ
ジン5で封止する。さらに半導体素子搭載部品の半田ボ
ール取付パッド部2bに半田ボール1を搭載する。
【0006】このように、従来のTBGA構造の半導体
素子搭載部品及びそれを用いた半導体装置は、TAB配
線テープ(TABテープ)、接着剤及びスティフナで構
成される。このスティフナは銅板等の金属板から成るの
が通例である。これは半導体素子で発生した熱をスムー
ズに外部へ伝導・伝達させるためである。
【0007】
【発明が解決しようとする課題】しかしながら、スティ
フナの材料として金属板を採用すると、パッケージ重量
が大きくなる、コスト的に高くなる等の問題が発生す
る。さらには、素子設計の進歩により、300ピン以上
の多ピンLSIでも消費電力(発熱量)の小さいものが
登場する傾向にあり、スティフナを熱伝導率の良いもの
としなくても、半導体素子の動作上問題のないものが増
加するものと予想される。
【0008】そこで、本発明の目的は、上記課題を解決
し、上記に述べた今後の製品動向に沿うべく、スティフ
ナを熱可塑性または熱硬化性の樹脂によりモールド成形
することにより、放熱性が従来とほぼ同程度に良好で、
且つ低価格なTBGA用のスティフナ付き半導体素子搭
載部品及びそれを用いた半導体装置を提供することにあ
る。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
【0010】(1)請求項1の発明に係る半導体素子搭
載部品は、絶縁フィルムから成るテープ基材の片面上に
導体回路パターンを形成し、その一部を絶縁皮膜で保護
し、さらに半導体素子の搭載される領域にウインドウホ
ール部を形成した配線テープを、前記ウインドウホール
部に対応する部分に凹部が形成されたスティフナと貼り
合わせた半導体素子搭載部品において、前記スティフナ
を設けるため、前記配線テープの導体回路パターン面と
は反対側の面に、熱可塑性または熱硬化性の樹脂によ
り、所定の厚みを有し、且つ前記ウインドウホール部に
対応する部分に半導体素子の搭載される凹部を有するモ
ールドレジン成形部をモールド成形したことを特徴とす
る。
【0011】本発明において、配線テープの導体回路パ
ターン面と反対側の面にモールドレジン成形部をモール
ド成形すると言った場合、接着剤なしで配線テープをス
ティフナと貼り合わせる形態と、そして接着剤を介して
配線テープをスティフナと貼り合わせた形態の両者を含
む。モールドレジン成形部を成形するモールド法として
は、インジェクションモールドまたはトランスファモー
ルドのいずれであってもよい。
【0012】(2)請求項2の発明に係る半導体素子搭
載部品は、絶縁フィルムから成るテープ基材の片面上
に、複数のピース分の導体回路パターンを形成し、その
各導体回路パターンの一部を絶縁皮膜で保護し、さらに
半導体素子の搭載される領域にウインドウホール部を形
成したTAB配線テープに対し、ピース毎にスティフナ
を設けるため、各ピースの導体回路パターン面とは反対
側の面に、熱可塑性または熱硬化性の樹脂により、所定
の厚みを有し、且つ前記ウインドウホール部に対応する
部分に半導体素子の搭載される凹部を有するモールドレ
ジン成形部をモールド成形し、これにより得られたステ
ィフナ付きTAB配線テープ又はこれから各ピース毎に
切り離した個別のユニットを半導体素子搭載用中間製品
としたことを特徴とする。
【0013】(3)請求項3の発明は、請求項2記載の
スティフナ付きTAB配線テープの所定個数のピース分
を、1単位の回路基板シートとして取り扱い、その1又
は2以上の回路基板シートの周囲をリードフレームの外
枠に模した構造材に連結又は接着し、リードフレーム状
の大きさの半導体素子搭載用中間製品としたことを特徴
とする。
【0014】上記構造材は上記モールドレジン成形部の
モールド成形と同時に作成したものでも良いし、また別
個に用意されたものでも良い。後者の形態としては、例
えば金属製又は樹脂製のキャリアフレームに、長方形の
開口部を設け、このフレーム開口部に対して、片面に回
路パターンの付いたフレキシブル回路基板シートを接着
剤で貼り付けた構造の半導体装置用中間製品とすること
ができる。
【0015】(4)請求項4の発明は、請求項1、2又
は3記載の半導体素子搭載部品において、前記絶縁フィ
ルムから成るテープ基材と前記スティフナのモールドレ
ジン成形部との間に、熱硬化性の接着剤層を設けたこと
を特徴とする。
【0016】(5)請求項5の発明は、請求項1、2、
3又は4記載の半導体素子搭載部品において、半導体素
子を搭載する前記スティフナのモールドレジン成形部に
おける凹部内の表面領域の一部または全体について、そ
の表面粗さRmaxを2〜20μmとしたことを特徴と
する。
【0017】(6)請求項6の発明に係る半導体装置
は、請求項1〜5のいずれかに記載の半導体素子搭載部
品を用い、前記モールド成形されたスティフナの凹部内
に半導体素子を搭載し、この半導体素子の電極と前記導
通回路パターンの一部とをワイヤボンディングにより電
気的に結線し、さらにその半導体素子の近傍をポッティ
ングレジン等により封止し、前記導通回路パターンの一
部に半田ボールを搭載したことを特徴とする。
【0018】<発明の要点>本発明の要点は、TBGA
の放熱板であるスティフナの部分をモールド法(インジ
ェクションモールドまたはトランスファモールド)によ
って成形可能な熱可塑性もしくは熱硬化性の樹脂にて形
成したことにある。
【0019】成形される樹脂には、TABテープ材との
密着性がまず重要となる。したがって、この点で、特性
の安定しているLSIパッケージ用のモールド材料を使
用することが望ましい。
【0020】スティフナのモールド成形に用いることの
できる樹脂としては、例えば熱可塑性樹脂の場合は、G
PPS(汎用ポリスチレン)樹脂、PBT(ポリブチレ
ンテレフタレート)樹脂、PEEK(ポリエーテルエー
テルケトン)樹脂、PES(ポリエーテルスルホン)樹
脂等がある。また、熱硬化性樹脂としては、例えばガラ
スクロスを混在させたエポキシ樹脂を挙げることができ
る。
【0021】さらにスティフナのモールドレジン成形部
とのより高い密着性を要求する場合には、テープ基材と
モールドレジン成形部との間に、TABテープ基材(主
にポリイミド樹脂、例えば宇部興産株式会社製の商品名
「ユーピレックス」)との密着性およびモールドレジン
材との密着性に優れる、熱硬化性の樹脂層を設けること
が望ましい(請求項4)。
【0022】また、半導体素子搭載後、半導体素子周辺
はポッティングレジンで封止されるため、凹部(cavit
y)内の素子搭載部周辺の表面粗さをRmax2〜20
μm程度に荒くして、ポッティングレジンおよび素子固
定材との密着性を向上させることが望ましい。
【0023】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
【0024】<第1の実施形態>図1に本発明の第1の
実施形態を示す。図に示すLSI半導体装置は、ポリイ
ミド樹脂製絶縁フィルムから成るテープ基材3の片面上
に、ワイヤボンディングパッド部2a、半田ボール取付
パッド部2b及び引き回しリード部を含む導体回路パタ
ーン2を形成し、その一部、つまり半田ボール取付パッ
ド部の存在する面上をフォトソルダーレジスト(PS
R)から成る絶縁皮膜8で保護し、さらに半導体素子6
とワイヤボンディングを行うための接続用ウインドウホ
ール部11aを設けてTAB配線テープ11を構成し、
このTAB配線テープ11に、上記ウインドウホール部
11aに対応する部分に凹部9aが形成された熱可塑性
または熱硬化性の樹脂から成るスティフナ9を、接着剤
なしで貼り合わせた構造のスティフナ付きTAB配線テ
ープを半導体素子搭載部品として用いている。
【0025】上記スティフナ9の貼り合わせ構造を得る
手段として、具体的には、上記TAB配線テープ11の
導体回路パターン2の面とは反対側の面に、熱可塑性ま
たは熱硬化性の樹脂により、所定の厚みを有し、且つ上
記ウインドウホール部11aに対応する部分に半導体素
子6の搭載される凹部9a[凹型のくぼみ(cavity)]
を有するモールドレジン成形部12をモールド成形し、
これをスティフナ9としている。
【0026】このスティフナ9は熱可塑性または熱硬化
性の樹脂のモールドレジン成形部12から成るため、通
常の金属板スティフナを用いたTBGAパッケージ構造
とほぼ同程度の良好な放熱性を有し、安価で、信頼性に
優れるTBGAと類似のパッケージ構造が、容易に工業
的に得ることができる。
【0027】次に実施例について述べる。
【0028】TAB配線テープ11は、3層TABテー
プ材で、テープ基材3としては75μm厚のポリイミド
樹脂製絶縁フィルムを使用した。その回路パターン2の
銅箔は18μm厚、絶縁皮膜8のフォトソルダーレジス
ト(PSR)層は20μm厚である。このTAB配線テ
ープ11の直下に、0.76mtの熱可塑性レジンをイ
ンジェクション法によりモールド成形し、モールドレジ
ン成形部12から成るスティフナ9を形成した。
【0029】このモールド成形されたTBGAのスティ
フナ9のほぼ中央部に位置する凹部(cavity部)9a
に、半導体素子6を素子固定接着剤7にて固定し、ボン
ディングワイヤ4により、半導体素子6の電極とワイヤ
ボンディングパッド部2aとのワイヤボンディングを行
ってから、ポッティング法によるポッティングレジン5
によって、その電気的接続部(半導体素子6、ボンディ
ングワイヤ4及びワイヤボンディングパッド部2a及び
その周辺部)を樹脂封止し、さらに半田ボール取付パッ
ド部2bに半田ボール1を搭載して、TBGA半導体装
置の製品を完成した。
【0030】次に、上記スティフナ付きTBGA半導体
装置の製造方法を図2(a)〜(d)及び図3(e)〜
(g)に示す。
【0031】まず、TAB配線テープ11の素子搭載部
である凹部9aに対応する部分を、TAB開口部16と
してあらかじめ開口しておく(図2(a))。このTA
B配線テープ11を、凹部用上金型17−1と平坦部用
上金型17−3から成る上型と、凹部用下金型17−2
とから成るモールド金型17で挟み込む(図2
(b))。そして、インジェクション法により、凹部用
下金型17−2の金型空間部(モールドレジン成形金型
部)18内へモールドレジンランナ19よりモールドレ
ジン20を射出し、モールド成形する(図2(c)
(d))。
【0032】TAB配線テープ11をモールド金型17
にて挟み込む際、TAB配線テープ11とモールド金型
17の密着を確保する必要があり、平坦部用上金型17
−3のTAB配線テープ11との密着領域は、真空吸着
等による密着機構を採用することが望ましい。
【0033】このようにして、TAB配線テープ11
に、スティフナ9としての凹状のモールドレジン成形部
12を単数個又は複数個単位で成形する(図3(e)
(f))。次いで、このスティフナ付きTAB配線テー
プ11から、ピース毎に個別のユニット14に切り離
し、半導体素子搭載部品の完成された製品とする。
【0034】本発明は上記実施形態に限られるものでは
ない。例えば、スティフナ付きTAB配線テープ11か
ら個別のユニット14への切り離しは、図3(f)の状
態のスティフナ付きTAB配線テープ11において、モ
ールドレジン成形部12からスティフナ9の凹部9aに
半導体素子6を搭載し、ワイヤボンディング後にポッテ
ィングレジン5にて素子封止をしてから行う方法も考え
られる。
【0035】また、スティフナ9としてのモールド部を
複数のピース分だけ複数個同時に形成することもでき、
この場合は、それらのモールドレジン成形部12を、同
時にモールドしたリードフレームの外枠等の形状に類似
した構造材で連結し、リードフレーム状にて半導体素子
を搭載する方法も考えられる。
【0036】この実施形態としては、次のものが考えら
れる。即ち、絶縁フィルムから成るテープ基材3の片面
上に、複数のピース分の導体回路パターン2を形成し、
その各導体回路パターン2の一部を絶縁皮膜8で保護
し、さらに半導体素子6の搭載される領域にウインドウ
ホール部11aを形成したTAB配線テープ11に対
し、ピース毎にスティフナ9を設けるため、各ピースの
導体回路パターン面とは反対側の面に、熱可塑性または
熱硬化性の樹脂により、所定の厚みを有し、且つ上記ウ
インドウホール部に対応する部分に半導体素子の搭載さ
れる凹部9aを有するモールドレジン成形部12をモー
ルド成形し、スティフナ付きTAB配線テープとするこ
とを前提とする。そして、そのモールド成形の際、上記
スティフナ付きTAB配線テープの所定個数のピース分
を1単位の回路基板シートとして取り扱い、その1又は
2以上の回路基板シートの周囲を、上記モールド成形に
より同時に形づくられるリードフレームの外枠に模した
構造材(図示せず)により連結又は接着し、リードフレ
ーム状の大きさの半導体素子搭載用中間製品(半導体素
子搭載部品)とするものである。
【0037】しかし、上記スティフナ付きTAB配線テ
ープから、所定個数のピース分を1単位の回路基板シー
トとして切り出し、その1又は2以上の回路基板シート
を、個別に用意されたリードフレームの外枠に模した構
造材の開口部に連結又は接着し、リードフレーム状の大
きさの半導体素子搭載用中間製品とすることもできる。
【0038】<第2の実施形態>図4に本発明の第2の
実施形態を示す。これは、先に述べたように、TBGA
パッケージ構造の半導体装置における構造上の信頼性を
決める大きな要素のうちの一つに、TAB配線テープと
モールドレジン間の密着性の問題があることを考慮した
ものである。図4は、この密着性を改善するために、熱
硬化性の接着剤10、ここでは主にポリイミド樹脂(例
えば宇部興産株式会社製の商品名「ユーピレックス」)
の層を、TAB配線テープ11とモールドレジン間、正
確にはテープ基材3とスティフナ9たるモールドレジン
成形部12との間に設ける構造としたものである。この
接着剤10は、上述した実施例と同じ条件の下におい
て、12μm厚で設けた。
【0039】このように熱硬化性の接着剤10を介在さ
せることにより、TAB配線テープとモールドレジン間
の密着性の良好とすることに関し、効果の大きい構造が
得られる。
【0040】<第3の実施形態>図5に本発明の第3の
実施形態を示す。これは、半導体素子を搭載するスティ
フナ9のモールドレジン成形部12における凹部9a内
の表面領域の全体について、その表面粗さRmaxを2
〜20μm程度とした粗化部13を形成し、モールドレ
ジン成形部12と素子固定接着剤7又はポッティングレ
ジン5との密着性を向上させた構造としたものである。
【0041】この粗化部13は、半導体素子を搭載する
スティフナ9のモールドレジン成形部12における凹部
9a内の表面領域の一部について設けてもよく、その部
分について、素子固定接着剤7又はポッティングレジン
5との密着性を向上させることができる。
【0042】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
【0043】(1)請求項1又は2の発明によれば、ス
ティフナを設けるため、配線テープの導体回路パターン
面とは反対側の面に、熱可塑性または熱硬化性の樹脂に
より、所定の厚みを有し、且つ前記ウインドウホール部
に対応する部分に半導体素子の搭載される凹部を有する
モールドレジン成形部をモールド成形したので、スティ
フナの放熱性は通常の金属製スティフナとほぼ同程度で
あり、安価で、信頼性に優れるスティフナ付きTAB配
線テープから成る半導体素子搭載部品を、容易に工業的
に製造することができる。
【0044】(2)請求項3の発明によれば、スティフ
ナ付きTAB配線テープの所定個数のピース分を、1単
位の回路基板シートとして取り扱い、その1又は2以上
の回路基板シートの周囲をリードフレームの外枠に模し
た構造材に連結又は接着し、リードフレーム状の大きさ
の半導体素子搭載用中間製品としたので、その後の製造
工程を、従来のリードフレーム製造の既存設備にて処理
することができる。
【0045】(3)請求項4の発明によれば、絶縁フィ
ルムから成るテープ基材とスティフナのモールドレジン
成形部との間に、熱硬化性の接着剤層を設けたので、T
AB配線テープとモールドレジン成形部との間の密着性
を良好にすることができる。
【0046】(4)請求項5の発明によれば、スティフ
ナのモールドレジン成形部における凹部内の表面領域の
一部または全体について、その表面粗さRmaxを2〜
20μmとしたので、その後に設けられるポッティング
レジンおよび素子固定材との密着性を向上させることが
望ましい。
【0047】(5)請求項6の発明によれば、上記半導
体素子搭載部品を用いて半導体装置を構成したので、モ
ールドレジン成形部から成るスティフナを備えた、安価
で、信頼性に優れるTBGAパッケージ構造の半導体装
置を、容易に工業的に製造することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1の実施形態を示す右
半分の断面図である。
【図2】本発明の半導体装置の製造工程の一部を示す図
である。
【図3】本発明の半導体装置の製造工程の続きを示す図
である。
【図4】本発明の半導体装置の第2の実施形態を示す右
半分の断面図である。
【図5】本発明の半導体装置の第3の実施形態を示す右
半分の断面図である。
【図6】従来の半導体装置の構造を示す右半分の断面図
である。
【符号の説明】
1 半田ボール 2 導体回路パターン 3 テープ基材 4 ボンディングワイヤ 5 ポッティングレジン 6 半導体素子 7 素子固定接着剤 8 絶縁皮膜 9 スティフナ 9a 凹部 10 接着剤 11 TAB配線テープ 11a ウインドウホール部 12 モールドレジン成形部 13 粗化部 14 ユニット

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】絶縁フィルムから成るテープ基材の片面上
    に導体回路パターンを形成し、その一部を絶縁皮膜で保
    護し、さらに半導体素子の搭載される領域にウインドウ
    ホール部を形成した配線テープを、前記ウインドウホー
    ル部に対応する部分に凹部が形成されたスティフナと貼
    り合わせた半導体素子搭載部品において、 前記スティフナを設けるため、前記配線テープの導体回
    路パターン面とは反対側の面に、熱可塑性または熱硬化
    性の樹脂により、所定の厚みを有し、且つ前記ウインド
    ウホール部に対応する部分に半導体素子の搭載される凹
    部を有するモールドレジン成形部をモールド成形したこ
    とを特徴とする半導体素子搭載部品。
  2. 【請求項2】絶縁フィルムから成るテープ基材の片面上
    に、複数のピース分の導体回路パターンを形成し、その
    各導体回路パターンの一部を絶縁皮膜で保護し、さらに
    半導体素子の搭載される領域にウインドウホール部を形
    成したTAB配線テープに対し、 ピース毎にスティフナを設けるため、各ピースの導体回
    路パターン面とは反対側の面に、熱可塑性または熱硬化
    性の樹脂により、所定の厚みを有し、且つ前記ウインド
    ウホール部に対応する部分に半導体素子の搭載される凹
    部を有するモールドレジン成形部をモールド成形し、 これにより得られたスティフナ付きTAB配線テープ又
    はこれから各ピース毎に切り離した個別のユニットを半
    導体素子搭載用中間製品としたことを特徴とする半導体
    素子搭載部品。
  3. 【請求項3】請求項2記載のスティフナ付きTAB配線
    テープの所定個数のピース分を、1単位の回路基板シー
    トとして取り扱い、その1又は2以上の回路基板シート
    の周囲をリードフレームの外枠に模した構造材に連結又
    は接着し、リードフレーム状の大きさの半導体素子搭載
    用中間製品としたことを特徴とする半導体素子搭載部
    品。
  4. 【請求項4】請求項1、2又は3記載の半導体素子搭載
    部品において、前記絶縁フィルムから成るテープ基材と
    前記スティフナのモールドレジン成形部との間に、熱硬
    化性の接着剤層を設けたことを特徴とする半導体素子搭
    載部品。
  5. 【請求項5】請求項1、2、3又は4記載の半導体素子
    搭載部品において、半導体素子を搭載する前記スティフ
    ナのモールドレジン成形部における凹部内の表面領域の
    一部または全体について、その表面粗さRmaxを2〜
    20μmとしたことを特徴とする半導体素子搭載部品。
  6. 【請求項6】請求項1〜5のいずれかに記載の半導体素
    子搭載部品を用い、前記モールド成形されたスティフナ
    の凹部内に半導体素子を搭載し、この半導体素子の電極
    と前記導通回路パターンの一部とをワイヤボンディング
    により電気的に結線し、さらにその半導体素子の近傍を
    ポッティングレジン等により封止し、前記導通回路パタ
    ーンの一部に半田ボールを搭載したことを特徴とする半
    導体装置。
JP2000323312A 2000-10-18 2000-10-18 半導体素子搭載部品及びそれを用いた半導体装置 Withdrawn JP2002124594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000323312A JP2002124594A (ja) 2000-10-18 2000-10-18 半導体素子搭載部品及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000323312A JP2002124594A (ja) 2000-10-18 2000-10-18 半導体素子搭載部品及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2002124594A true JP2002124594A (ja) 2002-04-26

Family

ID=18801006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323312A Withdrawn JP2002124594A (ja) 2000-10-18 2000-10-18 半導体素子搭載部品及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2002124594A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007074954A1 (en) * 2005-12-29 2007-07-05 Wavenics Inc. Three-dimensional package module, method of fabricating the same, and method of fabricating passive device applied to the three-dimensional package module
CN100372084C (zh) * 2003-09-04 2008-02-27 美龙翔微电子科技(深圳)有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372084C (zh) * 2003-09-04 2008-02-27 美龙翔微电子科技(深圳)有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板
WO2007074954A1 (en) * 2005-12-29 2007-07-05 Wavenics Inc. Three-dimensional package module, method of fabricating the same, and method of fabricating passive device applied to the three-dimensional package module
US7851918B2 (en) 2005-12-29 2010-12-14 Wavenics Inc. Three-dimensional package module
US8034664B2 (en) 2005-12-29 2011-10-11 Wavenics Inc. Method of fabricating passive device applied to the three-dimensional package module

Similar Documents

Publication Publication Date Title
US7190071B2 (en) Semiconductor package and method for fabricating the same
US5739588A (en) Semiconductor device
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
JP2981141B2 (ja) グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
JPH0669402A (ja) プリント基板およびその製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP4075204B2 (ja) 積層型半導体装置
JPS63188964A (ja) 集積回路パツケ−ジ
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US5710457A (en) Semiconductor integrated circuit
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US6057594A (en) High power dissipating tape ball grid array package
JP2620611B2 (ja) 電子部品搭載用基板
JP2002124594A (ja) 半導体素子搭載部品及びそれを用いた半導体装置
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2612468B2 (ja) 電子部品搭載用基板
JPH1174421A (ja) 複合型半導体装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JPH08306818A (ja) 半導体装置
KR100369501B1 (ko) 반도체패키지
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108