JPS63188964A - 集積回路パツケ−ジ - Google Patents

集積回路パツケ−ジ

Info

Publication number
JPS63188964A
JPS63188964A JP2099087A JP2099087A JPS63188964A JP S63188964 A JPS63188964 A JP S63188964A JP 2099087 A JP2099087 A JP 2099087A JP 2099087 A JP2099087 A JP 2099087A JP S63188964 A JPS63188964 A JP S63188964A
Authority
JP
Japan
Prior art keywords
chip
lead frame
lead
integrated circuit
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2099087A
Other languages
English (en)
Inventor
Yoshiaki Hida
肥田 佳明
Masao Gokami
昌夫 後上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2099087A priority Critical patent/JPS63188964A/ja
Publication of JPS63188964A publication Critical patent/JPS63188964A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、集積回路パッケージに関し、特にICカード
に実装される集積回路パッケージに関する。
(従来の技術) 一般に集積回路パッケージは、ICチップ、このICチ
ップの端子を外部に接続するための外部端子としてのリ
ード部、集積回路を機械的に支持するためのリードフレ
ームおよびICチップとリードフレーム全体をモールド
樹脂で封止したハウジングとしてのパンケージからなっ
ている。
この集積回路パッケージは、サイズがコンパクトにでき
集積回路の高実装密度を可能とし、かつ製造が容易でコ
スト的にも利点があるため、高実装密度が要求される集
積回路に利用されている。
近年、このような集積回路パンケージの一つとして、リ
ードフレームのマウント部にICチツブを設置して、リ
ードフレームのリード部とICチップとを結線した上で
、リード部全面がパッケージの表面に端子として露出す
るように、′モールド樹脂によりリードフレームとIC
チップを封止した集積回路パッケージが開発され、この
ものをICカード実装用の集積回路パッケージとして利
用しようとする試みがなされている。
(発明が解決しようとする問題点) しかしながら、ICカードにはICカード規格(I S
O/DP 7816/2)があり、これを満足するもの
でなければ現実的には、ICカードとして使用すること
ができないという問題がある。上記従来の集積回路パッ
ケージを用いて規格を満足するICカードを製造しよう
とすると、規格の[カード表面の端子の位置、端子の面
積」の規定により、集積回路パッケージに用いるリード
フレームの大きさが限定されるので、おのずとリードフ
レームのマウント部に設置するICチップの大きさも限
定され、大容量、多機能のICチップを使用することが
できないという問題を生じる。また、リードフレームの
マウント部からはみでるような大きさのICチップを使
用した場合には、リードフレームの端子となるリード部
とICチップが導通して、ICチップが誤動作を起こす
という問題を生じる。
さらに、規格にはカード本体について、その厚さが0.
76±toz mff1と規定していることから、カー
ドに実装する集積回路パッケージは少なくとも厚さ0.
76mm以下の薄いものにしなければならなく、この規
定を満足する集積回路パッケージは薄すいため折り曲げ
られると、パッケージを封止しているモールド樹脂に亀
裂を生じるという問題を生じる。
(問題点を解決するための手段) 本発明は上記の点に鑑みてなされたものである。
本発明者らは、集積回路パッケージにおいて、リードフ
レー、ムとICチップの間に絶縁体を介すれば、ICチ
ップがリード部のマウント部からはみでで、端子となる
リードフレームにかかっても、ICチップとリードフレ
ームが導通せず、ICチップが誤動作を発生しないこと
を、さらには、この絶縁体が折り曲げに対してのパッケ
ージの補強体となることを見出して本発明をなし得たも
のである。
すなわち、本発明は、リードフレームのリード部にIC
チップを結線した上で、リード部全面がパッケージの表
面に端子として露出するようにモールド樹脂によりリー
ドフレームとICチップが封止されて構成される集積回
路パンケージにおいて、ICチップが電気絶縁体を介し
てリードフレームに設置されていることを特徴とする集
積回路パッケージを要旨とする。
以下、本発明を図面に暴づいて詳細に説明する。
第1図は本発明の集積回路パッケージの一実施例の一部
切り欠は断面図である。
リードフレーム100のICCランプマウント101と
端子リード102に形成された凹部106に、絶縁体l
を介してICチップ2が設置され、ICチップ2と端子
であるリード部102はワイヤーボンディングによる金
線3で結線されて、トランスファーモールド、キャステ
ィング等によるモールド樹脂4により全体が封止されて
集積回路パッケージ10が構成されている。図中の10
8はリード部102間の空隙に充填されたモールド樹脂
を示し、lOイはICCランプマウント101とリード
部102間の空隙に充填されたモールド樹脂を示す。尚
、同図に示されているパンケージ10は、モールド樹脂
4により直方体の形状をなして樹脂封止されて形成され
ているが、この形状は特に限定されず、円柱形のもので
も四隅の角が丸みを帯びているものでもよ(、パンケー
ジの製造およびカードにパッケージを実装する際の加工
のし易い形状を適宜選択してモールド樹脂による封止を
すればよい。
また、ICチップ2とリード部102は、第7図に示す
ようなテープキャリア一方式によるフィンガー5で結線
することもでき、この方法による場合には、ワイヤーポ
ンディング方式に比較して、結線による高さが減少する
ためパンケージ厚を薄くできる利点がある。
第2図は本発明の集積回路パッケージに用いるリードフ
レームの一例の平面図であり、モールド樹脂により封止
されてパッケージとなるパッケージ単位のリードフレー
ム100(図中の破線で囲まれている部分)が複数形成
されて製造用リードフレーム200が構成されている。
本発明に用いるリードフレームとしては、パッケージ単
位のリードフレーム100が複数形成されているものを
使用することが、製造上望ましいが加工機の点で問題が
あればパッケージ単位1つのリードフレーム100の形
状のものであってもよい。
パッケージ単位のリードフレーム100は、中央部にI
Cチップを設置するためのICチップマウント部101
と、このマウント部101を取り囲んでいる8個のリー
ド部102から形成されている。本発明においては、I
Cチップはマウント部101とリード部102の一部を
覆って絶縁体lを介して106の部分に設置される(図
中の一点鎖点で囲まれている部分)。リード部102は
後にモールド樹脂により封止された状態で樹脂表面、す
なわちパッケージ表面から露出して端子となるものであ
るが、その個数は特に8個に限定されず、使用されるI
Cチップの機能に合わせて6個でも幾らでもよい。また
、その形状は、図示されているようにパッケージ端に位
置する部分の幅L+が中央部に位置する部分の輻L2よ
り小さくすると、パッケージ化した後、端子となるリー
ド部102が側面方向に脱落することを防止できるとい
う利点があるが、その形状は本実施例の形状に限定され
ず、例えばテーパ状のものでもよい。しかし、モールド
樹脂とリードフレームの接着性が良好であれば同一幅の
ストレート形状のものでもよい。
さらに、リードフレーム100には図示はされていない
が、ICチップを端子の機能に合わせた位置で、マウン
ト部に設置する際の位置ぎめのための目印を設けること
ができる。こうすることにより、ICチップのミス設置
を防止すること力くできる。またこの目印により、やは
り、集積回路パッケージを端子の機能に合わせた位置で
、カードに実装することができる。
本発明に用いられるリードフレーム100の材質として
は、リードフレームに一般的に使用されているものを広
く用いることができ、例えば42合金等の鉄系合金、K
LF−5等の銅系合金、JISの5US304.5US
316.5US410.5US430等のステンレス鋼
を用いることができ、好ましくは、ICチップの誤動作
を誘発する帯磁性の少ないオーステナイト系ステンレス
鋼であるS U 3304 、 S U 5316等が
使用される。
また、鉄系合金および銅系合金を用いた場合には、リー
ド部102の端子面となる面、すなわちICチップの設
置面と逆面にah、酸化防止のための金メッキ層および
ニッケルメッキ層を下地とした金メッキ層を設けること
が望ましく、なかでも、擦傷に対して強い硬質金メッキ
層を最外層として設けることが好ましい。
第3図は第2図のA−A線断面図を示すものである。
リード部102とICCランプマウント101間の空隙
103は、モールド樹脂により封止された時に樹脂によ
り埋められて樹脂とリードフレームを強固に、接着させ
るアンカーの働きをなすものであり、その形状は樹脂と
リードフレームの接着力に大きく影響する。また、同図
では図示はされていないが、リード部102とリード部
102間の空隙104  (第2図)も同様の働きをな
すものである。
第3図に示されたリードフレームはスタンピング加工に
より製造されたもので、空隙103はストレート形状を
なしているが、より接着力をあげるためには、エツチン
グ加工により製造されたリードフレームを使用すること
が好ましい。
すなわち、両面エツチング、ハーフエツチング等のエツ
チング加工により製造されたリードフレームの空隙10
3.104は、エツチングの方法により種々の形状をと
り、例えば、開口部が小さくかつリードフレーム内で開
口部より大きい断面積を有する二つの部分をなす形状、
〔第4図(A)) 、端子面の開口部が太きくICチッ
プ面の開口部が小さく内部に段差を存する形状〔第4図
(B)) 、中央部が大きく開口部が小さい形状〔第4
図(C)〕および第5図に示すような端子面の開口部が
大きい台形形状をとることができるが、いずれもモール
ド樹脂による封止の際に空隙に充填されたモールド樹脂
がアンカーの働きをするため、リードフレームからモー
ルド樹脂全体が容易に抜けることがなくなり、リードフ
レームと封止したモールド樹脂との接着性が向上し、端
子の剥離が防止される。
さらに、封止したモールド樹脂の折り曲げに対しての補
強の効果も有する。また、上述した断面形状は空隙10
3.104のみならずリードフレーム全ての断面に付い
て実施すれば一層よい。
さらに、ICチップマウント部101とリード部102
の表面に、第4図、第5図に示すような凹凸105を設
けると、リードフレームとモールド樹脂および絶縁体と
の接触面積が増加すると共に、凹凸がアンカーの役目を
なしリードフレームとモールド樹脂との接着性および絶
縁体との接着性が更に向上する。本発明では使用するモ
ールド樹脂等に対応してこの形状を変化させて設けるこ
とが好ましいが、モールド樹脂または絶縁体とリードフ
レームの接着力がよく、特に必要がなければ当然設ける
ことはない。
このような凹凸は、リードフレームをサンドブラシ等で
研磨する物理的方法、またはエツチング等の化学的方法
の何方の方法によっても形成することができる。
また、本発明に用いられるリードフレームにおいては、
第6図に示すような絶縁体または絶縁体とICチップを
埋設するための凹部106を設けることができる。この
ような凹部106は、エツチング、エンドミル等により
形成することができる。こうすることにより、集積回路
パッケージ全体の厚みを薄くすることができ、規格を満
足した集積回路パンケージを作成し易くなる。また、凹
部106にはモールド樹脂を充填することができるので
、凹部を設けないリードフレ一ムに対して樹脂層の厚み
を増すことができ、かつリードフレーム自体の厚さは、
凹部を除いて逆に厚くすることができるので、集積回路
パッケージ自体の強度を上げるという効果がある。
本発明に用いられる絶縁体1としては、電気絶縁性のシ
ート、フィルム等を用いることができるが、例えば、ポ
リイミド、ガラスエポキシ、ガラス繊維、BTレジン、
テフロン、ポリエステル、セラミック等のシートまたは
フィルムが用いられる。また、シートまたはフィルムで
なくとも、絶縁性の樹脂をICチップの裏面またはリー
ドフレームの表面に塗布して絶縁層としたものでもよい
本発明においては、絶縁体1はICCランプマウント1
01と端子リード部102の一部を覆うように設けられ
ているので、マウント部101よりはみでて端子リード
部102にかかる大きさのICチップを使用しても、I
Cチップと端子リード部とが導通ずることはない。また
、この絶縁体1は上述したように設けられているので、
折り曲げに弱い空隙103.104の樹脂部分を補強す
ることができ、パッケージを折り曲げても、端子102
が剥離、脱離せず空隙103.104の樹脂部分に亀裂
が生じさせない補強体としての働きをなすものである。
この絶縁体1は、前述したように補強体としての点から
その厚みは、0.05〜0.2mmであることが好まし
いが、絶縁性の点では0.01〜0.05mmで十分で
ある。
絶縁体1とリードフレーム100およびICチップ2の
間には、接着剤層を介することもでき、この場合の接着
剤としては、エポキシ樹脂系、メラミン樹脂系、ポリエ
ステルポリイソシアネート系等の熱硬化性接着剤、ポリ
酢酸ビニル系、酢酸ビニル・塩化ビニル共重合体系、ア
クリル樹脂系、シアノアクリレート系、ポリアミド樹脂
系等の熱可塑性接着剤、ニトリルゴム系、ポリクロロプ
レン系、SBR系等のゴム系接着剤、ゴム系、アクリル
系等の粘着剤およびこれらを複合した接着剤を用いるこ
とができる。このような接着剤層は、上記の接着剤を慣
用の塗布法によりリードフレームまたはICチップに塗
布することにより形成される。また、当然絶縁体に上記
接着剤を塗布または含浸させたものも用いることもでき
る。
本発明に用いられるモールド樹脂としては、一般的に使
用されているモールド樹脂、例えばエポキシ系樹脂、シ
リコーン系樹脂、エポキシ・シリコーンハイブリット系
樹脂等のものを広く使用することができる。
第8図は、折り曲げに対して、さらに補強した例のリー
ドフレームの平面図である。
このリードフレームは、折り曲げに対して補強する部分
110.111.112.113 、を有している。こ
の補強部分により、リードフレームの空隙103.10
4は直線状にリードフレームの端に接することが無くな
り、折り曲げに対して補強される。例えば、図中で、リ
ードフレームを左右に折り曲げた場合には、110.1
12 、により空隙103の部分が補強され、空隙10
3には亀裂を生じることが無くなる。同様に、111 
、113、により、上下の折り曲げに対して、空隙10
4が補強されるが、パンケージ全体としてもその強度が
増すことは当然である。また、このリードフレームにお
いても、その断面形状は上述した形状のものにすること
ができ、かつ絶縁体または絶縁体とICチップを埋設す
るための上述の凹部106(図中の破線部分)を設ける
ことができ、その場合には上述した効果を奏する。
また、このリードフレームにおいては、モールド樹脂に
よる樹脂封止を点線107のような角をとった形で行う
と、パッケージの製造およびパッケージを力、−ドに実
装する際の加工がし易くなるという利点がある。
尚、図中の120は前述した位置ぎめ用の目印の一例で
あり、リードフレームを製造する際にリードフレームと
一体に設けられるものである。
第9図は第8図のリードフレームを用いた本発明の集積
回路パッケージ10をプラスチックカード基材20に組
み込んでICカード30としたものの平面図であり、第
1O図はそのB−B線断面図である。
集積回路パッケージ10はカード基材20の所定部分に
設けられた凹部にその端子面がカード基材20の表面と
同一面をなすように埋め込まれて、接着剤21により強
固に固着されている。尚、カード基材20には、一般的
カードに施されている、例えば、磁気ストライプ、ホロ
グラム、エンボス、顔写真、彫刻による顔写真または模
様、サイン欄、バーコード、注意書き、デザイン等の一
般印刷が施されていてもよい。
このカードは、所定のカード処理機に挿入されると端子
102を介してカード処理機と集積回路との間で信号授
受が行われ、情輻の処理がなされる。
また、本発明の集積回路パッケージは、カード以外にも
高実装密度が要求される集積回路に使用することができ
る。
(発明の効果) 本発明の集積回路パッケージは、リードフレームとIC
チップの間に絶縁体を設けたので、端子となるリード部
にかかる大きさのICチップを用いてもICチップとリ
ードフレームとが導通ずることがなくなり、大容量、多
機能のICチップを任意に用いることができ、信頼性の
高いICカードを提供することができる。
さらに、本発明に用いられる絶縁体は折り曲げに弱い空
隙103.104の樹脂部分を補強する補強体としての
働きをなすと同時に端子リード部102の剥離、脱落防
止に効果があり、本発明の集積回路パッケージは折り曲
げに対して強度のあるものとなる。
また、本発明の好ましい態様の補強部を有したリードフ
レームを用いた場合には、いっそう折り曲げに対して強
度のあるものとなる。
さらにまた、本発明の好ましい態様の絶縁体または絶縁
体とICチップを埋設するための凹部を設けたリードフ
レームを用いた場合には、集積回路パンケージ全体の厚
みを薄くできるとともに、リードフレーム自体の厚みを
凹部を除いて逆に厚くすることができるので、集積回路
バ・7ケ一ジ自体の強度を向上することができる。
以下、具体的実施例に基づいて本発明をさらに詳細に説
明する。
実施例1 厚み0.21mmの42合金板を用意し、スタンピング
加工法により、第2図に示す8リード端子とする20+
++ll1x 20mmのパンケージ単位のリードフレ
ームが6つ連結したリードフレームを作成した。
次に、作成したリードフレームの端子面にメッキ厚み5
μのNiメッキを行った後、さらにメッキ厚み1μの硬
質Auメッキを施し、裏面ICチップ設置面側にはボン
ディングエリアのみにメッキ厚み0.5μの軟質Auメ
ッキを施し、メッキされたリードフレームを作成した。
次に、リードフレーム裏面の裏面ICチップ設置面側に
、絶縁体として熱硬化型接着剤が片面に塗布されている
厚さ80μのポリイミドシート(商品名;リードフレー
ム固定用ポリイミドテープJ R−2250,日東電工
9@製)を、温度150℃で第2図(106)の位置に
加熱接着して絶縁体をリードフレームに形成した。
次に、上記絶縁体上のチップダイパッド部に、熱硬化型
エポキシダイ接着剤を塗布厚み20μで形成して、その
接着剤層を介してICチップをリードフレームに設置し
た。
次に、ワイヤーボンディング機によりICチンプボンデ
イング部と軟質金メッキされたリードフレームの端子部
とを25μ径金ワイヤーで結線した。
次に、結線が終了したICチップとリードフレームをト
ランスファーモールド法により、エポキシ系のトラスフ
ァーモールド用樹脂(商品名、 MP−10,日東電工
911製)で片面樹脂封止した後、パッケージ単位の所
定量1でそれぞれ断裁して、必要とあれば、樹脂面を研
摩して、厚さ0.7 mmの本発明の集積回路パッケー
ジを得た。
得られた集積回路パッケージは良好に動作するとともに
、折り曲げても樹脂面に亀裂が生じない良好なものであ
った。
(実施例2) 厚み0.27m mの42合金板用意し、常法にしたが
って水洗、乾燥を行った後、合金板の両面にホトレジス
トを塗布乾燥して所定量の感光膜を形成した。次いで、
第2図に示す8リード端子とする20mm X 20m
mのパッケージ単位のリードフレームが6つ連結したリ
ードフレーム原版を用いて、常法により密着露光、現像
を行った後、両面エツチングおよびハーフエツチングを
行ない、リードフレームの各断面を第4図(B)の形状
に形成するとともに、深さ0.17mmの絶縁体埋設用
の凹部をICチップマウント部とリード端子部にかかる
大きさで第2図の106の位置に形成した。
次ぎに、実施例1と同様にして、メッキ加工を行った。
次ぎに、絶縁体埋設用の凹部の底面に、絶縁体として熱
硬化型接着剤が片面に塗布されている厚さ80μのポリ
イミドシート(商品名;リードフレーム固定用ポリイミ
ドテープJ R−2250゜日東電工n製)を、温度1
50℃で第2図(106)の位置に加熱接着して絶縁体
をリードフレームに形成した。
次ぎに、実施例1と同様にして、結線、モールド樹脂封
止の各加工を行ない、厚さ0.6mmの本発明の集積回
路パッケージを得た。
得られた集積回路パッケージは良好に動作するとともに
、折り曲げても樹脂面に亀裂が生じなく、かつ端子の剥
離もない良好なものであった。
(実施例3) 厚み0.2’7mmの42合金板用意し、常法にしたが
って水洗、乾燥を行った後、合金板の両面にホトレジス
トを塗布乾燥して所定量の感光膜を形成した。次いで、
第8図に示す補強部を有する6リード端子とする20m
m X 20a+mのパッケージ単位のリードフレーム
が6つ連結したリードフレーム原版を用いて、常法によ
り密着露光、現像を行った後、両面エツチングおよびハ
ーフエツチングを行ない、リードフレームの各断面を第
4図CB)の形状に形成するとともに、深さ0.17m
mの絶縁体埋設用の凹部をICCチップマウント部リー
ド端子部にかかる大きさで第8図の106の位置に形成
した。
次ぎに、実施例2と同様にして、メッキ、ICチップ設
置、結線、モールド樹脂封止の各加工を行ない、厚さ0
.6mmの本発明の集積回路パ・7ケージを得た。
得られた集積回路パッケージは良好に動作するとともに
、折り曲゛げても樹脂面に亀裂が生じなく、かつ端子の
剥離もない良好なものであった。
(実施例4) ポリイミドフィルムをベースとした、インナーおよびア
ウターリード用フィンガーを有するテープキャリア上に
、ICチップをインナーボンディングし、次いで、イン
ナーボンディング面にrc回路を保護するとともに、表
面が平面となるように、エポキシ系樹脂を厚み60μで
塗布し、テープキャリアとICチップを一体化した後、
アウターリード用フィンガーを残してカッティングして
、リードフレーム設置用のICチップを作成した。
次ぎに、作成したICチップを実施例3で用いたと同様
のリードフレームを用い、リードフレームの絶縁体埋設
用の凹部の底面に、絶縁体として熱硬化型接着剤が片面
に塗布されている厚さ80μのポリイミドシート(商品
名;リードフレーム固定用ポリイミドテープJ R−2
250゜日東電工■製)を、温度150℃で第8図(1
06)の位置に加熱接着して絶縁体をリードフレームに
形成した。
次ぎに、メッキされたリードフレームのボンディングエ
リア部にアウターリード用フィンガをボンディングして
、ICチップとり−ドフレームを結線した。
次ぎに、ICチップとリードフレームが結線して一体化
したものを実施例3と同様にしてモールド樹脂封止加工
を行ない、厚さ0.55mmの本発明の集積回路パンケ
ージを得た。
得られた集積回路パッケージは良好に動作するとともに
、折り曲げても樹脂面に亀裂が生じなく、かつ端子の剥
離もない良好なものであった。
【図面の簡単な説明】
図は本発明に用いられるリードフレームの平面図、第3
図は第2図のA−A線断面図、第4図、第5図および第
6図は本発明に用いられる他のリードフレームの断面図
、第7図は本発明の集積回路パッケージの他の例の断面
図、第9図はB線断面図である。 1・・−−−−一絶縁体、2−−−−一・−ICチップ
、4−−−−モールド樹脂、10−・−・−集積回路パ
ッケージ、30 −一 ICカード、100−・・・・
リードフレーム、101・・−−−I Cチップマウン
ト部、102・−・−リード部、103 、104−・
−・−リードフレーム空隙、106−・−凹部 出願人   大日本印刷株式会社 代理人 弁理士 小 西 淳 美 昧            浮 第3図 第4図(A) (S吾め側) 第4図CB)   第4図(C) 第5図 第6図 第8図 第9図 第10図

Claims (3)

    【特許請求の範囲】
  1. (1)リードフレームのリード部にICチップを結線し
    た上で、リード部全面がパッケージの表面に端子として
    露出するようにモールド樹脂によりリードフレームとI
    Cチップが封止されて構成される集積回路パッケージに
    おいて、ICチップが電気絶縁体を介してリードフレー
    ムに設置されていることを特徴とする集積回路パッケー
    ジ。
  2. (2)前記リードフレームに電気絶縁体または電気絶縁
    体とICチップを埋設するための凹部が設けられている
    ことを特徴とする特許請求の範囲第(1)項記載の集積
    回路パッケージ。
  3. (3)前記リードフレームが集積回路パッケージの曲げ
    に対しての補強部分を有していることを特徴とする特許
    請求の範囲第(1)項または第(2)項記載の集積回路
    パッケージ。
JP2099087A 1987-01-31 1987-01-31 集積回路パツケ−ジ Pending JPS63188964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2099087A JPS63188964A (ja) 1987-01-31 1987-01-31 集積回路パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2099087A JPS63188964A (ja) 1987-01-31 1987-01-31 集積回路パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS63188964A true JPS63188964A (ja) 1988-08-04

Family

ID=12042569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2099087A Pending JPS63188964A (ja) 1987-01-31 1987-01-31 集積回路パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS63188964A (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010044948A (ko) * 1999-11-01 2001-06-05 마이클 디. 오브라이언 반도체 패키지
US6867483B2 (en) 2000-09-13 2005-03-15 Carsen Semiconductor Sdn. Bhd. Stress-free lead frame
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7288833B2 (en) 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
JP2009218688A (ja) * 2008-03-07 2009-09-24 Audio Technica Corp 静電型電気音響変換器、その製造方法およびコンデンサーマイクロホン
US7741161B2 (en) 2003-12-31 2010-06-22 Carsem (M) Sdn. Bhd. Method of making integrated circuit package with transparent encapsulant
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US9041064B2 (en) 2006-11-21 2015-05-26 Cree, Inc. High voltage GaN transistor
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9240473B2 (en) 2007-03-23 2016-01-19 Cree, Inc. High temperature performance capable gallium nitride transistor
US9419124B2 (en) 2001-07-24 2016-08-16 Cree, Inc. Insulating gate AlGaN/GaN HEMT
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010044948A (ko) * 1999-11-01 2001-06-05 마이클 디. 오브라이언 반도체 패키지
US7786554B2 (en) 2000-09-13 2010-08-31 Carsem (M) Sdn. Bhd. Stress-free lead frame
US7288833B2 (en) 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
US6867483B2 (en) 2000-09-13 2005-03-15 Carsen Semiconductor Sdn. Bhd. Stress-free lead frame
US10224427B2 (en) 2001-07-24 2019-03-05 Cree, Inc. Insulting gate AlGaN/GaN HEMT
US9419124B2 (en) 2001-07-24 2016-08-16 Cree, Inc. Insulating gate AlGaN/GaN HEMT
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7741161B2 (en) 2003-12-31 2010-06-22 Carsem (M) Sdn. Bhd. Method of making integrated circuit package with transparent encapsulant
US9041064B2 (en) 2006-11-21 2015-05-26 Cree, Inc. High voltage GaN transistor
US9240473B2 (en) 2007-03-23 2016-01-19 Cree, Inc. High temperature performance capable gallium nitride transistor
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
JP2009218688A (ja) * 2008-03-07 2009-09-24 Audio Technica Corp 静電型電気音響変換器、その製造方法およびコンデンサーマイクロホン
US11869829B2 (en) 2009-01-05 2024-01-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with through-mold via
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9978695B1 (en) 2011-01-27 2018-05-22 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Similar Documents

Publication Publication Date Title
JPS63188964A (ja) 集積回路パツケ−ジ
US5652461A (en) Semiconductor device with a convex heat sink
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
US6208019B1 (en) Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
KR101604154B1 (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JPH0630985B2 (ja) 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路装置を備えるカード
JPH10261753A (ja) 樹脂封止型半導体装置
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US5185653A (en) O-ring package
JPH03503342A (ja) 半導体装置パッケージ及びその製造方法
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JPS6015786A (ja) Icカ−ドおよびその製造法
JP2794262B2 (ja) 電子回路パッケージ
JPH05151424A (ja) 集積回路トークン
JPH01208847A (ja) 集積回路装置
JPH0262297A (ja) 集積回路装置およびそれを用いたicカード
KR100643333B1 (ko) 초박막 금속 반사컵을 가지는 발광다이오드 패키지 및 그제조방법
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
JP2003067695A (ja) 半導体装置
JP2003248808A (ja) Icカード用icモジュール及び接触型非接触型共用icカード、非接触型icカード
JP2654032B2 (ja) 半導体ic装置の製造方法
JP2654033B2 (ja) 半導体ic装置
KR100702940B1 (ko) 집적회로카드와 이의 제조방법
JP2002124594A (ja) 半導体素子搭載部品及びそれを用いた半導体装置
JP2007034786A (ja) 複合icカードおよびその製造方法