JP2019057590A - 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 - Google Patents

半導体素子用基板及びその製造方法、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2019057590A
JP2019057590A JP2017180608A JP2017180608A JP2019057590A JP 2019057590 A JP2019057590 A JP 2019057590A JP 2017180608 A JP2017180608 A JP 2017180608A JP 2017180608 A JP2017180608 A JP 2017180608A JP 2019057590 A JP2019057590 A JP 2019057590A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
substrate
element mounting
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017180608A
Other languages
English (en)
Other versions
JP6964477B2 (ja
Inventor
金子　健太郎
Kentaro Kaneko
健太郎 金子
晴信 佐藤
Harunobu Sato
晴信 佐藤
元 中西
Hajime Nakanishi
元 中西
中村　順一
Junichi Nakamura
順一 中村
孝治 渡邊
Koji Watanabe
孝治 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017180608A priority Critical patent/JP6964477B2/ja
Priority to US16/051,878 priority patent/US10943857B2/en
Priority to TW107132390A priority patent/TWI801417B/zh
Publication of JP2019057590A publication Critical patent/JP2019057590A/ja
Application granted granted Critical
Publication of JP6964477B2 publication Critical patent/JP6964477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】半導体素子用基板において樹脂と金属との密着性を向上すると共に、反りを抑制すること。【解決手段】本半導体素子用基板は、一方の面、他方の面、及び側面を備えた端子部と、前記端子部の一方の面を露出し、側面を被覆する樹脂部と、を有し、前記樹脂部は、第１樹脂と第２樹脂を備えた多層構造であり、前記第１樹脂が、前記端子部の側面に接して設けられ、前記第１樹脂及び前記第２樹脂はフィラーを含有し、前記第１樹脂が含有するフィラーの量は、前記第２樹脂が含有するフィラーの量よりも少ない。【選択図】図２

Description

本発明は、半導体素子用基板及びその製造方法、半導体装置及びその製造方法に関する。
半導体素子が搭載されて半導体装置の一部となる半導体素子用基板が知られている。半導体素子用基板は、例えば、金属板の一方の側に配線となる溝状の構造を形成し、溝状の構造に液状のプリモールド樹脂を埋め込んだ後、液状のプリモールド樹脂を加熱して硬化させる工程を経て作製される。
特許第５５２６５７５号
しかしながら、上記の構造の半導体素子用基板では、プリモールド樹脂と金属板との密着性が悪く、かつ、プリモールド樹脂と金属板との熱膨張係数の違いにより半導体素子用基板に反りが発生することが懸念される。
本発明は、上記の点に鑑みてなされたものであり、半導体素子用基板において樹脂と金属との密着性を向上すると共に、反りを抑制することを目的とする。
本半導体素子用基板は、一方の面、他方の面、及び側面を備えた端子部と、前記端子部の一方の面を露出し、側面を被覆する樹脂部と、を有し、前記樹脂部は、第１樹脂と第２樹脂を備えた多層構造であり、前記第１樹脂が、前記端子部の側面に接して設けられ、前記第１樹脂及び前記第２樹脂はフィラーを含有し、前記第１樹脂が含有するフィラーの量は、前記第２樹脂が含有するフィラーの量よりも少ないことを要件とする。
開示の技術によれば、半導体素子用基板において樹脂と金属との密着性を向上すると共に、反りを抑制することができる。
第１の実施の形態に係る半導体素子用基板を例示する平面図である。 第１の実施の形態に係る半導体素子用基板を構成する単位基板を例示する図である。 第１の実施の形態に係る半導体素子用基板を構成する単位基板を例示する底面図である。 第１の実施の形態に係る半導体素子用基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体素子用基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体素子用基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図である。 第１の実施の形態の変形例１に係る半導体素子用基板を構成する単位基板を例示する図である。 第１の実施の形態の変形例１に係る半導体素子用基板の製造工程を例示する図である。 第１の実施の形態の変形例１に係る半導体装置の製造工程を例示する図である。 第１の実施の形態の変形例２に係る半導体素子用基板を構成する単位基板を例示する図である。 第１の実施の形態の変形例２に係る半導体素子用基板の製造工程を例示する図（その１）である。 第１の実施の形態の変形例２に係る半導体装置の製造工程を例示する図である。 第１の実施の形態の変形例２に係る半導体素子用基板の製造工程を例示する図（その２）である。 第１の実施の形態の変形例３に係る半導体素子用基板を構成する単位基板を例示する図である。 第１の実施の形態の変形例３に係る半導体装置の製造工程を例示する図である。 第１の実施の形態の変形例４に係る半導体素子用基板を構成する単位基板を例示する図である。 第１の実施の形態の変形例４に係る半導体素子用基板の製造工程を例示する図である。 第１の実施の形態の変形例５に係る半導体素子用基板を構成する単位基板を例示する図である。 第１の実施の形態の変形例５に係る半導体素子用基板の製造工程を例示する図である。 第１の実施の形態の変形例５に係る半導体装置の製造工程を例示する図である。 第１の実施の形態の変形例６に係る半導体素子用基板を構成する単位基板を例示する図である。 第１の実施の形態の変形例６に係る半導体装置の製造工程を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［半導体素子用基板の構造］
図１は、第１の実施の形態に係る半導体素子用基板を例示する平面図である。図１を参照するに、半導体素子用基板１は、平面視略矩形状の基板フレーム１０に、複数の単位基板群２０が離間して配列された構造を有している。
なお、図１の例では、３つの単位基板群２０を１列に配列しているが、配列する単位基板群２０の数は任意に決定することができる。又、単位基板群２０を複数列に配列しても構わない。又、図１の例では、隣接する単位基板群２０間にスリット１０ｘを設けているが、これは必須ではない。
半導体素子用基板１の材料としては、例えば、銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）、Ｆｅ−Ｎｉをベースにした合金、又はステンレス等を用いることができる。
単位基板群２０には、複数の単位基板３０がマトリクス状に配列されている。単位基板３０は、最終的に半導体素子が搭載され、切断位置Ｃで切断されて、個々の半導体装置の一部となる領域である。なお、図１の例では、単位基板群２０が６行６列に配列された単位基板３０から構成されているが、単位基板群２０を構成する単位基板３０の数は任意に決定することができる。
図２は、第１の実施の形態に係る半導体素子用基板を構成する単位基板を例示する図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＡ−Ａ線に沿う断面図、図２（ｃ）は図２（ａ）のＢ−Ｂ線に沿う断面図である。図３は、第１の実施の形態に係る半導体素子用基板を構成する単位基板を例示する底面図である。
図２及び図３を参照するに、単位基板３０は、ダイパッド３１と、リード３２と、樹脂部３３と、金属膜３４及び３５と、枠部３８と、サポートバー３９とを有している。
なお、本実施の形態では、便宜上、単位基板３０の金属膜３４及び３５が形成されている側を上側又は一方の側、金属膜３４及び３５が形成されていない側を下側又は他方の側とする。又、各部位の金属膜３４及び３５が形成されている側の面を一方の面又は上面、金属膜３４及び３５が形成されていない側の面を他方の面又は下面とする。但し、単位基板３０は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をダイパッド３１の上面３１ａの法線方向から視ることを指し、平面形状とは対象物をダイパッド３１の上面３１ａの法線方向から視た形状を指すものとする。
ダイパッド３１は、半導体素子を搭載する上面３１ａ及び上面３１ａの反対面である下面３１ｂを備えた半導体素子搭載部である。ダイパッド３１は、例えば、単位基板３０の略中央部に平面形状が矩形状に形成されている。隣接する単位基板３０間には枠部３８が設けられており、平面視において、枠部３８の内側の四隅とダイパッド３１の外側の四隅は、斜めに設けられた４本の細長状のサポートバー３９により接続されている。ダイパッド３１の上面３１ａと、リード３２の上面３２ａと、枠部３８の上面と、サポートバー３９の上面とは、例えば、面一とすることができる。
ダイパッド３１の外周部の下面３１ｂ側には、切り欠き部３１１が、例えば環状に設けられている。切り欠き部３１１が設けられていない部分（薄化されていない部分）のダイパッド３１の厚さＴ１は、例えば、７５〜２００μｍ程度とすることができる。切り欠き部３１１が設けられている部分（薄化された部分）のダイパッド３１の厚さＴ２は、例えば、厚さＴ１の半分程度とすることができる。なお、枠部３８及びサポートバー３９の下面側はハーフエッチングされており、枠部３８及びサポートバー３９の厚さは、切り欠き部３１１が設けられている部分のダイパッド３１の厚さＴ２と略同一である。
平面視において、枠部３８の内側の所定領域からダイパッド３１に向かって、細長状の複数のリード３２が設けられている。なお、各々のリード３２は、半導体装置（後述）の製造工程において切断位置Ｃで切断される際に枠部３８から分離され、互いに電気的に絶縁される。
リード３２は、ダイパッド３１の外周部と離間して配置された端子部である。リード３２は、ダイパッド３１の周囲に互いに離間されて複数配列されている。リード３２のダイパッド３１の外周部側の端部の下面３２ｂ側には、切り欠き部３２１が設けられている。切り欠き部３２１が設けられていない部分（薄化されていない部分）のリード３２の厚さＴ３は、例えば、７５〜２００μｍ程度とすることができる。切り欠き部３２１が設けられている部分（薄化された部分）のリード３２の厚さＴ４は、例えば、厚さＴ３の半分程度とすることができる。なお、厚さＴ１と厚さＴ３とは略同一であり、厚さＴ２と厚さＴ４とは略同一である。
樹脂部３３は、ダイパッド３１の上面３１ａ及びリード３２の上面３２ａを露出した状態でダイパッド３１及びリード３２を保持し、切り欠き部３１１及び切り欠き部３２１を埋めるように設けられている。
より詳しくは、樹脂部３３は、平面視において、ダイパッド３１、リード３２、枠部３８、及びサポートバー３９が形成されていない領域を埋めるように設けられている。又、樹脂部３３は、切り欠き部３１１及び３２１を埋めると共に、ハーフエッチングされた枠部３８及びサポートバー３９の下面を被覆するように設けられている。言い換えれば、枠部３８及びサポートバー３９は、樹脂部３３上に設けられている。従って、図３に示す単位基板３０の底面図において、切り欠き部３１１及び３２１の内壁面、並びに枠部３８及びサポートバー３９の下面は、樹脂部３３からは露出しない。樹脂部３３は、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂを露出している。
樹脂部３３は、第１樹脂３３１と第２樹脂３３２とを備えた多層構造である。第１樹脂３３１は、切り欠き部３１１の内壁面及び切り欠き部３２１の内壁面と接して配置されている。第２樹脂３３２は、切り欠き部３１１の内壁面及び切り欠き部３２１の内壁面との間に第１樹脂３３１を挟んで配置されている。すなわち、第２樹脂３３２と切り欠き部３１１の内壁面及び切り欠き部３２１の内壁面との間には第１樹脂３３１が存在しており、第２樹脂３３２は切り欠き部３１１の内壁面及び切り欠き部３２１の内壁面とは接していない。
第１樹脂３３１は、切り欠き部３１１内からダイパッド３１の側面の一部（側面の下方側）に延伸してダイパッド３１の側面の一部を直接被覆している。又、第１樹脂３３１は、切り欠き部３２１内からリード３２の側面の一部（側面の下方側）に延伸してリード３２の側面の一部を直接被覆している。第２樹脂３３２は、切り欠き部３１１内からダイパッド３１の側面の一部（側面の下方側）を直接被覆する第１樹脂３３１上に延伸している。又、第２樹脂３３２は、切り欠き部３２１内からリード３２の側面の一部（側面の下方側）を直接被覆する第１樹脂３３１上に延伸している。
ダイパッド３１の切り欠き部３１１形成部分より上面３１ａ側の側面は、樹脂部３３より露出している。又、リード３２の切り欠き部３２１形成部分より上面３２ａ側の側面は、樹脂部３３より露出している。
リード３２は、樹脂部３３の上面に沿って平面方向に延出するリード本体を有する。リード３２のリード本体の上面と側面が樹脂部３３から露出し、リード本体の下面は樹脂部３３（第１樹脂３３１）に接している。リード３２の上面３２ａは、リード本体の上面となる。
リード３２は、リード本体から下方に突出し、樹脂部３３の下面から露出する外部接続部を有する。外部接続部の側面は樹脂部３３（第１樹脂３３１）に接し、外部接続部の下面は樹脂部３３の下面から露出している。樹脂部３３から露出するリード３２の下面３２ｂは、外部接続部の下面となる。
このように、樹脂部３３は、切り欠き部３１１内及び切り欠き部３２１内に充填され、ダイパッド３１及びリード３２の側面の下方側を被覆している。言い換えれば、ダイパッド３１及びリード３２の上面側は、樹脂部３３の上面から突起している。又、第１樹脂３３１はダイパッド３１及びリード３２と接する部分を有しているが、第２樹脂３３２はダイパッド３１及びリード３２と接する部分を有していない。
又、第１樹脂３３１は、枠部３８の下面及びサポートバー３９の下面と接して配置されている。第２樹脂３３２は、枠部３８の下面及びサポートバー３９の下面との間に第１樹脂３３１を挟んで配置されている。すなわち、第２樹脂３３２と枠部３８の下面及びサポートバー３９の下面との間には第１樹脂３３１が存在しており、第２樹脂３３２は枠部３８の下面及びサポートバー３９の下面とは接していない。
樹脂部３３の下面（第１樹脂３３１の下面及び第２樹脂３３２の下面）は、例えば、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂと面一とすることができる。
第１樹脂３３１及び第２樹脂３３２としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。第１樹脂３３１及び第２樹脂３３２は、例えば、シリカやアルミナ等のフィラーを含有している。第１樹脂３３１が含有するフィラーの量は、第２樹脂３３２が含有するフィラーの量よりも少ない。第１樹脂３３１が含有するフィラーの種類は、第２樹脂３３２が含有するフィラーの種類と同一であってもよいし、異なっていてもよい。
ダイパッド３１、リード３２、枠部３８、及びサポートバー３９と接する第１樹脂３３１が含有するフィラーの量を少なくすることにより、ダイパッド３１、リード３２、枠部３８、及びサポートバー３９と第１樹脂３３１を構成する樹脂部分（フィラーを除く部分）との接触面積が増える。そのため、樹脂部３３とダイパッド３１、リード３２、枠部３８、及びサポートバー３９との密着性を向上することができる。
一方、第２樹脂３３２が含有するフィラーの量を多くすることにより、樹脂部３３の熱膨張係数の調整が容易となる。例えば、第２樹脂３３２が含有するフィラーの量を調整し、樹脂部３３の熱膨張係数をダイパッド３１、リード３２、枠部３８、及びサポートバー３９の熱膨張係数と近くすることにより、半導体素子用基板１の反りを低減できる。
ダイパッド３１の上面３１ａの、ダイパッド３１の外周部に位置する領域には、環状の金属膜３４が形成されている。又、リード３２は、長手方向の略中央部よりダイパッド３１の外周部側が縮幅しており、リード３２の上面３２ａの縮幅する領域の端部（ダイパッド３１の外周部側の端部）には、金属膜３５が形成されている。但し、リード３２の長手方向の略中央部よりダイパッド３１側が縮幅することは必須ではなく、リード３２は一定幅であってもよい。
金属膜３４及び３５は、ダイパッド３１に搭載される半導体素子の電極と金属線で接続されるボンディングパッドとして用いることができる。金属膜３４及び３５としては、例えば、Ａｇ膜、Ａｕ膜、Ｓｎ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等を用いることができる。
［半導体素子用基板の製造方法］
次に、第１の実施の形態に係る半導体素子用基板の製造方法について、単位基板３０を図示しながら説明する。図４〜図６は、第１の実施の形態に係る半導体素子用基板の製造工程を例示する図であり、図２（ｂ）に対応する断面を示している。
まず、図４（ａ）に示す工程では、図１に示す基板フレーム１０と同形状の金属製の板材１０Ａ（金属板）を準備する。板材１０Ａの材料としては、例えば、銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）、Ｆｅ−Ｎｉをベースにした合金、又はステンレス等を用いることができる。板材１０Ａの厚さは、例えば、７５〜２００μｍ程度とすることができる。
次に、板材１０Ａの上面の全面に感光性のレジスト３００を形成し、板材１０Ａの下面の全面に感光性のレジスト３１０を形成する。レジスト３００及び３１０としては、例えば、ドライフィルムレジスト等を用いることができる。そして、レジスト３１０を露光及び現像し、ハーフエッチングする領域を露出するようにパターニングする。レジスト３１０は、切り欠き部３１１及び３２１が設けられる領域、並びに枠部３８及びサポートバー３９となる領域を露出するようにパターニングされる。なお、レジスト３００は、板材１０Ａの上面の全面を被覆したままである。
次に、図４（ｂ）に示す工程では、レジスト３００及び３１０をエッチングマスクとして板材１０Ａをハーフエッチングする。レジスト３１０に被覆されていない領域が板材１０Ａの下面側からハーフエッチングされ、板材１０Ａの下面側から上面側に窪む凹部１０ｙが形成される。板材１０Ａが銅である場合には、例えば、塩化第二銅水溶液を用いたウェットエッチングにより、凹部１０ｙを形成することができる。凹部１０ｙは、切り欠き部３１１及び３２１が設けられる領域、並びに枠部３８及びサポートバー３９となる領域に形成される。言い換えれば、枠部３８及びサポートバー３９となる領域の下面側は、この工程でハーフエッチングされる。
次に、図４（ｃ）に示す工程では、図４（ｂ）に示すレジスト３００及び３１０を除去する。レジスト３００及び３１０を除去後、必要に応じ、凹部１０ｙの内壁面を含む板材１０Ａの上面及び下面に粗化処理を施してもよい。粗化処理としては、特に限定されないが、一例として、酸化処理やブラスト処理等が挙げられる。粗化処理を施すことにより、板材１０Ａと第１樹脂３３１との密着性を一層向上することができる。
次に、図４（ｄ）に示す工程では、金属箔４００上に設けられたフィルム状の樹脂部３３を準備する。樹脂部３３は、金属箔４００上に第２樹脂３３２及び第１樹脂３３１が順次積層された多層構造である。第２樹脂３３２及び第１樹脂３３１は、この段階ではＢステージ状態（半硬化状態）である。なお、金属箔４００の両面の粗度が異なる場合には、後工程において樹脂部３３に対する金属箔４００の剥離を容易にするため、粗度の小さい面に樹脂部３３を積層することが好ましい。
金属箔４００としては、例えば、厚さ１２〜２５μｍ程度の銅箔を用いることができる。第１樹脂３３１及び第２樹脂３３２としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。第１樹脂３３１の厚さは、例えば、１０〜３０μｍ程度とすることができる。第２樹脂３３２の厚さは、例えば、３０〜５０μｍ程度とすることができる。第１樹脂３３１及び第２樹脂３３２は、例えば、シリカやアルミナ等のフィラーを含有している。第１樹脂３３１が含有するフィラーの量は、第２樹脂３３２が含有するフィラーの量よりも少ない。
なお、図４（ｄ）の工程において、金属箔４００上に第２樹脂３３２及び第１樹脂３３１が順次積層された樹脂部３３に代えて、支持フィルム上に第２樹脂３３２及び第１樹脂３３１が順次積層された樹脂部３３を用いてもよい。支持フィルムとしては、例えば、ポリエチレンテレフタレート、ポリエチレン等の樹脂フィルムを用いることができる。支持フィルムの厚さは、例えば、３０〜４０μｍ程度とすることができる。支持フィルムは、後述の図５（ｄ）の工程において、例えば、機械的に剥離される。
次に、図４（ｄ）の矢印下側に示すように、樹脂部３３を板材１０Ａの下面に貼り付けると共に凹部１０ｙを樹脂部３３で埋める。具体的には、樹脂部３３が積層された金属箔４００を、第１樹脂３３１が板材１０Ａの下面と対向するように配置し、板材１０Ａを金属箔４００側に押圧する。Ｂステージ状態の第１樹脂３３１及び第２樹脂３３２は、凹部１０ｙの形状に沿って変形し、凹部１０ｙを埋める。この時、樹脂部３３の上層である第１樹脂３３１のみが、凹部１０ｙの内壁面を含む板材１０Ａの下面と接する。その後、第１樹脂３３１及び第２樹脂３３２を硬化温度以上に加熱して硬化させることにより、樹脂部３３が板材１０Ａの下面側に貼り付けられる。板材１０Ａを金属箔４００側に押圧しながら、第１樹脂３３１及び第２樹脂３３２を加熱してもよい。なお、図４（ｄ）の矢印下側に示す構造体が金属箔４００を備えることで、製造工程内の製品剛性を上げることが可能となり、以降の製造工程を安定して行うことができる。
次に、図５（ａ）に示す工程では、板材１０Ａの上面の全面に感光性のレジスト３２０を形成し、金属箔４００の下面の全面に感光性のレジスト３３０を形成する。レジスト３２０及び３３０としては、例えば、ドライフィルムレジスト等を用いることができる。そして、レジスト３２０を露光及び現像し、エッチングする領域を露出するようにパターニングする。レジスト３２０は、平面視において、図２（ａ）のダイパッド３１、リード３２、枠部３８、及びサポートバー３９が形成されている領域を被覆するようにパターニングされる。なお、レジスト３３０は、金属箔４００の下面の全面を被覆したままである。
次に、図５（ｂ）に示す工程では、レジスト３２０及び３３０をエッチングマスクとして板材１０Ａをエッチングする。これにより、板材１０Ａの凹部１０ｙの底部をなす領域の一部が除去され、図２（ａ）に示した平面形状のダイパッド３１、リード３２、枠部３８、及びサポートバー３９が形成される。このとき、ダイパッド３１の外周部の下面３１ｂ側に凹部１０ｙが分離された切り欠き部３１１が設けられると共に、リード３２のダイパッド３１側の領域の下面３２ｂ側に凹部１０ｙが分離された切り欠き部３２１が設けられる。
板材１０Ａが銅である場合には、例えば、塩化第二銅水溶液を用いたウェットエッチングにより、切り欠き部３１１を含むダイパッド３１、切り欠き部３２１を含むリード３２、枠部３８、及びサポートバー３９を形成することができる。なお、図４（ｂ）に示す工程のハーフエッチングで凹部１０ｙの底部が薄化されており、容易にエッチングできるため、狭ピッチで配置されたリード３２を作製できる。リード３２のピッチは、例えば、３０〜７０μｍ程度とすることができる。
次に、図５（ｃ）に示す工程では、図５（ｂ）に示すレジスト３２０及び３３０を除去する。
次に、図５（ｄ）に示す工程では、まず、金属箔４００を除去する。金属箔４００と接している第２樹脂３３２はフィラーの含有量が多いため、金属箔４００との密着性が低い。そのため、金属箔４００は第２樹脂３３２から機械的に剥離することで容易に除去できる。但し、金属箔４００は、バフ研磨やウェットブラスト処理により除去してもよい。
金属箔４００を除去後、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂよりも下側に形成された樹脂部３３を除去し、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂを露出する。不要部を除去された樹脂部３３の下面は、例えば、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂと面一とすることができる。樹脂部３３の不要部の除去は、例えば、バフ研磨やウェットブラスト処理により行うことができる。
ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂに研磨剤が残留する場合には、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂにソフトエッチングを施して研磨剤を除去することが好ましい。ソフトエッチングとは、対象物の表面を数μｍ程度均一にエッチングすることである。ダイパッド３１及びリード３２が銅である場合には、例えば、塩化第二銅水溶液を用いてソフトエッチングを行うことができる。なお、研磨剤除去のソフトエッチングを施す場合、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂが、樹脂部３３の下面から僅かに凹む。
次に、図６（ａ）に示す工程では、ダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面に感光性のレジスト３４０を形成する。同様に、ダイパッド３１の下面３１ｂ、リード３２の下面３２ｂ、及び樹脂部３３の下面に感光性のレジスト３５０を形成する。レジスト３４０及び３５０としては、例えば、ドライフィルムレジスト等を用いることができる。そして、レジスト３４０を露光及び現像し、金属膜３４及び３５を形成する領域を露出するようにパターニングする。なお、レジスト３５０は、ダイパッド３１の下面３１ｂ、リード３２の下面３２ｂ、及び樹脂部３３の下面の全面を被覆したままである。
次に、図６（ｂ）に示す工程では、レジスト３４０に被覆されていない領域のダイパッド３１の上面３１ａに金属膜３４を形成し、レジスト３４０に被覆されていない領域のリード３２の上面３２ａに金属膜３５を形成する。金属膜３４及び３５の材料は、前述の通りである。金属膜３４及び３５は、例えば、電解めっき法により形成できる。各々の単位基板３０のダイパッド３１及びリード３２は、枠部３８及びサポートバー３９により相互に電気的に接続されているため、枠部３８及びサポートバー３９を電解めっきの際の給電経路とすることができる。
次に、図６（ｃ）に示す工程では、図６（ｂ）に示すレジスト３４０及び３５０を除去する。これにより、単位基板３０が行列状に配置された半導体素子用基板１（図１参照）が完成する。
引き続き、単位基板３０に半導体素子を搭載して半導体装置を作製する工程について説明する。まず、図７（ａ）に示す工程では、各単位基板３０のダイパッド３１の上面３１ａに半導体素子４０をフェイスアップ状態で搭載する。半導体素子４０は、例えば、銀ペースト等の導電性の接着材５０を介してダイパッド３１の上面３１ａに搭載（ダイボンディング）することができる。
次に、図７（ｂ）に示す工程では、半導体素子４０の回路形成面側に形成された電極端子４１を、金線や銅線等である金属線６０を介して、金属膜３４及び３５と電気的に接続する。金属線６０は、例えば、ワイヤボンディング法により、半導体素子４０の電極端子４１と金属膜３４及び３５とを接続できる。
次に、図７（ｃ）に示す工程では、各単位基板３０、半導体素子４０、及び金属線６０を封止する封止樹脂７０を形成する。封止樹脂７０としては、例えば、エポキシ系樹脂等の絶縁性樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。封止樹脂７０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。封止樹脂７０は、単位基板３０の上面側に設けられる。
次に、図７（ｄ）に示す工程では、リード３２の下面３２ｂに外部接続用の金属膜３６を形成後、個片化する。金属膜３６としては、金属膜３４、３５と同じ金属膜を適用できる。一例として、金属膜３６としてＳｎ膜を用いることができる。
金属膜３６を形成するには、ダイパッド３１の下面３１ｂ、リード３２の下面３２ｂ、及び樹脂部３３の下面に感光性のレジストを形成し、露光及び現像して金属膜３６を形成する領域を露出するようにパターニングする。そして、レジストに被覆されていない領域のリード３２の下面３２ｂに、例えば、枠部３８及びサポートバー３９を給電経路とする電解めっき法により金属膜３６を形成し、その後レジストを除去する。なお、ダイパッド３１の下面３１ｂにも金属膜３６を設けても良い。この場合、レジスト形成を省いて電解めっきを施すことにより、リード３２の下面３２ｂへの金属膜３６の形成と同時に、ダイパッド３１の下面３１ｂに金属膜３６と同じ金属膜を形成することができる。
金属膜３６を形成後、切断位置Ｃで切断して個片化することにより、複数の半導体装置２が完成する。切断は、例えば、スライサー等により実行できる。なお、金属線６０を介して金属膜３４と接続される電極端子４１は、例えば、ダイパッド３１をＧＮＤに接続することにより、ＧＮＤ電位に固定することができる。
半導体装置２において、ダイパッド３１の上面３１ａと、ダイパッド３１の上面３１ａ側の側面は、封止樹脂７０に被覆されている。又、リード３２の上面３２ａと、リード３２の上面３２ａ側の側面は、封止樹脂７０に被覆されている。又、切断により形成されたリード３２の側面が、切断により形成された封止樹脂７０の側面及び樹脂部３３の側面に露出している。
なお、半導体装置２を１つの製品として出荷してもよいし、図２及び図３に示した単位基板３０を備えた個片化前の半導体素子用基板１（図１）を１つの製品として出荷してもよい。後者の場合には、半導体素子用基板１を製品として入手した者が図７に示す各工程を実行し、複数の半導体装置２を作製することができる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、下面側に金属箔を備えた半導体素子用基板の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図８は、第１の実施の形態の変形例１に係る半導体素子用基板を構成する単位基板を例示する図であり、図８（ａ）は平面図、図８（ｂ）は図８（ａ）のＡ−Ａ線に沿う断面図、図８（ｃ）は図８（ａ）のＢ−Ｂ線に沿う断面図である。
図８を参照するに、単位基板３０Ａは、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂに金属箔４００、第２樹脂３３２、及び第１樹脂３３１の積層体が貼り付けられた点が、単位基板３０（図２等参照）と相違する。
単位基板３０Ａでは、単位基板３０と同様に、樹脂部３３は、平面視において、ダイパッド３１、リード３２、枠部３８、及びサポートバー３９が形成されていない領域を埋めるように設けられている。又、樹脂部３３は、切り欠き部３１１及び３２１を埋めると共に、ハーフエッチングされた枠部３８及びサポートバー３９の下面を被覆するように設けられている。但し、単位基板３０Ａでは、単位基板３０とは異なり、樹脂部３３は、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂを被覆している。
具体的には、第２樹脂３３２は金属箔４００上に形成され、第１樹脂３３１は第２樹脂３３２上に形成されている。そして、第１樹脂３３１は、切り欠き部３１１内からダイパッド３１の下面３１ｂに延伸してダイパッド３１の下面３１ｂの全面を直接被覆すると共に、切り欠き部３２１内からリード３２の下面３２ｂに延伸してリード３２の下面３２ｂの全面を直接被覆している。又、第２樹脂３３２は、切り欠き部３１１内からダイパッド３１の下面３１ｂを直接被覆する第１樹脂３３１上に延伸すると共に、切り欠き部３２１内からリード３２の下面３２ｂを直接被覆する第１樹脂３３１上に延伸している。
図９は、第１の実施の形態の変形例１に係る半導体素子用基板の製造工程を例示する図であり、図８（ｂ）に対応する断面を示している。単位基板３０Ａが行列状に配置された半導体素子用基板１を作製するには、まず、第１の実施の形態の図４（ａ）〜図５（ｃ）と同様の工程を実行し、図９（ａ）に示す構造体を作製する。
次に、図９（ｂ）に示す工程では、図６（ａ）〜図６（ｃ）の工程と同様にして、ダイパッド３１の上面３１ａの所定領域に金属膜３４を形成し、リード３２の上面３２ａの所定領域に金属膜３５を形成する。これにより、単位基板３０Ａが行列状に配置された半導体素子用基板１（図１参照）が完成する。なお、本実施の形態では、半導体素子用基板１の製造工程において、図５（ｄ）に相当する工程は実行しない。
引き続き、単位基板３０Ａに半導体素子を搭載して半導体装置を作製する工程について説明する。まず、単位基板３０に代えて単位基板３０Ａを用いる以外は第１の実施の形態の図７（ａ）〜図７（ｃ）と同様の工程を実行し、図１０（ａ）に示す構造体を作製する。
次に、図１０（ｂ）に示す工程では、図５（ｄ）に示す工程と同様にして、金属箔４００を除去する。そして、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂよりも下側に形成された樹脂部３３を除去し、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂを露出する。不要部を除去された樹脂部３３の下面は、例えば、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂと面一とすることができる。
次に、図１０（ｃ）に示す工程では、図７（ｄ）に示す工程と同様にして、リード３２の下面３２ｂに外部接続用の金属膜３６を形成後、切断位置Ｃで切断して個片化することにより、複数の半導体装置２Ａが完成する。半導体装置２Ａは、半導体装置２と同一構造である。
なお、半導体装置２Ａを１つの製品として出荷してもよいし、図８に示した単位基板３０Ａを備えた個片化前の半導体素子用基板１を１つの製品として出荷してもよい。後者の場合には、半導体素子用基板１を製品として入手した者が図１０に示す各工程を実行し、複数の半導体装置２Ａを作製することができる。
このように、半導体装置を作製する工程の終盤まで金属箔４００を備えることにより、それまでの製造工程内の製品剛性を上げることが可能となるため、各々の製造工程を安定して行うことができる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、他の樹脂部を備えた半導体素子用基板の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１１は、第１の実施の形態の変形例２に係る半導体素子用基板を構成する単位基板を例示する図であり、図１１（ａ）は平面図、図１１（ｂ）は図１１（ａ）のＡ−Ａ線に沿う断面図、図１１（ｃ）は図１１（ａ）のＢ−Ｂ線に沿う断面図である。
図１１を参照するに、単位基板３０Ｂは、ダイパッド３１、リード３２、枠部３８、及びサポートバー３９が形成されていない領域の樹脂部３３上に他の樹脂部３７が形成された点が、単位基板３０Ａ（図８等参照）と相違する。
樹脂部３７は、平面視において、ダイパッド３１、リード３２、枠部３８、及びサポートバー３９が形成されていない領域を埋めるように樹脂部３３の上面に設けられている。具体的には、樹脂部３７は、第３樹脂３７１と第４樹脂３７２とを備えた多層構造である。そして、第３樹脂３７１は、樹脂部３３から露出するダイパッド３１の側面、樹脂部３３から露出するリード３２の長手方向の側面、樹脂部３３から露出するリード３２のダイパッド３１と対向する端面、枠部３８の内側面、サポートバー３９の側面、及び第１樹脂３３１の上面と接して配置されている。
又、第４樹脂３７２は、樹脂部３３から露出するダイパッド３１の側面、樹脂部３３から露出するリード３２の長手方向の側面、樹脂部３３から露出するリード３２のダイパッド３１と対向する端面、枠部３８の内側面、サポートバー３９の側面、及び第１樹脂３３１の上面との間に第３樹脂３７１を挟んで配置されている。なお、樹脂部３７は、ダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面を露出している。
第３樹脂３７１及び第４樹脂３７２としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。第３樹脂３７１及び第４樹脂３７２は、例えば、シリカやアルミナ等のフィラーを含有している。第３樹脂３７１が含有するフィラーの量は、第４樹脂３７２が含有するフィラーの量よりも少ない。第３樹脂３７１が含有するフィラーの種類は、第４樹脂３７２が含有するフィラーの種類と同一であってもよいし、異なっていてもよい。
ダイパッド３１、リード３２、枠部３８、及びサポートバー３９と接する第３樹脂３７１が含有するフィラーの量を少なくすることにより、ダイパッド３１、リード３２、枠部３８、及びサポートバー３９と第３樹脂３７１を構成する樹脂部分（フィラーを除く部分）との接触面積が増える。そのため、樹脂部３７とダイパッド３１、リード３２、枠部３８、及びサポートバー３９との密着性を向上することができる。
一方、第４樹脂３７２が含有するフィラーの量を多くすることにより、樹脂部３７の熱膨張係数の調整が容易となる。例えば、第４樹脂３７２が含有するフィラーの量を調整し、樹脂部３７の熱膨張係数をダイパッド３１、リード３２、枠部３８、及びサポートバー３９の熱膨張係数と近くすることにより、半導体素子用基板１の反りを低減できる。
図１２は、第１の実施の形態の変形例２に係る半導体素子用基板の製造工程を例示する図であり、図１１（ｂ）に対応する断面を示している。単位基板３０Ｂが行列状に配置された半導体素子用基板１を作製するには、まず、第１の実施の形態の図４（ａ）〜図５（ｃ）と同様の工程を実行し、図９（ａ）に示す構造体を作製する。
次に、図１２（ａ）に示す工程では、金属箔４５０上に設けられたフィルム状の樹脂部３７を準備する。樹脂部３７は、金属箔４５０上に第４樹脂３７２及び第３樹脂３７１が順次積層された多層構造である。第４樹脂３７２及び第３樹脂３７１は、この段階ではＢステージ状態（半硬化状態）である。なお、金属箔４５０の両面の粗度が異なる場合には、後工程において樹脂部３７に対する金属箔４５０の剥離を容易にするため、粗度の小さい面に樹脂部３７を積層することが好ましい。
金属箔４５０としては、例えば、厚さ１２〜２５μｍ程度の銅箔を用いることができる。第３樹脂３７１及び第４樹脂３７２としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。第３樹脂３７１の厚さは、例えば、１０〜３０μｍ程度とすることができる。第４樹脂３７２の厚さは、例えば、３０〜５０μｍ程度とすることができる。第３樹脂３７１及び第４樹脂３７２は、例えば、シリカやアルミナ等のフィラーを含有している。第３樹脂３７１が含有するフィラーの量は、第４樹脂３７２が含有するフィラーの量よりも少ない。
次に、樹脂部３７をダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面に貼り付けると共に、樹脂部３７で樹脂部３３上のダイパッド３１、リード３２、枠部３８、及びサポートバー３９が形成されていない領域を埋める。具体的には、樹脂部３７が積層された金属箔４５０を第３樹脂３７１がダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面と対向するように配置し、金属箔４５０を金属箔４００側に押圧する。Ｂステージ状態の第３樹脂３７１及び第４樹脂３７２は、変形して樹脂部３３上のダイパッド３１、リード３２、枠部３８、及びサポートバー３９が形成されていない領域を埋める。
この時、樹脂部３７の上層である第３樹脂３７１のみが、樹脂部３３から露出するダイパッド３１の側面、樹脂部３３から露出するリード３２の長手方向の側面、樹脂部３３から露出するリード３２のダイパッド３１と対向する端面、枠部３８の内側面、サポートバー３９の側面、及び第１樹脂３３１の上面と接して配置される。その後、第３樹脂３７１及び第４樹脂３７２を硬化温度以上に加熱して硬化させる。金属箔４５０を金属箔４００側に押圧しながら、第３樹脂３７１及び第４樹脂３７２を加熱してもよい。
次に、図１２（ｂ）に示す工程では、まず、金属箔４５０を除去する。金属箔４５０と接している第４樹脂３７２はフィラーの含有量が多いため、金属箔４５０との密着性が低い。そのため、金属箔４５０は第４樹脂３７２から機械的に剥離することで容易に除去できる。但し、金属箔４５０は、バフ研磨やウェットブラスト処理により除去してもよい。
金属箔４５０を除去後、ダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面よりも上側に形成された樹脂部３７を除去し、ダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面を露出する。不要部を除去された樹脂部３７の上面は、例えば、ダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面と面一とすることができる。樹脂部３７の除去は、例えば、図５（ｄ）に示す工程と同様に、バフ研磨やウェットブラスト処理により行うことができる。
ダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面に研磨剤が残留する場合には、ダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面にソフトエッチングを施して研磨剤を除去することが好ましい。ダイパッド３１、リード３２、枠部３８、及びサポートバー３９が銅である場合には、例えば、塩化第二銅水溶液を用いてソフトエッチングを行うことができる。なお、研磨剤除去のソフトエッチングを施す場合、ダイパッド３１の上面３１ａ、リード３２の上面３２ａ、枠部３８の上面、及びサポートバー３９の上面が、樹脂部３７の上面から僅かに凹む。
次に、図１２（ｃ）に示す工程では、図６（ａ）〜図６（ｃ）の工程と同様にして、ダイパッド３１の上面３１ａの所定領域に金属膜３４を形成し、リード３２の上面３２ａの所定領域に金属膜３５を形成する。これにより、単位基板３０Ｂが行列状に配置された半導体素子用基板１（図１参照）が完成する。
引き続き、単位基板３０Ｂに半導体素子を搭載して半導体装置を作製する工程について説明する。まず、単位基板３０に代えて単位基板３０Ｂを用いる以外は第１の実施の形態の図７（ａ）〜図７（ｃ）と同様の工程を実行し、図１３（ａ）に示す構造体を作製する。
次に、図１３（ｂ）に示す工程では、図５（ｄ）に示す工程と同様にして、金属箔４００を剥離した後、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂよりも下側に形成された樹脂部３３を除去する。不要部を除去された樹脂部３３の下面は、例えば、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂと面一とすることができる。
次に、図１３（ｃ）に示す工程では、図７（ｄ）に示す工程と同様にして、リード３２の下面３２ｂに外部接続用の金属膜３６を形成後、切断位置Ｃで切断して個片化することにより、複数の半導体装置２Ｂが完成する。
なお、半導体装置２Ｂを１つの製品として出荷してもよいし、図１１に示した単位基板３０Ｂを備えた個片化前の半導体素子用基板１を１つの製品として出荷してもよい。後者の場合には、半導体素子用基板１を製品として入手した者が図１３に示す各工程を実行し、複数の半導体装置２Ｂを作製することができる。
このように、樹脂部３７が樹脂部３３上のダイパッド３１、リード３２、枠部３８、及びサポートバー３９が形成されていない領域を埋めることで、製品剛性を向上することが可能となると共に、反りを一層抑制できる。
又、半導体装置を作製する工程の終盤まで金属箔４００を備えることにより、それまでの製造工程内の製品剛性を上げることが可能となるため、各々の製造工程を安定して行うことができる。
なお、図１２（ｃ）に示す工程の後、図１４に示すように、第１の実施の形態と同様に、金属箔４００を剥離し、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂよりも下側に形成された樹脂部３３を除去してもよい。この場合には、半導体装置を作製する工程では金属箔４００を備えないことになるが、樹脂部３７を備えることで製品剛性が向上されているため、各々の製造工程を安定して行うことができる。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、ダイパッドの上面に多数の金属膜が形成された半導体素子用基板の例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１５は、第１の実施の形態の変形例３に係る半導体素子用基板を構成する単位基板を例示する図であり、図１５（ａ）は平面図、図１５（ｂ）は図１５（ａ）のＡ−Ａ線に沿う断面図、図１５（ｃ）は図１５（ａ）のＢ−Ｂ線に沿う断面図である。
図１５を参照するに、単位基板３０Ｃは、ダイパッド３１の上面３１ａに複数の金属膜３４Ａが形成された点が、単位基板３０（図２等参照）と相違する。
ダイパッド３１の上面３１ａには、多数の金属膜３４Ａが縦横（エリアアレイ状）に配列されている。単位基板３０Ｃは、第１の実施の形態の図４（ａ）〜図６（ｃ）と同様の工程により形成できる。但し、図６（ａ）に示す工程では、図１５（ａ）の金属膜３４Ａが形成された領域に対応するようにレジスト３４０をパターニングする。金属膜３４Ａの材料は、例えば、金属膜３４の材料と同様とすることができる。金属膜３４Ａ及び３５は、はんだバンプ等を介して半導体素子の電極とフリップチップ接続されるパッドとして用いることができる。
引き続き、単位基板３０Ｃに半導体素子を搭載して半導体装置を作製する工程について説明する。図１６は、第１の実施の形態の変形例３に係る半導体装置の製造工程を例示する図である。まず、図１６（ａ）に示す工程では、各単位基板３０Ｃ上に半導体素子４０をフェイスダウン状態で搭載する。具体的には、半導体素子４０の回路形成面側に形成された電極端子４１を、はんだバンプ８０を介して、金属膜３４Ａ及び３５と電気的に接続する。
次に、図１６（ｂ）に示す工程では、図７（ｃ）に示す工程と同様にして、各単位基板３０Ｃ、半導体素子４０、及びはんだバンプ８０を封止する封止樹脂７０を形成する。なお、半導体素子４０の裏面が露出するように封止樹脂７０を形成してもよい。又、半導体素子４０と単位基板３０Ｃとの間にアンダーフィル樹脂を充填し、その後、封止樹脂７０を形成しても良い。
次に、図１６（ｃ）に示す工程では、図７（ｄ）に示す工程と同様にして、リード３２の下面３２ｂに外部接続用の金属膜３６を形成後、切断位置Ｃで切断して個片化することにより、複数の半導体装置２Ｃが完成する。なお、はんだバンプ８０を介して金属膜３４Ａと接続される電極端子４１は、例えば、ダイパッド３１をＧＮＤに接続することにより、ＧＮＤ電位に固定することができる。
なお、半導体装置２Ｃを１つの製品として出荷してもよいし、図１５に示した単位基板３０Ｃを備えた個片化前の半導体素子用基板１を１つの製品として出荷してもよい。後者の場合には、半導体素子用基板１を製品として入手した者が図１６に示す各工程を実行し、複数の半導体装置２Ｃを作製することができる。
このように、単位基板３０Ｃに半導体素子をフリップチップ実装した半導体装置を実現することができる。
なお、第１の実施の形態の変形例１と同様に、単位基板３０Ｃにおいて、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂに金属箔４００、第２樹脂３３２、及び第１樹脂３３１の積層体を貼り付けてもよい。この場合には、半導体装置２Ｃの製造工程において、金属箔４００を剥離後、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂよりも下側に形成された樹脂部３３を除去することになる。
〈第１の実施の形態の変形例４〉
第１の実施の形態の変形例４では、ダイパッドやサポートバーを有していない半導体素子用基板の例を示す。なお、第１の実施の形態の変形例４において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１７は、第１の実施の形態の変形例４に係る半導体素子用基板を構成する単位基板を例示する図であり、図１７（ａ）は平面図、図１７（ｂ）は図１７（ａ）のＡ−Ａ線に沿う断面図、図１７（ｃ）は図１７（ａ）のＢ−Ｂ線に沿う断面図である。
図１７を参照するに、単位基板３０Ｄは、ダイパッド３１、金属膜３４Ａ、及びサポートバー３９を有していない点が、単位基板３０Ｃ（図１５等参照）と相違する。単位基板３０Ｄは、ダイパッド３１を有していないため、切り欠き部３１１もなく、単位基板３０Ｃにおいてダイパッド３１の下面３１ｂ側が配置されていた領域は樹脂部３３で埋められている。
図１８は、第１の実施の形態の変形例４に係る半導体素子用基板の製造工程を例示する図であり、図１７（ｂ）に対応する断面を示している。単位基板３０Ｄが行列状に配置された半導体素子用基板１を作製するには、まず、図１６（ａ）に示す工程と同様にして、各単位基板３０Ｄ上に半導体素子４０をフェイスダウン状態で搭載する。具体的には、半導体素子４０の回路形成面側に形成された電極端子４１を、はんだバンプ８０を介して、金属膜３５と電気的に接続する。
次に、図１６（ｂ）に示す工程と同様にして、各単位基板３０Ｄ、半導体素子４０、及びはんだバンプ８０を封止する封止樹脂７０を形成する。なお、半導体素子４０の裏面が露出するように封止樹脂７０を形成してもよい。又、半導体素子４０と単位基板３０Ｄとの間にアンダーフィル樹脂を充填し、その後、封止樹脂７０を形成しても良い。
次に、図１８に示す工程では、図１６（ｃ）に示す工程と同様にして、リード３２の下面３２ｂに外部接続用の金属膜３６を形成後、切断位置Ｃで切断して個片化することにより、複数の半導体装置２Ｄが完成する。
なお、半導体装置２Ｄを１つの製品として出荷してもよいし、図１７に示した単位基板３０Ｄを備えた個片化前の半導体素子用基板１を１つの製品として出荷してもよい。後者の場合には、半導体素子用基板１を製品として入手した者が図１８に示す工程等を実行し、複数の半導体装置２Ｄを作製することができる。
このように、単位基板３０Ｄに半導体素子をフリップチップ実装した半導体装置を実現することができる。
〈第１の実施の形態の変形例５〉
第１の実施の形態の変形例５では、枠部及びサポートバーを有していない半導体素子用基板の例を示す。なお、第１の実施の形態の変形例５において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１９は、第１の実施の形態の変形例５に係る半導体素子用基板を構成する単位基板を例示する図であり、図１９（ａ）は平面図、図１９（ｂ）は図１９（ａ）のＡ−Ａ線に沿う断面図、図１９（ｃ）は図１９（ａ）のＢ−Ｂ線に沿う断面図である。
図１９を参照するに、単位基板３０Ｅは、枠部３８及びサポートバー３９を有していない点が、単位基板３０（図２等参照）と相違する。
図２０は、第１の実施の形態の変形例５に係る半導体素子用基板の製造工程を例示する図であり、図１９（ｂ）に対応する断面を示している。単位基板３０Ｅが行列状に配置された半導体素子用基板１を作製するには、まず、第１の実施の形態の図４（ａ）〜図４（ｄ）と同様の工程を実行する。そして、図５（ａ）〜図５（ｄ）の工程は実行せずに、図６（ａ）〜図６（ｃ）と同様の工程を実行して、図２０（ａ）に示す構造体を作製する。なお、金属膜３４及び３５は、例えば、板材１０Ａを給電経路とする電解めっき法により形成することができる。
次に、図２０（ｂ）に示す工程では、板材１０Ａの上面の全面に感光性のレジスト３６０を形成し、金属箔４００の下面の全面に感光性のレジスト３７０を形成する。レジスト３６０及び３７０としては、例えば、ドライフィルムレジスト等を用いることができる。そして、レジスト３６０を露光及び現像し、エッチングする領域を露出するようにパターニングする。レジスト３６０は、平面視において、図１９（ａ）のダイパッド３１及びリード３２が形成されている領域を被覆するようにパターニングされる。なお、レジスト３７０は、金属箔４００の下面の全面を被覆したままである。
次に、図２０（ｃ）に示す工程では、レジスト３６０及び３７０をエッチングマスクとして板材１０Ａをエッチングする。これにより、板材１０Ａの凹部１０ｙの底部をなす領域の一部が除去され、図１９（ａ）に示した平面形状のダイパッド３１及びリード３２が形成される。このとき、ダイパッド３１の外周部の下面３１ｂ側に凹部１０ｙが分離された切り欠き部３１１が設けられると共に、リード３２のダイパッド３１側の領域の下面３２ｂ側に凹部１０ｙが分離された切り欠き部３２１が設けられる。
板材１０Ａが銅である場合には、例えば、塩化第二銅水溶液を用いたウェットエッチングにより、切り欠き部３１１を含むダイパッド３１、及び切り欠き部３２１を含むリード３２を形成することができる。なお、図２に示す枠部３８及びサポートバー３９に相当する部分もエッチングにより除去され、ダイパッド３１及びリード３２は樹脂部３３のみにより保持される。
次に、図２０（ｄ）に示す工程では、図２０（ｃ）に示すレジスト３６０及び３７０を除去する。図２０（ｄ）に示す工程の後、図５（ｄ）に示す工程と同様にして、金属箔４００を除去する。そして、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂよりも下側に形成された樹脂部３３を除去し、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂを露出することで、単位基板３０Ｅが行列状に配置された半導体素子用基板１（図１参照）が完成する。
引き続き、単位基板３０Ｅに半導体素子を搭載して半導体装置を作製する工程について説明する。まず、単位基板３０に代えて単位基板３０Ｅを用いる以外は第１の実施の形態の図７（ａ）〜図７（ｃ）と同様の工程を実行し、図２１（ａ）に示す構造体を作製する。
次に、図２１（ｂ）に示す工程では、図７（ｄ）に示す工程と同様にして、リード３２の下面３２ｂに外部接続用の金属膜３６を形成後、切断位置Ｃで切断して個片化することにより、複数の半導体装置２Ｅが完成する。金属膜３６は、例えば、無電解めっき法により形成することができる。半導体装置２Ｅでは、リード３２の側面の下方側が樹脂部３３で被覆され、上方側が封止樹脂７０で被覆されるため、リード３２の側面は外部に露出しない。
なお、半導体装置２Ｅを１つの製品として出荷してもよいし、図１９に示した単位基板３０Ｅを備えた個片化前の半導体素子用基板１を１つの製品として出荷してもよい。後者の場合には、半導体素子用基板１を製品として入手した者が図１８に示す各工程を実行し、複数の半導体装置２Ｅを作製することができる。
このように、単位基板は枠部やサポートバーを有していなくてもよく、その場合にもダイパッド３１及びリード３２は樹脂部３３により保持されるため、半導体素子用基板１を形成することができる。
〈第１の実施の形態の変形例６〉
第１の実施の形態の変形例６では、枠部及びサポートバーを有していない半導体素子用基板の他の例を示す。なお、第１の実施の形態の変形例６において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図２２は、第１の実施の形態の変形例６に係る半導体素子用基板を構成する単位基板を例示する図であり、図２２（ａ）は平面図、図２２（ｂ）は図２２（ａ）のＡ−Ａ線に沿う断面図、図２２（ｃ）は図２２（ａ）のＢ−Ｂ線に沿う断面図である。
図２２を参照するに、単位基板３０Ｆは、枠部３８及びサポートバー３９を有していない点が、単位基板３０Ａ（図８等参照）と相違する。
単位基板３０Ｆは、第１の実施の形態の変形例５において図２０を参照して説明した工程により形成できる。但し、図２０（ｄ）が最終工程となり、図２０（ｄ）に示す工程の後、金属箔４００及び樹脂部３３の除去は行わない。
引き続き、単位基板３０Ｆに半導体素子を搭載して半導体装置を作製する工程について説明する。まず、単位基板３０に代えて単位基板３０Ｆを用いる以外は第１の実施の形態の図７（ａ）〜図７（ｃ）と同様の工程を実行し、図２３（ａ）に示す構造体を作製する。
次に、図２３（ｂ）に示す工程では、図５（ｄ）に示す工程と同様にして、金属箔４００を除去する。そして、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂよりも下側に形成された樹脂部３３を除去し、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂを露出する。不要部を除去された樹脂部３３の下面は、例えば、ダイパッド３１の下面３１ｂ及びリード３２の下面３２ｂと面一とすることができる。
次に、図２３（ｃ）に示す工程では、図７（ｄ）に示す工程と同様にして、リード３２の下面３２ｂに外部接続用の金属膜３６を形成後、切断位置Ｃで切断して個片化することにより、複数の半導体装置２Ｆが完成する。半導体装置２Ｆは、半導体装置２Ｅと同一構造である。金属膜３６は、例えば、無電解めっき法により形成することができる。半導体装置２Ｆでは、リード３２の側面の下方側が樹脂部３３で被覆され、上方側が封止樹脂７０で被覆されるため、リード３２の側面は外部に露出しない。
なお、半導体装置２Ｆを１つの製品として出荷してもよいし、図２２に示した単位基板３０Ｆを備えた個片化前の半導体素子用基板１を１つの製品として出荷してもよい。後者の場合には、半導体素子用基板１を製品として入手した者が図２３に示す各工程を実行し、複数の半導体装置２Ｆを作製することができる。
このように、単位基板は枠部やサポートバーを有していなくてもよく、その場合にもダイパッド３１及びリード３２は樹脂部３３により保持されるため、半導体素子用基板１を形成することができる。又、半導体装置を作製する工程の終盤まで金属箔４００を備えることにより、それまでの製造工程内の製品剛性を上げることが可能となるため、各々の製造工程を安定して行うことができる。
なお、第１の実施の形態の変形例３に示した単位基板３０Ｃにおいても、第１の実施の形態の変形例５及び６と同様に、枠部及びサポートバーを有していない構造とすることができる。そして、枠部及びサポートバーを有していない単位基板に、半導体素子をフリップチップ実装することができる。
又、第１の実施の形態の変形例４に示した単位基板３０Ｄにおいても、第１の実施の形態の変形例５及び６と同様に、枠部を有していない構造とすることができる。
又、第１の実施の形態、第１の実施の形態の変形例３〜６において、第１の実施の形態の変形例２と同様に他の樹脂部を設けても構わない。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１ 半導体素子用基板
２、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ 半導体装置
１０ 基板フレーム
１０Ａ 板材
１０ｘ スリット
１０ｙ 凹部
２０ 単位基板群
３０、３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ、３０Ｆ 単位基板
３１ ダイパッド
３２ リード
３３、３７ 樹脂部
３４、３４Ａ、３５、３６ 金属膜
３８ 枠部
３９ サポートバー
４０ 半導体素子
４１ 電極端子
５０ 接着材
６０ 金属線
７０ 封止樹脂
８０ はんだバンプ
３１１、３２１ 切り欠き部
３３１ 第１樹脂
３３２ 第２樹脂
３７１ 第３樹脂
３７２ 第４樹脂
４００、４５０ 金属箔

Claims (13)

  1. 一方の面、他方の面、及び側面を備えた端子部と、
    前記端子部の一方の面を露出し、側面を被覆する樹脂部と、を有し、
    前記樹脂部は、第１樹脂と第２樹脂を備えた多層構造であり、
    前記第１樹脂が、前記端子部の側面に接して設けられ、
    前記第１樹脂及び前記第２樹脂はフィラーを含有し、
    前記第１樹脂が含有するフィラーの量は、前記第２樹脂が含有するフィラーの量よりも少ない半導体素子用基板。
  2. 半導体素子を搭載する一方の面及び前記一方の面の反対面である他方の面を備え、外周部の前記他方の面側に第１切り欠き部が設けられた半導体素子搭載部を有し、
    前記端子部は、前記半導体素子搭載部と離間して配置され、前記半導体素子搭載部側の端部の前記他方の面側に第２切り欠き部が設けられ、
    前記樹脂部は、前記半導体素子搭載部の一方の面及び前記端子部の一方の面を露出した状態で前記半導体素子搭載部及び前記端子部を保持し、前記第１切り欠き部及び前記第２切り欠き部を埋めており、
    前記第１樹脂は、前記第１切り欠き部の内壁面及び前記第２切り欠き部の内壁面と接して配置されている請求項１に記載の半導体素子用基板。
  3. 前記第１樹脂は、前記第１切り欠き部内から前記半導体素子搭載部の側面の一部に延伸して前記半導体素子搭載部の側面の一部を直接被覆すると共に、前記第２切り欠き部内から前記端子部の側面の一部に延伸して前記端子部の側面の一部を直接被覆し、
    前記第２樹脂は、前記第１切り欠き部内から前記半導体素子搭載部の側面の一部を直接被覆する前記第１樹脂上に延伸すると共に、前記第２切り欠き部内から前記端子部の側面の一部を直接被覆する前記第１樹脂上に延伸する請求項２に記載の半導体素子用基板。
  4. 前記半導体素子搭載部の一方の面側及び前記端子部の一方の面側は、前記樹脂部の一方の面から突起し、
    前記半導体素子搭載部及び前記端子部が形成されていない領域を埋めるように前記樹脂部の一方の面に設けられた他の樹脂部を有し、
    前記他の樹脂部は、第３樹脂と第４樹脂とを備えた多層構造であり、
    前記第３樹脂は、前記樹脂部から露出する前記半導体素子搭載部の側面、前記樹脂部から露出する前記端子部の側面、前記樹脂部から露出する前記端子部の前記半導体素子搭載部と対向する端面、及び前記第１樹脂の一方の面と接して配置され、
    前記第４樹脂は、前記樹脂部から露出する前記半導体素子搭載部の側面、前記樹脂部から露出する前記端子部の側面、前記樹脂部から露出する前記端子部の前記半導体素子搭載部と対向する端面、及び前記第１樹脂の一方の面との間に前記第３樹脂を挟んで配置され、
    前記第３樹脂及び前記第４樹脂はフィラーを含有し、
    前記第３樹脂が含有するフィラーの量は、前記第４樹脂が含有するフィラーの量よりも少ない請求項３に記載の半導体素子用基板。
  5. 前記樹脂部は、前記半導体素子搭載部の他方の面及び前記端子部の他方の面を露出している請求項２乃至４の何れか一項に記載の半導体素子用基板。
  6. 前記第２樹脂は金属箔又は支持フィルム上に形成され、前記第１樹脂は前記第２樹脂上に形成され、
    前記第１樹脂は、前記第１切り欠き部内から前記半導体素子搭載部の他方の面に延伸して前記半導体素子搭載部の他方の面を直接被覆すると共に、前記第２切り欠き部内から前記端子部の他方の面に延伸して前記端子部の他方の面を直接被覆し、
    前記第２樹脂は、前記第１切り欠き部内から前記半導体素子搭載部の他方の面を直接被覆する前記第１樹脂上に延伸すると共に、前記第２切り欠き部内から前記端子部の他方の面を直接被覆する前記第１樹脂上に延伸する請求項２乃至４の何れか一項に記載の半導体素子用基板。
  7. 請求項１乃至６の何れか一項に記載に半導体素子用基板と、
    前記半導体素子用基板の一方の面に搭載された半導体素子と、を有し、
    前記半導体素子が前記端子部と電気的に接続された半導体装置。
  8. 一方の面及び前記一方の面の反対面である他方の面を備えた金属板を準備し、前記金属板をハーフエッチングして前記他方の面から前記一方の面側に窪む凹部を形成する工程と、
    半硬化状態の第２樹脂及び第１樹脂を備えた多層構造の樹脂部を準備し、前記樹脂部を前記第１樹脂が前記金属板の前記他方の面と対向するように配置し、前記樹脂部を前記金属板の前記他方の面に貼り付けると共に前記凹部を前記樹脂部で埋める工程と、
    前記樹脂部を硬化させた後、前記金属板の前記凹部の底部をなす領域を部分的に除去し、一方の面、他方の面、及び側面を備えた端子部を形成する工程と、を有し、
    前記端子部を形成する工程では、前記端子部の一方の面は前記樹脂部から露出し、前記端子部の側面は前記樹脂部に被覆され、前記第１樹脂が前記端子部の側面に接して設けられ、
    前記第１樹脂及び前記第２樹脂はフィラーを含有し、前記第１樹脂が含有するフィラーの量は、前記第２樹脂が含有するフィラーの量よりも少ない半導体素子用基板の製造方法。
  9. 前記樹脂部は、金属箔又は支持フィルム上に順次積層された半硬化状態の前記第２樹脂及び前記第１樹脂を備えている請求項８に記載の半導体素子用基板の製造方法。
  10. 前記端子部を形成する工程では、前記端子部と共に半導体素子搭載部が形成され、
    前記半導体素子搭載部の外周部の前記他方の面側に前記凹部が分離された第１切り欠き部が設けられると共に、前記端子部の前記半導体素子搭載部の外周部側の端部の前記他方の面側に前記凹部が分離された第２切り欠き部が設けられる請求項８又は９に記載の半導体素子用基板の製造方法。
  11. 半硬化状態の第４樹脂及び第３樹脂を備えた多層構造の他の樹脂部を準備し、前記他の樹脂部を前記第３樹脂が前記半導体素子搭載部の一方の面及び前記端子部の一方の面と対向するように配置し、前記他の樹脂部を前記半導体素子搭載部の一方の面及び前記端子部の一方の面に貼り付けると共に前記他の樹脂部で前記樹脂部上の前記半導体素子搭載部及び前記端子部が形成されていない領域を埋める工程と、
    前記半導体素子搭載部の一方の面及び前記端子部の一方の面よりも上側に形成された前記他の樹脂部を除去し、前記半導体素子搭載部の一方の面及び前記端子部の一方の面を露出する工程と、を有する請求項１０に記載の半導体素子用基板の製造方法。
  12. 前記半導体素子搭載部及び前記端子部を形成する工程の後に、前記半導体素子搭載部の他方の面及び前記端子部の他方の面よりも下側に形成された前記樹脂部を除去し、前記半導体素子搭載部の他方の面及び前記端子部の他方の面を露出する工程を有する請求項１０又は１１に記載の半導体素子用基板の製造方法。
  13. 請求項８乃至１２の何れか一項に記載の半導体素子用基板の製造方法により半導体素子用基板を作製する工程と、
    前記半導体素子用基板の一方の面に半導体素子を搭載する工程と、
    前記半導体素子用基板の一方の面に、前記半導体素子を封止する封止樹脂を形成する工程と、
    前記端子部の他方の面よりも下側に形成された前記樹脂部を除去し、前記端子部の他方の面を露出する工程と、を有する半導体装置の製造方法。
JP2017180608A 2017-09-20 2017-09-20 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 Active JP6964477B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017180608A JP6964477B2 (ja) 2017-09-20 2017-09-20 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US16/051,878 US10943857B2 (en) 2017-09-20 2018-08-01 Substrate with multi-layer resin structure and semiconductor device including the substrate
TW107132390A TWI801417B (zh) 2017-09-20 2018-09-14 半導體元件用基板及其製造方法、半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017180608A JP6964477B2 (ja) 2017-09-20 2017-09-20 半導体素子用基板及びその製造方法、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019057590A true JP2019057590A (ja) 2019-04-11
JP6964477B2 JP6964477B2 (ja) 2021-11-10

Family

ID=65720563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017180608A Active JP6964477B2 (ja) 2017-09-20 2017-09-20 半導体素子用基板及びその製造方法、半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US10943857B2 (ja)
JP (1) JP6964477B2 (ja)
TW (1) TWI801417B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150462A (ja) * 2020-03-18 2021-09-27 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP2021158211A (ja) * 2020-03-26 2021-10-07 大日本印刷株式会社 リードフレーム及びその製造方法、並びに半導体装置及びその製造方法
JP7548871B2 (ja) 2021-05-31 2024-09-10 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6709313B1 (ja) * 2019-05-31 2020-06-10 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP7467214B2 (ja) * 2020-04-22 2024-04-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法
KR102531701B1 (ko) * 2021-06-21 2023-05-12 해성디에스 주식회사 프리 몰드 기판 및 프리 몰드 기판의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203313A (ja) * 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd 熱伝導基板およびその製造方法
JP2003124423A (ja) * 2001-10-10 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2004071801A (ja) * 2002-08-06 2004-03-04 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP5526575B2 (ja) 2009-03-30 2014-06-18 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
JP5250524B2 (ja) * 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6392654B2 (ja) * 2014-02-04 2018-09-19 エイブリック株式会社 光センサ装置
US10546808B2 (en) * 2014-03-07 2020-01-28 Bridge Semiconductor Corp. Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203313A (ja) * 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd 熱伝導基板およびその製造方法
JP2003124423A (ja) * 2001-10-10 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2004071801A (ja) * 2002-08-06 2004-03-04 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150462A (ja) * 2020-03-18 2021-09-27 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP7510612B2 (ja) 2020-03-18 2024-07-04 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP2021158211A (ja) * 2020-03-26 2021-10-07 大日本印刷株式会社 リードフレーム及びその製造方法、並びに半導体装置及びその製造方法
JP7468056B2 (ja) 2020-03-26 2024-04-16 大日本印刷株式会社 リードフレーム及びその製造方法、並びに半導体装置及びその製造方法
JP7548871B2 (ja) 2021-05-31 2024-09-10 Ｔｏｗａ株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法

Also Published As

Publication number Publication date
TWI801417B (zh) 2023-05-11
US20190088578A1 (en) 2019-03-21
TW201916293A (zh) 2019-04-16
JP6964477B2 (ja) 2021-11-10
US10943857B2 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
JP6964477B2 (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
JP3945483B2 (ja) 半導体装置の製造方法
US20050206014A1 (en) Semiconductor device and method of manufacturing the same
JPH1154658A (ja) 半導体装置及びその製造方法並びにフレーム構造体
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US20040101995A1 (en) Method for manufacturing circuit devices
JP2013069807A (ja) 半導体パッケージ及びその製造方法
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
JP4446772B2 (ja) 回路装置およびその製造方法
JP2004119727A (ja) 回路装置の製造方法
JP5734624B2 (ja) 半導体パッケージの製造方法
JP2009272512A (ja) 半導体装置の製造方法
CN105304580B (zh) 半导体装置及其制造方法
JP2004119729A (ja) 回路装置の製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP3925503B2 (ja) 半導体装置
JP2007048911A (ja) 半導体装置、半導体装置の製造方法およびその製造方法に用いるシート
JP2008288481A (ja) 半導体装置およびその製造方法
JP2009246404A (ja) 半導体装置の製造方法
KR101324223B1 (ko) 리드 프레임의 제조방법
JP4663172B2 (ja) 半導体装置の製造方法
JP4442181B2 (ja) 半導体装置およびその製造方法
US20090309208A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211019

R150 Certificate of patent or registration of utility model

Ref document number: 6964477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150