JP3925503B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3925503B2
JP3925503B2 JP2004072265A JP2004072265A JP3925503B2 JP 3925503 B2 JP3925503 B2 JP 3925503B2 JP 2004072265 A JP2004072265 A JP 2004072265A JP 2004072265 A JP2004072265 A JP 2004072265A JP 3925503 B2 JP3925503 B2 JP 3925503B2
Authority
JP
Japan
Prior art keywords
external connection
semiconductor device
wiring
diagonal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004072265A
Other languages
English (en)
Other versions
JP2005260120A (ja
Inventor
伸治 脇坂
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004072265A priority Critical patent/JP3925503B2/ja
Priority to US11/078,175 priority patent/US7427812B2/en
Publication of JP2005260120A publication Critical patent/JP2005260120A/ja
Application granted granted Critical
Publication of JP3925503B2 publication Critical patent/JP3925503B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置に関する。
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるもので、上面に複数の接続パッドを有する半導体基板上に絶縁膜を介して配線を前記接続パッドに接続させて設け、配線の接続パッド部上に柱状電極を設け、配線を含む絶縁膜上に封止膜をその上面が柱状電極の上面と面一となるように設けたものがある（例えば、特許文献１参照）。
また、従来の他の半導体装置には、半導体基板のサイズ外にも外部接続用接続端子としての半田ボールを備えるため、上面に複数の接続パッドを有する半導体基板をベース板の上面に設け、半導体基板の周囲におけるベース板の上面に絶縁層を設け、半導体基板および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線を半導体基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分をオーバーコート膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献２参照）。
特開２０００−２２０５２号公報（図８） 特開２００３−２９８００５号公報
ところで、特許文献２に記載のものにおいて、ベース板の上面に、半導体基板の代わりに、特許文献１に記載の柱状電極を有する半導体装置（以下、便宜上、半導体構成体という）を設けることが考えられている。すなわち、柱状電極を有する半導体構成体をベース板の上面に設け、半導体構成体の周囲におけるベース板の上面に絶縁層を設け、半導体構成体および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線を半導体構成体の柱状電極に接続させて設け、上層配線の接続パッド部を除く部分をオーバーコート膜で覆い、上層配線の接続パッド部上に半田ボールを設けることが考えられている。
ここで、現在の加工技術では、柱状電極の直径を１２０μｍ程度とした場合、柱状電極の配置ピッチの限界は２００μｍ程度であり、上層配線の配線ピッチの限界は７０μｍ程度（配線幅３５μｍ程度、配線間隔３５μｍ程度）である。この場合、配置ピッチ２００μｍで配置された直径１２０μｍの柱状電極間の間隔は８０μｍであるため、この間隔に対応する上層絶縁膜の上面に配置することができる配線幅３５μｍの上層配線の本数は１本である。
この条件において、５ｍｍ×５ｍｍの半導体基板上の周辺部に柱状電極を最大限に配置すると、図１９に示すようになる。すなわち、半導体基板４１の一辺の長さは５ｍｍであるため、この一辺部に直径１２０μｍの柱状電極４２を配置ピッチ２００μｍで配置すると、その個数は、（５０００÷２００）−１＝２４個となり、四辺部では合計９２個となる。
また、図２０に示すように、四辺部に配置された９２個の柱状電極４２の各間における上層絶縁膜４３の上面に上層配線４４を１本ずつ配置することができるので、図１９に示すように、四辺部に配置された９２個の柱状電極４２の内側に同数の９２個の柱状電極４２を配置することができる。この場合、四辺部に配置された９２個の柱状電極４２の内側に２列目として８４個の柱状電４極２が配置され、その内側に３列目として８個の柱状電極４２が配置されている。
以上のように、上記柱状電極配置構造の半導体装置では、四辺部に配置された９２個の柱状電極４２の内側に同数の９２個の柱状電極４２を配置することができるので、全体として１８４個の柱状電極４２を配置することができるが、これが限界であり、それよりも多い個数の柱状電極４２を配置することができない。
そこで、この発明は、より多い個数の柱状電極等からなる外部接続用電極を配置することができる半導体装置を提供することを目的とする。
この発明は、複数の柱状電極等からなる外部接続用電極を平面方形状の半導体基板の対角線に沿って複数列に配列したことを特徴とするものである。
この発明によれば、複数の柱状電極等からなる外部接続用電極を平面方形状の半導体基板の対角線に沿って複数列に配列すると、半導体基板上の四辺部に配置する場合と比較して、より多い個数の柱状電極等からなる外部接続用電極を配置することができる。
図１はこの発明の一実施形態としての半導体装置の要部の平面図を示し、図２は図１に示す半導体装置における半導体構成体の平面図を示し、図３は図１に示す半導体装置の適当な部分の縦断面図を示す。この場合、図示の都合上、図１および図２と図３とでは各部の寸法は一致していない。まず、図３を参照して説明すると、この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面正方形状のベース板１を備えている。
ベース板１の上面中央部には、ベース板１のサイズよりもある程度小さいサイズの平面正方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。この場合、半導体構成体２は、後述する配線１１、柱状電極１２、封止膜１３を有しており、一般的にはＣＳＰと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線（下部配線）１１、柱状電極１２、封止膜１３を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成について説明する。
半導体構成体２はシリコン基板（半導体基板）４を備えている。シリコン基板４の下面は接着層３を介してベース板１の上面に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
絶縁膜６の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の上面には銅等からなる下地金属層１０が設けられている。下地金属層１０の上面全体には銅からなる配線１１が設けられている。下地金属層１０を含む配線１１の一端部は、両開口部７、９を介して接続パッド５に接続されている。
配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。配線１１を含む保護膜８の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板４、接続パッド５、絶縁膜６を含み、さらに、保護膜８、配線１１、柱状電極１２、封止膜１３を含んで構成されている。
半導体構成体２の周囲におけるベース板１の上面には方形枠状の絶縁層１４がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。絶縁層１４は、例えば、エポキシ系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
半導体構成体２および絶縁層１４の上面には上層絶縁膜１５がその上面を平坦とされて設けられている。上層絶縁膜１５は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
柱状電極１２の上面中央部に対応する部分における上層絶縁膜１５には開口部１６が設けられている。上層絶縁膜１５の上面には銅等からなる上層下地金属層１７が設けられている。上層下地金属層１７の上面全体には銅からなる上層配線１８が設けられている。上層下地金属層１７を含む上層配線１８の一端部は、上層絶縁膜１５の開口部１６を介して柱状電極１２の上面に接続されている。
上層配線１８を含む上層絶縁膜１５の上面にはソルダーレジスト等からなるオーバーコート膜１９が設けられている。上層配線１８の接続パッド部に対応する部分におけるオーバーコート膜１９には開口部２０が設けられている。開口部２０内およびその上方には半田ボール２１が上層配線１８の接続パッド部に接続されて設けられている。
ここで、現在の加工技術では、柱状電極１２の直径を１２０μｍ程度とした場合、柱状電極１２の配置ピッチの限界は２００μｍ程度であり、上層配線１８の配線ピッチの限界は７０μｍ程度（配線幅３５μｍ程度、配線間隔３５μｍ程度）である。この場合、配置ピッチ２００μｍで配置された直径１２０μｍの柱状電極１２間の間隔は８０μｍであるため、この間隔に対応する上層絶縁膜１５の上面に配置することができる配線幅３５μｍの上層配線１８の本数は１本である。なお、上層絶縁膜１５の開口部１６の直径は９５μｍ程度である。
この条件において、５ｍｍ×５ｍｍのシリコン基板４上においてその２つの対角線の各両側にそれぞれ柱状電極１２を一定の配置ピッチで２列ずつ最大限に配置（配列）すると、図２に示すようになる。すなわち、シリコン基板４の対角線４ａの長さは約７ｍｍであるため、この対角線４ａから１００μｍ（柱状電極１２の配置ピッチ２００μｍの１／２）離れた第１の直線上および該第１の直線から２００μｍ（柱状電極２の配置ピッチ）離れた第２の直線上に直径１２０μｍの柱状電極１２を配置ピッチ２００μｍで最大限に配置する。
すると、１本の第１の直線上に柱状電極１２が３２個配置され、４本の第１の直線上で合計１２４（３２×４−４）個となり、１本の第２の直線上に柱状電極１２が２６個配置され、４本の第２の直線上で合計１０４（２６×４）個となり、全体として２２８個となる。したがって、図１９に示すように、半導体基板（シリコン基板）４１上の四辺部に柱状電極４２を配置する場合と比較して、より多い個数（２２８−１８４＝４４）の柱状電極１２を配置することができる。
そして、図１に示すように、第１の直線上（対角線４ａ寄り）に配置された柱状電極１２に接続された上層配線１８は、基本的には、第２の直線上（対角線４ａ寄りに配置された柱状電極１２よりも外側）に配置された柱状電極１２間の間隔に対応する上層絶縁膜１５の上面に１本ずつ配置されている。
この場合、第１の直線上に配置された柱状電極１２と、その外側の第２の直線上に配置された柱状電極１２とは、基本的には、対角線４ａに対して垂直となる位置に配置されている。また、第１の直線上に配置された柱状電極１２に接続された上層配線１８は、基本的には、第２の直線上に配置された柱状電極１２間において対角線４ａに対して垂直となる直線部を有している。さらに、第１の直線上に配置された柱状電極１２に接続された上層配線１８および第２の直線上に配置された柱状電極１２に接続された上層配線１８は、基本的には、第２の直線上に配置された柱状電極１２の外側において、シリコン基板４の各側辺に対して垂直に延出されている。
ところで、ベース板１のサイズを半導体構成体２のサイズよりもある程度大きくしているのは、シリコン基板４上の接続パッド７の数の増加に応じて、半田ボール２１の配置領域を半導体構成体２のサイズよりもある程度大きくし、これにより、上層配線１８の接続パッド部（オーバーコート膜１９の開口部２０内の部分）のサイズおよびピッチを柱状電極１４のサイズおよびピッチよりも大きくするためである。この場合、図１に示すように、半導体構成体２に対応する領域上の全域に上層配線１８を配置しているため、図３に示すように、半田ボール２１は、半導体構成体２の周囲におけるベース板１の上面に設けられた絶縁層１４に対応する領域上のみに配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図４に示すように、ウエハ状態のシリコン基板（半導体基板）４上にアルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜８が設けられ、接続パッド５の中央部が絶縁膜６および保護膜８に形成された開口部７、９を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板４には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド５は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図５に示すように、両開口部７、９を介して露出された接続パッド５の上面を含む保護膜８の上面全体に下地金属層１０を形成する。この場合、下地金属層１０は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１０の上面にメッキレジスト膜３１をパターン形成する。この場合、配線１１形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１０の上面に配線１１を形成する。次に、メッキレジスト膜３１を剥離する。
次に、図６に示すように、配線１１を含む下地金属層１０の上面にメッキレジスト膜３３をパターン形成する。この場合、柱状電極１２形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３４内の配線１１の接続パッド部上面に柱状電極１２を形成する。次に、メッキレジスト膜３３を剥離し、次いで、配線１１をマスクとして下地金属層１０の不要な部分をエッチングして除去すると、図７に示すように、配線１１下にのみ下地金属層１０が残存される。
次に、図８に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１２および配線１１を含む保護膜８の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３をその厚さが柱状電極１２の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１２の上面は封止膜１３によって覆われている。
次に、封止膜１３および柱状電極１２の上面側を適宜に研磨し、図９に示すように、柱状電極１２の上面を露出させ、且つ、この露出された柱状電極１２の上面を含む封止膜１３の上面を平坦化する。ここで、柱状電極１２の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１２の高さにばらつきがあるため、このばらつきを解消して、柱状電極１２の高さを均一にするためである。
次に、図１０に示すように、シリコン基板４の下面全体に接着層３を接着する。接着層３は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板４に固着する。次に、シリコン基板４に固着された接着層３をダイシングテープ（図示せず）に貼り付け、図１１に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図３に示すように、シリコン基板４の下面に接着層３を有する半導体構成体２が複数個得られる。
このようにして得られた半導体構成体２では、シリコン基板４の下面に接着層３を有するため、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
次に、このようにして得られた半導体構成体２を用いて、図３に示す半導体装置を製造する場合の一例について説明する。まず、図１２に示すように、図３に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、限定する意味ではないが、例えば、平面方形状である。次に、ベース板１の上面の所定の複数箇所にそれぞれ半導体構成体２のシリコン基板４の下面に接着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
次に、図１３に示すように、半導体構成体２の周囲におけるベース板１の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層１４ａを形成する。絶縁層形成用層１４ａは、例えば、エポキシ系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものである。
次に、半導体構成体２および絶縁層形成用層１４ａの上面に上層絶縁膜形成用シート１５ａを配置する。上層絶縁膜形成用シート１５ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、上層絶縁膜形成用シート１５ａとして、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
次に、図１４に示すように、一対の加熱加圧板３５、３６を用いて上下から絶縁層形成用層１４ａおよび上層絶縁膜形成用シート１５ａを加熱加圧する。すると、半導体構成体２の周囲におけるベース板１の上面に絶縁層１４が形成され、半導体構成体２および絶縁層１４の上面に上層絶縁膜１５が形成される。この場合、上層絶縁膜１５の上面は、上側の加熱加圧板３５の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜１５の上面を平坦化するための研磨工程は不要である。
次に、図１５に示すように、レーザビームを照射するレーザ加工により、柱状電極１２の上面中央部に対応する部分における上層絶縁膜１５に開口部１６を形成する。次に、必要に応じて、開口部１６内等に発生したエポキシスミア等をデスミア処理により除去する。次に、図１６に示すように、開口部１６を介して露出された柱状電極１２の上面を含む上層絶縁膜１５の上面全体、銅の無電解メッキにより、上層下地金属層１７を形成する。次に、上層下地金属層１７の上面にメッキレジスト膜３７をパターン形成する。この場合、上層配線１８形成領域に対応する部分におけるメッキレジスト膜３７には開口部３８が形成されている。
次に、上層下地金属層１８をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３７の開口部３８内の上層下地金属層１７の上面に上層配線１８を形成する。次に、メッキレジスト膜３７を剥離し、次いで、上層配線１８をマスクとして上層下地金属層１７の不要な部分をエッチングして除去すると、図１７に示すように、上層配線１８下にのみ上層下地金属層１７が残存される。
次に、図１８に示すように、スクリーン印刷法等により、上層配線１８を含む上層絶縁膜１５の上面全体にソルダーレジスト等からなるオーバーコート膜１９を形成する。この場合、上層配線１８の接続パッド部に対応する部分におけるオーバーコート膜１９には開口部２０が形成されている。次に、開口部２０内およびその上方に半田ボール２１を上層配線１８の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、オーバーコート膜１９、上層絶縁膜１５、絶縁層１４およびベース板１を切断すると、図３に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体２を配置し、複数の半導体構成体２に対して、上層配線１８および半田ボール２１の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１４に示す製造工程以降では、ベース板１と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。
（その他の実施形態）
上記実施形態では、半導体構成体２として、外部接続用電極としての柱状電極１２を有するものとしたが、これに限らず、柱状電極１２および封止膜１３を有せず、配線１１の接続パッド部以外を覆うソルダーレジスト等からなるオーバーコート膜を有し、配線１１の接続パッド部上およびその近傍のオーバーコート膜上に外部接続用電極としての下地金属層を含む上層接続パッドが設けられたものであってもよい。また、半導体構成体２のシリコン基板４およびベース板１は長方形状であってもよい。
この発明の一実施形態としての半導体装置の要部の平面図。 図１に示す半導体装置における半導体構成体の平面図。 図１に示す半導体装置の適当な部分の縦断面図。 図３に示す半導体構成体の製造に際し、当初用意したものの断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図８に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１３に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 背景技術を説明するための図２同様の平面図。 背景技術を説明するための図１同様の平面図。
符号の説明
１ ベース板
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
６ 絶縁膜
８ 保護膜
１１ 配線
１２ 柱状電極
１３ 封止膜
１４ 絶縁層
１５ 上層絶縁膜
１８ 上層配線
１９ 上層オーバーコート膜
２１ 半田ボール

Claims (15)

  1. 上面に複数の接続パッドが設けられた平面方形状の半導体基板と、前記半導体基板上において前記接続パッドを除く部分に設けられた絶縁膜と、前記絶縁膜上に前記接続パッドに接続されて設けられた複数の外部接続用電極とを備えた半導体装置において、前記各外部接続用電極は前記半導体基板の対角線に沿って複数列に配列され、対角線寄りに配列された前記各外部接続用電極には、前記対角線寄りに配列された外部接続用電極よりも外側に配列された前記外部接続用電極間に形成された配線が接続されていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記対角線寄りに配列された外部接続用電極と、その外側に配列された外部接続用電極とは、前記対角線に対して垂直となる位置に配列されていることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記対角線寄りに配列された外部接続用電極よりも外側に配列された前記外部接続用電極間に形成された配線は、前記対角線に対して垂直な直線部を有することを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記対角線寄りに配列された外部接続用電極に接続された配線および前記対角線寄りに配列された外部接続用電極よりも外側に配列された前記外部接続用電極に接続された配線は、前記対角線寄りに配列された外部接続用電極よりも外側に配列された前記外部接続用電極の外側において、前記半導体基板の各側辺に対して垂直に延出されていることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記複数の外部接続用電極は、前記半導体基板上においてその２つの対角線の各両側にそれぞれ一定の配置ピッチで２列ずつ最大限に配置されていることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記半導体基板は平面正方形状であることを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記外部接続用電極は、前記絶縁膜上に前記接続パッドに接続されて設けられた下部配線の接続パッド部上に設けられた柱状電極であることを特徴とする半導体装置。
  8. 請求項１に記載の発明において、前記外部接続用電極は、前記絶縁膜上に前記接続パッドに接続されて設けられた下部配線の接続パッド部上に設けられた上層接続パッドであることを特徴とする半導体装置。
  9. ベース板と、前記ベース板上に設けられ、且つ、平面方形状の半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられた配線とを備えた半導体装置において、前記各外部接続用電極は前記半導体基板の対角線に沿って複数列に配列され、対角線寄りに配列された前記各外部接続用電極には、前記対角線寄りに配列された外部接続用電極よりも外側に配列された前記外部接続用電極間に形成された配線が接続されていることを特徴とする半導体装置。
  10. 請求項９に記載の発明において、前記複数の外部接続用電極は、前記半導体基板上においてその２つの対角線の各両側にそれぞれ一定の配置ピッチで２列ずつ最大限に配置されていることを特徴とする半導体装置。
  11. 請求項９に記載の発明において、前記配線のうち、前記対角線側に配置された前記外部接続用電極に接続された配線は、前記対角線側とは反対側に配置された前記外部接続用電極間において前記対角線に対して垂直となるように配置されていることを特徴とする半導体装置。
  12. 請求項９に記載の発明において、前記ベース板および前記半導体基板は平面正方形状であることを特徴とする半導体装置。
  13. 請求項９に記載の発明において、前記配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とする半導体装置。
  14. 請求項１３に記載の発明において、前記配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  15. 請求項１４に記載の発明において、前記半田ボールは前記絶縁層に対応する領域上のみに配置されていることを特徴とする半導体装置。
JP2004072265A 2004-03-15 2004-03-15 半導体装置 Expired - Fee Related JP3925503B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004072265A JP3925503B2 (ja) 2004-03-15 2004-03-15 半導体装置
US11/078,175 US7427812B2 (en) 2004-03-15 2005-03-11 Semiconductor device with increased number of external connection electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004072265A JP3925503B2 (ja) 2004-03-15 2004-03-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2005260120A JP2005260120A (ja) 2005-09-22
JP3925503B2 true JP3925503B2 (ja) 2007-06-06

Family

ID=34918608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004072265A Expired - Fee Related JP3925503B2 (ja) 2004-03-15 2004-03-15 半導体装置

Country Status (2)

Country Link
US (1) US7427812B2 (ja)
JP (1) JP3925503B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP2008060298A (ja) * 2006-08-31 2008-03-13 Casio Comput Co Ltd 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
EP2176883A2 (en) * 2007-08-08 2010-04-21 Casio Computer Co., Ltd. Semiconductor device and method for manufacturing the same
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
JP2012074581A (ja) * 2010-09-29 2012-04-12 Teramikros Inc 半導体装置及びその製造方法
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495377A (en) 1982-12-30 1985-01-22 International Business Machines Corporation Substrate wiring patterns for connecting to integrated-circuit chips
JPH0653272A (ja) 1992-07-28 1994-02-25 Nippon Steel Corp 半導体チップ及びｔａｂ方式半導体装置
JPH0774203A (ja) 1993-09-01 1995-03-17 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JP3334816B2 (ja) 1993-09-10 2002-10-15 ソニー株式会社 半導体装置及び半導体装置の実装方法
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JPH08279535A (ja) 1995-04-07 1996-10-22 Citizen Watch Co Ltd 半導体装置
JP2935356B2 (ja) 1997-02-20 1999-08-16 日本電気株式会社 半導体装置および基板ならびに半導体装置の実装構造
JP3287310B2 (ja) 1998-06-30 2002-06-04 カシオ計算機株式会社 半導体装置及びその製造方法
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4082220B2 (ja) * 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法

Also Published As

Publication number Publication date
US7427812B2 (en) 2008-09-23
JP2005260120A (ja) 2005-09-22
US20050200018A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
JP3945483B2 (ja) 半導体装置の製造方法
KR100595891B1 (ko) 반도체장치
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4609317B2 (ja) 回路基板
JP4851794B2 (ja) 半導体装置
JP2006173232A (ja) 半導体装置およびその製造方法
JP2004349361A (ja) 半導体装置およびその製造方法
JP2005093942A (ja) 半導体装置
JP4285707B2 (ja) 半導体装置
JP3925503B2 (ja) 半導体装置
JP4316624B2 (ja) 半導体装置
JP4725178B2 (ja) 半導体装置およびその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP4513302B2 (ja) 半導体装置
JP4316622B2 (ja) 半導体装置の製造方法
JP4577316B2 (ja) 半導体装置の製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP4241284B2 (ja) 半導体装置
JP4442181B2 (ja) 半導体装置およびその製造方法
JP2009246404A (ja) 半導体装置の製造方法
JP4913372B2 (ja) 半導体装置
JP4990492B2 (ja) 半導体装置
JP2008060298A (ja) 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees