JP4082220B2 - 配線基板、半導体モジュールおよび半導体モジュールの製造方法 - Google Patents
配線基板、半導体モジュールおよび半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP4082220B2 JP4082220B2 JP2003007769A JP2003007769A JP4082220B2 JP 4082220 B2 JP4082220 B2 JP 4082220B2 JP 2003007769 A JP2003007769 A JP 2003007769A JP 2003007769 A JP2003007769 A JP 2003007769A JP 4082220 B2 JP4082220 B2 JP 4082220B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- interposer substrate
- wiring
- bump
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0236—Shape of the insulating layers therebetween
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0651—Function
- H01L2224/06515—Bonding areas having different functions
- H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1451—Function
- H01L2224/14515—Bump connectors having different functions
- H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、配線基板、半導体モジュールおよび半導体モジュールの製造方法に関し、特に、チップサイズパッケージ(CSP)またはボールグリッドアレイ(BGA)などに適用して好適なものである。
【0002】
【従来の技術】
従来のチップサイズパッケージおよびボールグリッドアレイでは、フルグリッドまたは千鳥配列などによって、ボールバンプの配置が行なわれていた。
図12(a)は、従来のチップサイズパッケージの概略構成を示す平面図、図12(b)は、図12(a)のJ−J線で切断した断面図である。
【0003】
図12において、半導体チップ101には、能動領域に接続された配線層102が形成され、配線層102にはパッド電極103が形成されている。
また、半導体チップ101に形成された能動領域上には、パッド電極103が露出するようにして応力緩和層104が形成され、パッド電極103上には、応力緩和層104上に延伸された再配置配線105が形成されている。
【0004】
また、再配置配線105上にはソルダレジスト膜106が形成され、ソルダレジスト膜106には、応力緩和層104上において再配置配線105を露出させる開口部107が形成されている。
また、応力緩和層104上には、はんだボール108が形成され、はんだボール108は、ソルダレジスト膜106に形成された開口部107を介して再配置配線105と接続されている。
【0005】
図13(a)は、従来のボールグリッドアレイの概略構成を示す平面図、図13(b)は、図13(a)のK−K線で切断した断面図である。
図13において、インターポーザ基板111の両面には配線112a、112cがそれぞれ形成され、各面に形成された配線112a、112cは、インターポーザ基板111に形成されたスルーホール配線112bを介して接続されている。
【0006】
そして、インターポーザ基板111の表面には半導体チップ113が実装され、半導体チップ113は、バンプ電極114を介して配線112aと接続されるとともに、モールド樹脂115により封止されている。
また、インターポーザ基板111の裏面には、はんだボール116がフルグリッド状に配置され、はんだボール116は配線112cに接続されている。
【0007】
【発明が解決しようとする課題】
しかしながら、図12のチップサイズパッケージでは、チップサイズが大きくなると、応力緩和層104やソルダレジスト膜106の伸縮量が大きくなり、半導体チップ101の反りを誘発して、はんだボール108の接続不良が発生し、二次実装の信頼性が低下するという問題があった。特に、半導体チップ101の対角線上で大きな応力が発生し、半導体チップ101の対角線上や四隅に配置されるはんだボール108の接続不良の頻度が大きいという問題があった。
【0008】
また、図13のボールグリッドアレイでも同様に、インターポーザ基板111のサイズが大きくなると、パッケージの反りを誘発して、はんだボール116の接続不良が発生し、二次実装の信頼性が低下するという問題があった。
そこで、本発明の目的は、端子電極の接続信頼性を向上させることが可能な配線基板、半導体モジュールおよび半導体モジュールの製造方法を提供することである。
【0009】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る配線基板によれば、基板上に形成された配線層と、前記配線層に接続され、前記基板上に配置された端子電極と、前記基板の対角線上に設けられたダミー端子とを備え、前記基板の対角線上に設けられた全ての端子はダミー端子であり、前記ダミー端子は前記端子電極と同一の大きさであり、前記ダミー端子は互いに接触するようにして連続して配置されていることを特徴とする。
また、本発明の一態様に係る半導体モジュールによれば、半導体チップが表面実装されたインターポーザ基板と、前記インターポーザ基板の裏面に設けられた配線層と、前記配線層に接続され、前記インターポーザ基板の裏面に配置されたバンプ電極と、前記インターポーザ基板の裏面の対角線上に設けられたダミーバンプと、前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続するスルーホール配線とを備え、前記インターポーザ基板の対角線上に設けられた全てのバンプはダミーバンプであり、前記ダミーバンプは前記バンプ電極と同一の大きさであり、前記ダミーバンプは互いに接触するようにして連続して配置されていることを特徴とする。
また、本発明の一態様に係る半導体モジュールの製造方法によれば、スルーホールを介して接続された配線層を前記インターポーザ基板の両面に形成するとともに、前記インターポーザ基板の裏面の対角線上にダミーランドを形成する工程と、前記配線層に接続されたバンプ電極を前記インターポーザ基板の裏面に形成するとともに、前記ダミーランド上にダミーバンプを形成する工程と、前記インターポーザ基板の表面上に半導体チップを実装する工程とを備え、前記インターポーザ基板の対角線上に設けられた全てのバンプはダミーバンプであり、前記ダミーバンプは前記バンプ電極と同一の大きさであり、前記ダミーバンプは互いに接触するようにして連続して配置されていることを特徴とする。
【0014】
これにより、接続不良の頻度が大きい領域に端子電極が配置されることを防止しつつ、端子電極の接続状態をダミー端子で補強することが可能となる。
このため、配線基板のサイズが増大した場合においても、配線基板に加わる応力を低下させて、端子電極の接続不良を低減することが可能となり、二次実装の信頼性を向上させることができる。
【0017】
また、本発明の一態様に係る半導体装置によれば、能動領域およびパッド電極が形成された半導体チップと、前記能動領域上に形成された応力緩衝層と、前記応力緩衝層上に形成され、対角線上を避けるようにして配置されたバンプ電極と、前記バンプ電極と前記パッド電極とを接続する再配置配線層と、前記再配置配線層および前記パッド電極上に形成された保護層とを備えることを特徴とする。
【0018】
これにより、半導体チップにかかる応力の大きな領域を避けながら、バンプ電極を配置することが可能となり、チップサイズパケージの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置によれば、能動領域およびパッド電極が形成された半導体チップと、前記能動領域上に形成され、対角線に沿って分割配置された応力緩衝層と、前記応力緩衝層上に形成されたバンプ電極と、前記バンプ電極と前記パッド電極とを接続する再配置配線層と、前記再配置配線層および前記パッド電極上に形成され、前記対角線に沿って分割配置された保護層とを備えることを特徴とする。
【0020】
これにより、接続不良の頻度が大きい領域にバンプ電極が配置されることを防止しつつ、バンプ電極の接続状態をダミーバンプで補強することが可能となるとともに、バンプ電極およびダミーバンプの一括形成および一括接続が可能となる。
このため、半導体チップのサイズが増大した場合においても、製造工程を複雑化させることなく、半導体チップに加わる応力を低下させて、バンプ電極の接続不良を低減することが可能となる。
【0023】
また、本発明の一態様に係る半導体モジュールによれば、半導体チップが表面実装されたインターポーザ基板と、前記インターポーザ基板の裏面に設けられた配線層と、前記配線層に接続され、対角線上を避けるようにして前記インターポーザ基板の裏面に配置されたバンプ電極と、前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続するスルーホール配線とを備えることを特徴とする。
【0024】
これにより、インターポーザ基板にかかる応力の大きな領域を避けながら、バンプ電極を配置することが可能となり、ボールグリッドアレイの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となる。
また、本発明の一態様に係る半導体モジュールによれば、半導体チップが表面実装されたインターポーザ基板と、前記インターポーザ基板の裏面に設けられた配線層と、前記配線層に接続され、対角線上を避けるようにして前記インターポーザ基板裏面に配置されたバンプ電極と、前記インターポーザ基板の対角線に沿って設けられた溝またはスリットの少なくともいずれか一方と、前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続するスルーホール配線とを備えることを特徴とする。
【0026】
これにより、接続不良の頻度が大きい領域にバンプ電極が配置されることを防止しつつ、バンプ電極の接続状態をダミーバンプで補強することが可能となるとともに、バンプ電極およびダミーバンプの一括形成および一括接続が可能となる。
このため、インターポーザ基板のサイズが増大した場合においても、製造工程を複雑化させることなく、インターポーザ基板に加わる応力を低下させて、バンプ電極の接続不良を低減することが可能となる。
【0027】
また、本発明の一態様に係る電子機器によれば、半導体チップが表面実装されたインターポーザ基板と、前記インターポーザ基板の裏面に設けられた配線層と、前記配線層に接続され、対角線上を避けるようにして前記インターポーザ基板の裏面に配置されたバンプ電極と、前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続するスルーホール配線と、前記インターポーザ基板を実装するマザー基板と、前記マザー基板を介して前記バンプ電極に接続された電子部品を備えることを特徴とする。
【0031】
これにより、半導体チップにかかる応力の大きな領域にバンプ電極が配置されることを防止することが可能となり、バンプ電極の配置位置を調整するだけで、バンプ電極の接続不良を低減することが可能となる。
このため、チップサイズパケージの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となり、二次実装の信頼性を容易に向上させることが可能となる。
【0032】
また、本発明の一態様に係る半導体装置の製造方法によれば、パッド電極が形成された半導体チップの能動領域上に応力緩衝層を形成する工程と、前記応力緩衝層をパターニングすることにより、対角線に沿って前記応力緩衝層を分割するとともに、前記パッド電極を露出させる工程と、前記パッド電極から前記応力緩衝層上に延伸された再配置配線層を形成する工程と、前記再配置配線層上に保護層を形成する工程と、前記保護層をパターニングすることにより、前記対角線に沿って前記保護層を分割するとともに、前記再配置配線層を露出させる開口部を形成する工程と、前記開口部を介して前記再配置配線層に接続されるバンプ電極を前記応力緩衝層上に形成する工程とを備えることを特徴とする。
【0034】
これにより、接続不良の頻度が大きい領域にバンプ電極が配置されることを防止しつつ、バンプ電極およびダミーバンプを一括形成することが可能となるとともに、バンプ電極を接続することで、バンプ電極の接続状態をダミーバンプで補強することが可能となる。
このため、半導体チップのサイズが増大した場合においても、製造工程を複雑化させることなく、半導体チップに加わる応力を低下させて、バンプ電極の接続不良を低減することが可能となる。
【0035】
また、本発明の一態様に係る半導体モジュールの製造方法によれば、スルーホールを介して接続された配線層を、インターポーザ基板の両面に形成する工程と、対角線上を避けるようにして、前記配線層に接続されたバンプ電極を前記インターポーザ基板の裏面に形成する工程と、前記インターポーザ基板の表面上に半導体チップを実装する工程とを備えることを特徴とする。
【0036】
これにより、インターポーザ基板にかかる応力の大きな領域にバンプ電極が配置されることを防止することが可能となり、バンプ電極の配置位置を調整するだけで、バンプ電極の接続不良を低減することが可能となる。
このため、ボールグリッドアレイの構造を複雑化させることなく、バンプ電極の接続信頼性を向上させることが可能となり、二次実装の信頼性を容易に向上させることが可能となる。
【0037】
また、本発明の一態様に係る半導体モジュールの製造方法によれば、溝またはスリットのいずれか少なくとも一方をインターポーザ基板の対角線に沿って形成する工程と、スルーホールを介して接続された配線層を、前記インターポーザ基板の両面に形成する工程と、前記配線層に接続されたバンプ電極を前記インターポーザ基板の裏面に形成する工程と、前記インターポーザ基板の表面上に半導体チップを実装する工程とを備えることを特徴とする。
【0039】
これにより、接続不良の頻度が大きい領域にバンプ電極が配置されることを防止しつつ、バンプ電極およびダミーバンプを一括形成することが可能となるとともに、バンプ電極を接続することで、バンプ電極の接続状態をダミーバンプで補強することが可能となる。
このため、インターポーザ基板のサイズが増大した場合においても、製造工程を複雑化させることなく、インターポーザ基板に加わる応力を低下させて、バンプ電極の接続不良を低減することが可能となる。
【0040】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置および半導体モジュールについて、チップサイズパッケージおよびボールグリッドアレイを例にとって説明する。
図1(a)は、本発明の第1実施形態に係るボールグリッドアレイの概略構成を示す平面図、図1(b)は、図1(a)のA−A線で切断した断面図である。
【0041】
図1において、インターポーザ基板1の両面には配線2a、2cがそれぞれ形成され、各面に形成された配線2a、2cは、インターポーザ基板1に形成されたスルーホール配線2bを介して接続されている。
そして、インターポーザ基板1の表面には半導体チップ3が実装され、半導体チップ3は、バンプ電極4を介して配線2aと接続されるとともに、モールド樹脂5により封止されている。
【0042】
また、インターポーザ基板1の裏面には、端子電極として、例えば、はんだボール6が配置され、はんだボール6は配線2cに接続されている。ここで、はんだボール6は、インターポーザ基板1の対角線7を避けるように配置されている。
これにより、インターポーザ基板1にかかる応力の大きな領域を避けながら、はんだボール6を配置することが可能となり、はんだボール6の配置位置を調整するだけで、はんだボール6の接続信頼性を向上させることが可能となる。
【0043】
このため、ボールグリッドアレイが大型化した場合においても、ボールグリッドアレイの構造を複雑化させることなく、はんだボール6の接続不良を低減することが可能となり、コストアップを抑制しつつ、ボールグリッドアレイの二次実装時の信頼性を向上させることができる。
なお、インターポーザ基板1としては、例えば、シリコン基板、セラミック基板、ガラスエポキシ基板、あるいは、ビルドアップ多層基板などを用いることができる。また、インターポーザ基板1の裏面に設けられる端子電極としては、はんだボール6の他、例えば、Auバンプ電極や、NiバンプにAu皮膜またはハンダ皮膜などが施されたバンプ電極を用いるようにしてもよい。
【0044】
図2(a)は、本発明の第2実施形態に係るボールグリッドアレイの概略構成を示す平面図、図2(b)は、図2(a)のB−B線で切断した断面図である。
図2において、インターポーザ基板11の両面には配線12a、12cがそれぞれ形成され、各面に形成された配線12a、12cは、インターポーザ基板11に形成されたスルーホール配線12bを介して接続されている。
【0045】
そして、インターポーザ基板11の表面には半導体チップ13が実装され、半導体チップ13は、バンプ電極14を介して配線12aと接続されるとともに、モールド樹脂15により封止されている。
また、インターポーザ基板11の裏面には、端子電極として、例えば、はんだボール16が配置され、はんだボール16は配線12cに接続されている。ここで、はんだボール16は、インターポーザ基板11の対角線上を避けるように配置されるとともに、インターポーザ基板11には、対角線に沿って溝17が形成されている。
【0046】
これにより、インターポーザ基板11に加わる応力を分断させて、インターポーザ基板11に加わる応力を低下させることが可能となり、インターポーザ基板11のサイズが増大した場合においても、インターポーザ基板11の反りを低減させて、二次実装の信頼性を向上させることができる。
なお、上述した実施形態では、インターポーザ基板11の対角線に沿って溝17を設ける方法について説明したが、溝17の代わりに孔またはスリットを設けるようにしてもよい。また、溝、孔またはスリットを混在させて設けるようにしてもよい。
【0047】
図3(a)は、本発明の第3実施形態に係るボールグリッドアレイの概略構成を示す平面図、図3(b)は、図3(a)のC−C線で切断した断面図である。
図3において、インターポーザ基板21の表面には配線22aが形成されるとともに、インターポーザ基板21の裏面には配線22cおよびダミーボール28を配置するダミーランド22dが形成され、各面に形成された配線22a、22cは、インターポーザ基板21に形成されたスルーホール配線22bを介して接続されている。
【0048】
そして、インターポーザ基板21の表面には半導体チップ23が実装され、半導体チップ23は、バンプ電極24を介して配線22aと接続されるとともに、モールド樹脂25により封止されている。
また、インターポーザ基板21の裏面には、端子電極およびダミー端子として、例えば、はんだボール26およびダミーボール28がそれぞれ設けられ、はんだボール26は配線22cに接続されるとともに、ダミーボール28はダミーランド22d上に配置されている。
【0049】
ここで、はんだボール26は、インターポーザ基板21の対角線27を避けるように配置されるとともに、インターポーザ基板21の対角線27上には、ダミーボール28が所定間隔で並べて配置されている。
これにより、大きな応力のかかる対角線27上にはんだボール26が配置されることを防止することが可能となるとともに、はんだボール26の未配置領域にダミーボール28を配置することを可能として、はんだボール26の接続状態をダミーボール28で補強することが可能となる。
【0050】
このため、インターポーザ基板21のサイズが増大した場合においても、インターポーザ基板21に加わる応力を低下させて、はんだボール26の接続不良を低減することが可能となり、二次実装の信頼性を容易に向上させることが可能となる。
なお、はんだボール26とダミーボール28の材質、大きさおよび形状などは一致させてもよいが、はんだボール26とダミーボール28の材質、大きさまたは形状などを異ならせるようにしてもよい。
【0051】
ここで、はんだボール26とダミーボール28の材質、大きさおよび形状を一致させることにより、はんだボール26とダミーボール28とを一括して形成することが可能となり、製造工程の複雑化を防止することができる。
一方、はんだボール26とダミーボール28の材質を異ならせることにより、はんだボール26とダミーボール28との接着力を異ならせることが可能となり、ダミーボール28を対角線27上に配置した場合においても、ダミーボール28を外れにくくして、はんだボール26の接続不良を低減することが可能となる。
【0052】
例えば、ダミーボール28を、はんだで被覆された樹脂ボールから構成することができる。
これにより、ダミーボール28の弾性変形を起こさせ易くすることが可能となり、ダミーボール28に歪み応力が加わった場合においても、ダミーボール28を外れにくくすることが可能となるため、ダミーボール28の接続不良を低減して、はんだボール26の接続不良を低減することが可能となる。
【0053】
また、ダミーボール28をはんだで被覆することにより、ダミーボール28の弾性変形を可能としつつ、はんだボール26およびダミーボール28の接続を一括して行うことが可能となり、製造工程の複雑化を防止することができる。
図4(a)は、本発明の第4実施形態に係るボールグリッドアレイの概略構成を示す平面図、図4(b)は、図4(a)のC´−C´線で切断した断面図である。
【0054】
図4において、インターポーザ基板121の表面には配線122aが形成されるとともに、インターポーザ基板121の裏面には配線122cおよびダミーボール128を配置するダミーランド122dが形成され、各面に形成された配線122a、122cは、インターポーザ基板121に形成されたスルーホール配線122bを介して接続されている。
【0055】
そして、インターポーザ基板121の表面には半導体チップ123が実装され、半導体チップ123は、バンプ電極124を介して配線122aと接続されるとともに、モールド樹脂125により封止されている。
また、インターポーザ基板121の裏面には、端子電極およびダミー端子として、例えば、はんだボール126およびダミーボール128がそれぞれ設けられ、はんだボール126は配線122cに接続されるとともに、ダミーボール128はダミーランド122d上に配置されている。
【0056】
ここで、はんだボール126は、インターポーザ基板121の対角線127を避けるように配置されるとともに、インターポーザ基板121の対角線127上には、ダミーボール128同士が互いに接触するようにして連続して配置されている。
これにより、大きな応力のかかる対角線127上にはんだボール126が配置されることを防止しつつ、はんだボール126の接続状態をダミーボール128で補強することが可能となるとともに、ダミーボール128の大きさを変更することなく、ダミーボール128による接着力を容易に増大させることが可能となる。
【0057】
このため、ダミーボール128による接着力の増大を可能としつつ、はんだボール126およびダミーボール128の一括形成および一括接続が可能となり、製造工程を複雑化することなく、インターポーザ基板121にかかる応力を効率よく吸収させることが可能となる。
図5(a)は、本発明の第5実施形態に係るボールグリッドアレイの概略構成を示す平面図、図5(b)は、図5(a)のD1−D1線で切断した断面図、図5(c)は、図5(a)のD2−D2線で切断した断面図である。
【0058】
図5において、インターポーザ基板31の表面には配線32aが形成されるとともに、インターポーザ基板31の裏面には配線32cおよびダミーボール38を配置するランド32dが形成され、各面に形成された配線32a、32cは、インターポーザ基板31に形成されたスルーホール配線32bを介して接続されている。
【0059】
そして、インターポーザ基板31の表面には半導体チップ33が実装され、半導体チップ33は、バンプ電極34を介して配線32aと接続されるとともに、モールド樹脂35により封止されている。
また、インターポーザ基板31の裏面には、端子電極およびダミー端子として、例えば、はんだボール36およびダミーボール38がそれぞれ設けられ、はんだボール36は配線32cに接続されるとともに、ダミーボール38はダミーランド32d上に配置されている。
【0060】
ここで、はんだボール36は、インターポーザ基板31の対角線37を避けるようにしてインターポーザ基板31の内側に配置されるとともに、ダミーボール38は、インターポーザ基板31の最外周の四隅に配置されている。
これにより、大きな応力のかかる領域にはんだボール36が配置されることを防止しつつ、インターポーザ基板31にかかる応力をダミーボール38で効率よく吸収させることが可能となり、二次実装の信頼性を容易に向上させることが可能となる。
【0061】
図6(a)は、本発明の第6実施形態に係るボールグリッドアレイの概略構成を示す平面図、図6(b)は、図6(a)のE1−E1線で切断した断面図、図6(c)は、図6(a)のE2−E2線で切断した断面図である。
図6において、インターポーザ基板41の表面には配線42aが形成されるとともに、インターポーザ基板41の裏面には配線42cおよびダミーボール48a〜48cを配置するランド42dが形成され、各面に形成された配線42a、42cは、インターポーザ基板41に形成されたスルーホール配線42bを介して接続されている。
【0062】
そして、インターポーザ基板41の表面には半導体チップ43が実装され、半導体チップ43は、バンプ電極44を介して配線42aと接続されるとともに、モールド樹脂45により封止されている。
また、インターポーザ基板41の裏面には、端子電極およびダミー端子として、例えば、はんだボール46およびダミーボール48がそれぞれ設けられ、はんだボール46は配線42cに接続されるとともに、ダミーボール48はダミーランド42d上に配置されている。
【0063】
ここで、はんだボール46は、インターポーザ基板41の対角線47を避けるようにしてインターポーザ基板41の内側に配置されるとともに、ダミーボール48a〜48cは互いに接触するようにして、インターポーザ基板41の四隅にそれぞれ配置されている。
これにより、ダミーボール48a〜48cの配置位置を調整するだけで、ダミーボール48a〜48cによる接着力を増大させることが可能となり、ダミーボール48a〜48cによる接着力を増大させるために、ダミーボール48a〜48cの大きさを変更する必要がなくなる。
【0064】
このため、はんだボール46およびダミーボール48a〜48cの一括形成および一括接続が可能となり、製造工程を複雑化することなく、インターポーザ基板41にかかる応力を効率よく吸収させることが可能となる。
図7(a)は、本発明の第7実施形態に係るチップサイズパッケージの概略構成を示す平面図、図7(b)は、図7(a)のF−F線で切断した断面図である。
【0065】
図7において、半導体チップ51上には、能動領域に接続された配線層52が形成され、配線層52にはパッド電極53が形成されている。また、半導体チップ51上に形成された能動領域上には、パッド電極53が露出するようにして応力緩和層54が形成され、パッド電極53上には、応力緩和層54上に延伸された再配置配線55が形成されている。
【0066】
ここで、再配置配線55は、例えば、TiWスパッタ配線層、Cuスパッタ配線層およびCuメッキ配線層の3層構造から構成することができる。
また、再配置配線55上には、保護膜として、例えば、ソルダレジスト膜56が形成され、ソルダレジスト膜56には、応力緩和層54上において再配置配線55を露出させる開口部57が形成されている。
【0067】
さらに、応力緩和層54上には、バンプ電極として、例えば、はんだボール58が配置され、はんだボール58は、ソルダレジスト膜56に形成された開口部57を介して再配置配線55と接続されている。ここで、はんだボール58は、半導体チップ51の対角線59を避けるように配置されている。
これにより、半導体チップ51にかかる応力の大きな領域を避けながら、はんだボール58を配置することが可能となり、はんだボール58の配置位置を調整するだけで、はんだボール58の接続信頼性を向上させることが可能となる。
【0068】
このため、チップサイズパケージが大型化した場合においても、チップサイズパケージの構造を複雑化させることなく、はんだボール58の接続不良を低減することが可能となり、コストアップを抑制しつつ、チップサイズパケージの二次実装時の信頼性を向上させることができる。
なお、応力緩和層54上に設けられるバンプ電極としては、はんだボール58の他、例えば、Auバンプ電極や、NiバンプにAu皮膜またはハンダ皮膜などが施されたバンプ電極を用いるようにしてもよい。
【0069】
図8(a)は、本発明の第8実施形態に係るチップサイズパッケージの概略構成を示す平面図、図8(b)は、図8(a)のG−G線で切断した断面図である。
図8において、半導体チップ61上には、能動領域に接続された配線層62が形成され、配線層62にはパッド電極63が形成されている。また、半導体チップ61上に形成された能動領域上には、パッド電極63が露出するようにして応力緩和層64が形成され、応力緩和層64上には、ダミーボール68bを配置するダミーランド65bが設けられるとともに、パッド電極63上には、応力緩和層64上に延伸された再配置配線65aが形成されている。
【0070】
ここで、再配置配線65aおよびダミーランド65bは、例えば、TiWスパッタ配線層、Cuスパッタ配線層およびCuメッキ配線層の3層構造から構成することができる。
また、再配置配線65aおよびダミーランド65b上には、保護膜として、例えば、ソルダレジスト膜66が形成され、ソルダレジスト膜66には、応力緩和層64上において、再配置配線65aおよびダミーランド65bをそれぞれ露出させる開口部67a、67bが形成されている。
【0071】
さらに、応力緩和層64上には、バンプ電極およびダミーバンプとして、例えば、はんだボール68aおよびダミーボール68bがそれぞれ設けられ、はんだボール68aは、ソルダレジスト膜66に形成された開口部67aを介して再配置配線65と接続されるとともに、ダミーボール68bは、ソルダレジスト膜66に形成された開口部67bを介してダミーランド65b上に配置されている。
【0072】
ここで、はんだボール68aは、半導体チップ61の対角線69を避けるように配置されるとともに、半導体チップ61の対角線69には、ダミーボール68bが所定間隔で並べて配置されている。
これにより、大きな応力のかかる対角線69上にはんだボール68aが配置されることを防止しつつ、はんだボール68aの接続状態をダミーボール68bで補強することが可能となる。
【0073】
このため、半導体チップ61のサイズが増大した場合においても、半導体チップ61に加わる応力を低下させて、はんだボール68aの接続不良を低減することが可能となり、二次実装の信頼性を容易に向上させることが可能となる。
なお、はんだボール68aとダミーボール68bの材質、大きさおよび形状などは一致させてもよいが、はんだボール68aとダミーボール68bの材質、大きさまたは形状などを異ならせるようにしてもよい。
【0074】
図9(a)は、本発明の第9実施形態に係るチップサイズパッケージの概略構成を示す平面図、図9(b)は、図9(a)のH−H線で切断した断面図である。
図9において、半導体チップ71には、能動領域に接続された配線層72が形成され、配線層72にはパッド電極73が形成されている。
【0075】
また、半導体チップ71に形成された能動領域上には、パッド電極73が露出するようにして形成された応力緩和層74a〜74dが分割配置され、パッド電極73上には、応力緩和層74a〜74d上に延伸された再配置配線75が形成されている。
ここで、再配置配線75は、例えば、TiWスパッタ配線層、Cuスパッタ配線層およびCuメッキ配線層の3層構造から構成することができる。
【0076】
また、再配置配線75およびパッド73上には、応力緩和層74a〜74dにそれぞれ対応して分割配置されたソルダレジスト膜76a〜76dが形成され、ソルダレジスト膜76a〜76dには、各応力緩和層74a〜74d上において再配置配線75を露出させる開口部77が形成されている。
そして、各応力緩和層74a〜74d上には、バンプ電極として、例えば、はんだボール78が形成され、各はんだボール78は、各ソルダレジスト膜76a〜76dに形成された開口部77をそれぞれ介して再配置配線75と接続されている。
【0077】
ここで、はんだボール78は、半導体チップ71の対角線上を避けるように配置されるとともに、応力緩和層74a〜74dおよびソルダレジスト膜76a〜76dは、半導体チップ71の対角線に沿って分割されている。
これにより、半導体チップ71に加わる応力を分断させて、半導体チップ71に加わる応力を低下させることが可能となり、半導体チップ71のサイズが増大した場合においても、半導体チップ71の反りを低減させて、二次実装の信頼性を向上させることができる。
【0078】
図10は、本発明の第10実施形態に係るチップサイズパッケージの製造方法を示す断面図である。
図10(a)において、半導体ウェハWには、パッド電極73が設けられた配線層72が形成されている。
そして、図10(b)に示すように、配線層72およびパッド電極73が形成された半導体ウェハW上に、ポリイミドなどの樹脂膜を塗布し、フォトリソグラフィー技術を用いて樹脂膜のパターニングを行うことにより、パッド電極73が露出されるとともに、対角線に沿って分割された応力緩和層74a〜74dを配線層72上に形成する。
【0079】
次に、図10(c)に示すように、応力緩和層74a〜74dが形成された半導体ウェハW上に、スパッタにより、TiWスパッタ膜およびCuスパッタ膜を順次積層した後、メッキレジスト膜を塗布する。
そして、フォトリソグラフィー技術を用いることにより、再配置配線75に対応する開口部をメッキレジスト膜に形成し、この開口部を介して電解銅メッキを行うことにより、Cuメッキ配線層を形成する。
【0080】
そして、メッキレジスト膜を除去し、Cuメッキ配線層をマスクとして、Cuスパッタ膜およびTiWスパッタ膜を順次エッチングすることにより、Cuスパッタ配線層およびTiWスパッタ配線層を形成し、再配置配線75を完成させる。
次に、図10(d)に示すように、再配置配線75上にソルダレジストを塗布し、フォトリソグラフィー技術を用いることにより、対角線に沿って分割配置されたソルダレジスト膜76a〜76dを再配置配線75上に形成するとともに、再配置配線75を露出させる開口部77をソルダレジスト膜76a〜76dに形成する。
【0081】
そして、図10(e)に示すように、この開口部77を介して再配置配線75に接続されたはんだボール78をソルダレジスト膜76a〜76d上に形成し、必要に応じて、補強樹脂を全面に塗布した後、スパッタにより、はんだボール78を露出させることにより、はんだボール78の根元を補強する。
これにより、応力緩和層74a〜74dおよびソルダレジスト膜76a〜76dのパターニングを行う際に、応力緩和層74a〜74dおよびソルダレジスト膜76a〜76dを分割することが可能となり、製造工程を増加させることなく、半導体チップ71に加わる応力を分断させることが可能となる。
【0082】
図11(a)は、本発明の第11実施形態に係るチップサイズパッケージの概略構成を示す平面図、図11(b)は、図11(a)のI1−I1線で切断した断面図、図11(c)は、図11(a)のI2−I2線で切断した断面図である。
図11において、半導体チップ81上には、能動領域に接続された配線層82が形成され、配線層82にはパッド電極83が形成されている。
【0083】
また、半導体チップ81上に形成された能動領域上には、パッド電極83が露出するようにして応力緩和層84が形成され、応力緩和層84上の四隅には、ダミーボール88aを配置するダミーランド85bが設けられるとともに、パッド電極83上には、応力緩和層84上に延伸された再配置配線85aが形成されている。
【0084】
ここで、再配置配線85aおよびダミーランド85bは、例えば、TiWスパッタ配線層、Cuスパッタ配線層およびCuメッキ配線層の3層構造から構成することができる。
また、再配置配線85aおよびダミーランド85b上にはソルダレジスト膜86が形成され、ソルダレジスト膜86には、応力緩和層84上において、再配置配線85aおよびダミーランド85bをそれぞれ露出させる開口部87a、87bが形成されている。
【0085】
そして、応力緩和層84上には、応力緩和層84の四隅に配置されるように、ダミーボール88bが形成され、ダミーボール88bは、ソルダレジスト膜86に形成された開口部87bを介してダミーランド85b上に配置されている。
さらに、ダミーボール88bの内側には、はんだボール88aが配置され、はんだボール88aは、ソルダレジスト膜86に形成された開口部87aを介して再配置配線85と接続されている。
【0086】
これにより、はんだボール88aが、応力緩和層84の最外周の四隅に配置されることを防止することが可能となるとともに、はんだボール88aが形成された半導体チップ81をマザー基板上に実装することで、はんだボール88aの接続状態をダミーボール88bで補強することが可能となる。
このため、チップサイズパッケージが大型化した場合においても、実装時の工程数を増加させることなく、はんだボール88aの接続不良を低減することが可能となり、スループットの低下を抑制しつつ、チップサイズパッケージの二次実装時の信頼性を向上させることができる。
【0087】
なお、上述したパッケージ構造は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、MD(Mini Disc)プレーヤなどの電子機器に適用することができ、上述したパッケージ構造を用いることで、電子機器の小型・軽量化を図りつつ、電子機器の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図1】 第1実施形態のボールグリッドアレイの構成を示す図。
【図2】 第2実施形態のボールグリッドアレイの構成を示す図。
【図3】 第3実施形態のボールグリッドアレイの構成を示す図。
【図4】 第4実施形態のボールグリッドアレイの構成を示す図。
【図5】 第5実施形態のボールグリッドアレイの構成を示す図。
【図6】 第6実施形態のボールグリッドアレイの構成を示す図。
【図7】 第7実施形態のチップサイズパッケージの構成を示す図。
【図8】 第8実施形態のチップサイズパッケージの構成を示す図。
【図9】 第9実施形態のチップサイズパッケージの構成を示す図。
【図10】 第10実施形態のチップサイズパッケージの製造方法を示す図。
【図11】 第11実施形態のチップサイズパッケージの構成を示す図。
【図12】 従来のチップサイズパッケージの構成を示す図。
【図13】 従来のボールグリッドアレイの構成を示す図。
【符号の説明】
1、11、21、31、41、121 インターポーザ基板、2a、12a、22a、32a、42a、122a、2c、12c、22c、32c、42c、122c 配線、2b、12b、22b、32b、42b、122b スルーホール配線、3、13、23、33、43、123 半導体チップ、4、14、24、34、44、124 バンプ、5、15、25、35、45、125 封止樹脂 6、16、26、36、46、126 はんだボール、7、27、37、47、59、69、127 対角線、17、79 溝、22d、32d、42d、65b、85b、122d ダミーランド 28、38 、48a〜48c、68b、88b、128 ダミーボール、51、61、71、81 半導体チップ 52、62、72、82 配線層、53、63、73、83 パッド、54、64,74a〜74d、84 応力緩和層、55、65a、75、85a 再配置配線、56、66、76、86 ソルダレジスト層、57、67a、67b、77、87a、87b 開口部、58、68a、78、88a ボールバンプ、W 半導体ウェハ
Claims (3)
- 基板上に形成された配線層と、
前記配線層に接続され、前記基板上に配置された端子電極と、
前記基板の対角線上に設けられたダミー端子とを備え、
前記基板の対角線上に設けられた全ての端子はダミー端子であり、前記ダミー端子は前記端子電極と同一の大きさであり、前記ダミー端子は互いに接触するようにして連続して配置されていることを特徴とする配線基板。 - 半導体チップが表面実装されたインターポーザ基板と、
前記インターポーザ基板の裏面に設けられた配線層と、
前記配線層に接続され、前記インターポーザ基板の裏面に配置されたバンプ電極と、
前記インターポーザ基板の裏面の対角線上に設けられたダミーバンプと、
前記インターポーザ基板に設けられ、前記半導体チップと前記配線層とを接続するスルーホール配線とを備え、
前記インターポーザ基板の対角線上に設けられた全てのバンプはダミーバンプであり、前記ダミーバンプは前記バンプ電極と同一の大きさであり、前記ダミーバンプは互いに接触するようにして連続して配置されていることを特徴とする半導体モジュール。 - スルーホールを介して接続された配線層を前記インターポーザ基板の両面に形成するとともに、前記インターポーザ基板の裏面の対角線上にダミーランドを形成する工程と、
前記配線層に接続されたバンプ電極を前記インターポーザ基板の裏面に形成するとともに、前記ダミーランド上にダミーバンプを形成する工程と、
前記インターポーザ基板の表面上に半導体チップを実装する工程とを備え、
前記インターポーザ基板の対角線上に設けられた全てのバンプはダミーバンプであり、前記ダミーバンプは前記バンプ電極と同一の大きさであり、前記ダミーバンプは互いに接触するようにして連続して配置されていることを特徴とする半導体モジュールの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007769A JP4082220B2 (ja) | 2003-01-16 | 2003-01-16 | 配線基板、半導体モジュールおよび半導体モジュールの製造方法 |
US10/753,357 US7126227B2 (en) | 2003-01-16 | 2004-01-09 | Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007769A JP4082220B2 (ja) | 2003-01-16 | 2003-01-16 | 配線基板、半導体モジュールおよび半導体モジュールの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007240823A Division JP2008060587A (ja) | 2007-09-18 | 2007-09-18 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221371A JP2004221371A (ja) | 2004-08-05 |
JP4082220B2 true JP4082220B2 (ja) | 2008-04-30 |
Family
ID=32897765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003007769A Expired - Fee Related JP4082220B2 (ja) | 2003-01-16 | 2003-01-16 | 配線基板、半導体モジュールおよび半導体モジュールの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7126227B2 (ja) |
JP (1) | JP4082220B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170263581A1 (en) * | 2014-09-11 | 2017-09-14 | Sony Corporation | Electronic device, part mounting board, and electronic apparatus |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3580803B2 (ja) * | 2002-08-09 | 2004-10-27 | 沖電気工業株式会社 | 半導体装置 |
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
JP3925503B2 (ja) * | 2004-03-15 | 2007-06-06 | カシオ計算機株式会社 | 半導体装置 |
US20060091562A1 (en) * | 2004-10-29 | 2006-05-04 | Hsin-Hui Lee | Flip chip BGA process and package with stiffener ring |
JP2006222374A (ja) * | 2005-02-14 | 2006-08-24 | Fuji Film Microdevices Co Ltd | 半導体チップ |
KR100702969B1 (ko) * | 2005-04-19 | 2007-04-03 | 삼성전자주식회사 | 더미 솔더 볼을 갖는 bga형 반도체 칩 패키지의 기판 실장 구조 |
US7745944B2 (en) * | 2005-08-31 | 2010-06-29 | Micron Technology, Inc. | Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts |
JP4668814B2 (ja) * | 2006-03-08 | 2011-04-13 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP2007288038A (ja) * | 2006-04-19 | 2007-11-01 | Casio Comput Co Ltd | 半導体装置 |
US20080057677A1 (en) * | 2006-09-06 | 2008-03-06 | International Business Machines Corporation | Chip location identification |
JP4308266B2 (ja) * | 2007-01-12 | 2009-08-05 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
US20090008764A1 (en) * | 2007-07-02 | 2009-01-08 | Hsin-Hui Lee | Ultra-Thin Wafer-Level Contact Grid Array |
JP2009135150A (ja) * | 2007-11-28 | 2009-06-18 | Toshiba Corp | プリント回路板、プリント回路板の製造方法および電子機器 |
KR100924552B1 (ko) | 2007-11-30 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지용 기판 및 이를 갖는 반도체 패키지 |
JP5193582B2 (ja) | 2007-12-12 | 2013-05-08 | 株式会社東芝 | 半導体装置の製造方法 |
JP2009206429A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 記憶媒体 |
US8525333B2 (en) * | 2008-03-17 | 2013-09-03 | Renesas Electronics Corporation | Electronic device and manufacturing method therefor |
JP2010050150A (ja) * | 2008-08-19 | 2010-03-04 | Panasonic Corp | 半導体装置及び半導体モジュール |
JP2010098226A (ja) * | 2008-10-20 | 2010-04-30 | Toshiba Corp | 半導体装置 |
US8278769B2 (en) * | 2009-07-02 | 2012-10-02 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Compound semiconductor device and connectors |
US20120032327A1 (en) * | 2010-08-09 | 2012-02-09 | Fujitsu Limited | Systems and methods for reinforcing chip packages |
FR2967328B1 (fr) * | 2010-11-10 | 2012-12-21 | Sierra Wireless Inc | Circuit electronique comprenant une face de report sur laquelle sont agences des plots de contact |
WO2012153839A1 (ja) * | 2011-05-12 | 2012-11-15 | 株式会社フジクラ | 貫通配線基板、電子デバイスパッケージ、及び電子部品 |
US20130087925A1 (en) * | 2011-10-05 | 2013-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging Structures of Integrated Circuits |
US20150237732A1 (en) * | 2014-02-18 | 2015-08-20 | Qualcomm Incorporated | Low-profile package with passive device |
KR102544776B1 (ko) * | 2016-04-28 | 2023-06-20 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
US10026883B2 (en) * | 2016-12-20 | 2018-07-17 | Globalfoundries Inc. | Wafer bond interconnect structures |
US10218098B1 (en) * | 2017-08-28 | 2019-02-26 | Finisar Corporation | Module mount interposer |
US20220406695A1 (en) * | 2021-06-22 | 2022-12-22 | Western Digital Technologies, Inc. | Semiconductor device package having a ball grid array with multiple solder ball materials |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4599634A (en) * | 1978-08-15 | 1986-07-08 | National Semiconductor Corporation | Stress insensitive integrated circuit |
JPH0855875A (ja) | 1994-08-17 | 1996-02-27 | Hitachi Ltd | 半導体装置 |
JPH09298254A (ja) | 1996-05-09 | 1997-11-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH10256428A (ja) | 1997-03-07 | 1998-09-25 | Toshiba Corp | 半導体パッケージ |
JP2000133668A (ja) | 1998-10-22 | 2000-05-12 | Sony Corp | 半導体装置および実装構造 |
JP2000243862A (ja) | 1999-02-17 | 2000-09-08 | Sony Corp | インターポーザ基板 |
JP3596864B2 (ja) * | 2000-05-25 | 2004-12-02 | シャープ株式会社 | 半導体装置 |
JP3434805B2 (ja) | 2001-03-23 | 2003-08-11 | 埼玉日本電気株式会社 | 半導体装置及び実装用配線基板 |
JP2004281470A (ja) * | 2003-03-12 | 2004-10-07 | Kyocera Corp | 配線基板 |
-
2003
- 2003-01-16 JP JP2003007769A patent/JP4082220B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-09 US US10/753,357 patent/US7126227B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170263581A1 (en) * | 2014-09-11 | 2017-09-14 | Sony Corporation | Electronic device, part mounting board, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
US7126227B2 (en) | 2006-10-24 |
JP2004221371A (ja) | 2004-08-05 |
US20040183205A1 (en) | 2004-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4082220B2 (ja) | 配線基板、半導体モジュールおよび半導体モジュールの製造方法 | |
US7501696B2 (en) | Semiconductor chip-embedded substrate and method of manufacturing same | |
JP3925809B2 (ja) | 半導体装置およびその製造方法 | |
US8293574B2 (en) | Semiconductor device having a plurality of semiconductor constructs | |
US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
US6949470B2 (en) | Method for manufacturing circuit devices | |
JP2007287922A (ja) | 積層型半導体装置及びその製造方法 | |
US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
JP2001332653A (ja) | 半導体装置 | |
JP4349376B2 (ja) | 半導体装置およびその製造方法 | |
US6979907B2 (en) | Integrated circuit package | |
US20040106288A1 (en) | Method for manufacturing circuit devices | |
JP2008060587A (ja) | 半導体装置および半導体装置の製造方法 | |
US7045393B2 (en) | Method for manufacturing circuit devices | |
JP2008109138A (ja) | 積層チップパッケージ及び該パッケージの製造方法 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
US8091221B2 (en) | Method of fabricating circuit board | |
JP2006202997A (ja) | 半導体装置およびその製造方法 | |
JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 | |
JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
JP2000068415A (ja) | チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子 | |
JPH09130000A (ja) | 両面配線基板およびそれを用いた半導体装置 | |
JP3666649B2 (ja) | 半導体集積回路装置 | |
JP4465884B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |