JP3666649B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3666649B2 JP3666649B2 JP2001005799A JP2001005799A JP3666649B2 JP 3666649 B2 JP3666649 B2 JP 3666649B2 JP 2001005799 A JP2001005799 A JP 2001005799A JP 2001005799 A JP2001005799 A JP 2001005799A JP 3666649 B2 JP3666649 B2 JP 3666649B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- minimum unit
- circuit device
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器に搭載、内蔵される半導体集積回路装置に関するものであり、特に、複数個の各最小単位の装置分割体を集めて使用する場合における小型化を図るための共通信号の導通に関する。
【０００２】
【従来の技術】
従来より、半導体集積回路チップ（以下、「ＩＣチップ」と称する）を包含する半導体集積回路装置は、ＩＣチップの機能、使用目的、プリント基板への実装等の観点から、様々な外形が考案されている。
【０００３】
特に近年、小型携帯機器の分野では、内部に搭載される電子部品を高密度に実装する必要があることから、より一層小型化された半導体集積回路装置が要求されている。そのため、例えば、ＩＣチップのサイズと同じか又は略等しい半導体集積回路装置が考案されている。このような小型化された半導体集積回路装置は、ＣＳＰ（Chip Size Package, Chip Scale Package ）と呼ばれている。
【０００４】
すなわち、従来、ＴＳＯＰ(Thin Small Outline Package)等の半導体集積回路装置においては、ＩＣチップを半導体ウエハにて複数個並設した状態で製造し、個片化したものを別途製造されたパッケージに収納して一体化することにより製造していた。そのため、半導体集積回路装置の大きさはパッケージの大きさによって規定され、ＩＣチップが小型化しても、半導体集積回路装置全体としては小さくすることが困難であった。
【０００５】
しかし、近年、半導体ウエハ状態のままパッケージを形成するウエハ・レベルＣＳＰが開発された。その結果、小型のＩＣチップを半導体ウエハに多数個隣接して製造し、その状態で半導体ウエハにおける素子形成面の上方の表面全体に絶縁層を積層することによりパッケージ化し、その後に当該パッケージ化された各ＩＣチップを個片化することによって、ＩＣチップのサイズと同じか又は略等しい半導体集積回路装置を形成することができる。
【０００６】
ところで、上記小型化された半導体集積回路装置の外部接続用端子としては、マトリクス状に配置されたハンダボールの使用が一般的である。例えば、特開平１１−３５４５６０号公報に開示された半導体集積回路装置１０１は、図１０（ａ）（ｂ）に示すように、ＩＣチップ１０２のサイズと同じ大きさとなっているとともに、第１の電極パッド１０３…が表面に複数個形成されたＩＣチップ１０２と、上記各第１の電極パッド１０３…の少なくとも一部が露出するようにＩＣチップ１０２上に積層された第１の絶縁層１０４と、第１の電極パッド１０３…をそれぞれに対応する第２の電極パッド１０６…に対して電気的に接続させるために配設された複数の配線１０５…と、各第２の電極パッド１０６…の少なくとも一部を露出させてＩＣチップ１０２上に積層された第２の絶縁層１０７と、各第２の電極パッド１０６…上に設けられた複数の外部接続用端子１０８…とを備えており、この各外部接続用端子１０８…はハンダボールによって形成されている。
【０００７】
【発明が解決しようとする課題】
ところで、上記従来の半導体集積回路装置では、各第１の電極パッド１０３…と各外部接続用端子１０８…との間を接続する配線１０５…は、フォトリソグラフィと呼ばれるＩＣチップ１０２の微細回路を形成する技法と基本原理を同じくして製造される。具体的には、▲１▼配線下地のメタルをスパッタする工程、▲２▼フォトレジストを塗布する工程、▲３▼フォトレジストを露光する工程、▲４▼フォトレジストを現像して配線形成部を開口する工程、▲５▼メッキ工程、▲６▼フォトレジストを除去する工程、▲７▼メッキされなかった配線下地のメタルをエッチングする工程を経て形成される。このため、この配線１０５…は、一般的に再配線と呼ばれる。
【０００８】
しかしながら、これら一連の工程で得られる配線１０５…は、ダイシングによって最終的に個片化される最小単位の装置分割体個々の素子形成面内で形成されており、隣り合う各最小単位の装置分割体に跨がって配線されているわけではない。
【０００９】
したがって、個片に分割された最小単位の装置分割体である半導体集積回路装置１０１はハンダボールからなる各外部接続用端子１０８…を介して図示しないプリント基板に実装されるが、半導体集積回路装置１０１・１０１間や他の電子部品との電気信号の伝送はプリント基板上に形成された配線を介して行われるため、プンリト基板上ではそのための配線の面積占有部が存在することになる。
【００１０】
その結果、例えば、現在製造されている最大のメモリの２倍のメモリ容量が必要なった場合には、２個の半導体集積回路装置１０１・１０１をプリント基板に接続し、同じ電気的動作を行う外部接続用端子１０８・１０８同士を図示しないプリント基板上の配線で接続させることになる。
【００１１】
この場合、そのプリント基板には配線ための領域が必要となる。また、半導体集積回路装置１０１と半導体集積回路装置１０１とを接してプリント基板に接続することは困難であり、接続に最小限必要な距離が必要である。このため、小型化には不向きである。また、２倍のメモリ容量の半導体集積回路装置を製造することを設計から始めれば、１チップで最小面積の半導体集積回路装置を製造することができるが、新しい半導体集積回路装置の設計や各製造工程の新しいマスクの作製等の期間が必要となり、すぐには対応できない。
【００１２】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、複数個の各最小単位の装置分割体を集めて使用する場合に、各最小単位の装置分割体における共通信号を容易に導通して小型化を図り得る半導体集積回路装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体集積回路装置は、上記課題を解決するために、同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記配線上に外部接続用端子が設けられていることを特徴としている。
【００１４】
上記の発明によれば、半導体集積回路装置は、例えば半導体ウエハにおいて、複数個の最小単位の装置分割体が相互に隣接配置されており、基本的には、最小単位の装置分割体毎に１個の半導体集積回路装置が形成される。
【００１５】
この場合、本発明では、最小単位の装置分割体間の少なくとも一対の電極パッド同士は、各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているので、最小単位の装置分割体毎に分割したときには、当該一対の電極パッドを接続する導電体の配線は断線されて、両者の導通関係はなくなり、各最小単位の装置分割体は互いに独立した１個の半導体集積回路装置となる。
【００１６】
ところで、例えば、２倍のメモリ容量の半導体集積回路装置が必要となった場合に、従来においては、２個の最小単位の装置分割体をプリント基板に接続しなければならず、そのために、プリント基板に当該２個の最小単位の装置分割体の共通信号を導通させるための配線が必要となる。そして、２個の最小単位の装置分割体を互いに接触させて配置することはできないことから、小型化の障害となっていた。
【００１７】
しかし、本発明では、複数個の最小単位の装置分割体を複数個集めて使用する場合には、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態においては、各最小単位の装置分割体間の少なくとも一対の電極パッド同士は、各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているので、複数個の共通信号をこの配線上の外部接続用端子から取り出すことができる。
【００１８】
したがって、複数個の最小単位の装置分割体を分割しないで使用することによって、複数個の半導体集積回路装置をプリント基板上で個別に接続するよりは小型にすることができる。すなわち、新しい１個の半導体集積回路装置よりは面積は少し大きくなるが、電極パッドを形成するまでの構造及び製造工程は従来の半導体集積回路と同一であり、設計変更は配線を施した以降においてもできるので、新しい１個の半導体集積回路装置を開発するよりも簡便に小型化を図りつつ複数個の機能を有する半導体集積回路装置として使用することができる。
【００１９】
この結果、複数個の各最小単位の装置分割体を集めて使用する場合に、各最小単位の装置分割体における共通信号を容易に導通して小型化を図り得る半導体集積回路装置を提供することができる。
【００２０】
また、本発明の半導体集積回路装置は、上記課題を解決するために、同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記電極パッド上に外部接続用端子が設けられていることを特徴としている。
【００２１】
上記の発明によれば、各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているとともに、電極パッド上に外部接続用端子が設けられている。
【００２２】
このため、電極パッド上に外部接続用端子が設けられているので、プリント基板等に接続する場合に、半導体集積回路の素子へのダメージを少なくすることができる。
【００２３】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、全ての電極パッドに対して外部接続用端子が設けられていることを特徴としている。
【００２４】
すなわち、複数個の各最小単位の装置分割体を集めて１個の半導体集積回路装置として使用するか、又は各最小単位の装置分割体毎に分割して各々の半導体集積回路装置として使用するかは、少なくとも配線を形成する前に判断する必要がある。
【００２５】
しかし、本発明では、全ての電極パッドに対して外部接続用端子が設けられているので、外部接続用端子を形成した後に分割した場合においても、電極パッドからの信号をその外部接続用端子から取り出すことができる。
【００２６】
この結果、外部接続用端子を形成した後に、分割するか又は複数個の各最小単位の装置分割体を集めて使用するかを決めることができる。したがって、製造工程の最終工程の段階で、いずれにするかを判断することができるので、ユーザの要求に対して随時その要求に応じた製品を即座に製造することができる。
【００２７】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、各最小単位の装置分割体を識別するためのセレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、上記セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている一方、セレクト端子以外の同じ働きをする電極パッド同士は導電体の配線にて接続されていることを特徴としている。
【００２８】
すなわち、各最小単位の装置分割体には、少なくとも各最小単位の装置分割体を識別するためのセレクト端子が必要であることから、本発明では、セレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている。
【００２９】
この結果、各最小単位の装置分割体を識別するセレクト端子をその機能を満たすように形成することができる。また、それ以外の同じ働きをする電極パッド同士は導電体の配線にて接続されているので、分割使用することもできる一方、各最小単位の装置分割体を集めて使用することも可能である。
【００３０】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図９に基づいて説明すれば、以下の通りである。
【００３１】
本実施の形態の半導体集積回路装置１は、図１（ａ）（ｂ）に示すように、電極パッドＳ…が表面に複数個形成された最小単位の半導体集積回路２ａ・２ｂと、各電極パッドＳ…の少なくとも一部を露出するように半導体集積回路２ａ・２ｂ上に積層された第１の絶縁層４と、上記電極パッドＳ…と接触して引き出されて第１の絶縁層４上に形成された配線５…と、外部接続用端子としての外部接続用電極７…を形成する部分を露出して形成された第２の絶縁層６と、上記第２の絶縁層６の露出部に形成した外部接続用電極７…から成り立っている。
【００３２】
すなわち、上記半導体集積回路装置１は、図示しない素子や配線を有する半導体集積回路２ａ・２ｂがその上側に形成された第１の絶縁層４によってパッケージ化されてなっており、半導体集積回路２ａ・２ｂ内に設けられた素子や配線からの信号は、半導体集積回路２ａ・２ｂに形成された各電極パッドＳ…から配線５…と外部接続用電極７…とを通して外部に入出力できるようになっている。
【００３３】
ここで、上記の半導体集積回路装置１は、中央位置の中央切断ライン８にて２つに分割可能となっており、分割したときにはそれぞれ最小単位の装置分割体１ａと装置分割体１ｂとに別れるようになっている。したがって、本実施の形態では、中央切断ライン８にて切断するまでは、最小単位の装置分割体１ａと装置分割体１ｂとの２個が集まって１個の半導体集積回路装置１を形成したものとなっている。つまり、上記中央切断ライン８は、本来、最小単位の装置分割体１ａ・１ｂに個片化する場合の切断位置を表しているが、本実施の形態では、中央切断ライン８にて切断しない形態の１個の半導体集積回路装置１として用いる場合の形態となっている。したがって、中央切断ライン８にて切断して使用するか否かの判断は、基本的にはこの状態においていつでも可能である。
【００３４】
上記の装置分割体１ａ・１ｂにおける半導体集積回路チップ（ＩＣチップ）である各半導体集積回路２ａ・２ｂは、図１（ａ）に示すように、電極パッドＳ…である電極パッドＳ１〜Ｓ１０をそれぞれ備えており、電極パッドＳ３・Ｓ３を除いては、半導体集積回路２ａ・２ｂの中央切断ライン８を横切って配線５…によって同一番号同士にて結線されている。また、上記の電極パッドＳ３・Ｓ３は、各装置分割体１ａ・１ｂにおいてそれぞれ独立した電極としており、いずれの装置分割体１ａ・１ｂにおける半導体集積回路２ａ・２ｂを駆動させるかを指令するためのセレクト端子として機能するものとなっている。
【００３５】
上記第１の絶縁層４は、例えば約０．６μｍ厚の二酸化ケイ素ＳｉＯ2 等の酸化膜や例えば約３μｍのポリイミド等の有機膜、あるいはこれらを積層した膜にて形成されている。また、上記第２の絶縁層６は、例えば約１０μｍの感光性の絶縁材料を使用しており、いわゆるフォトリソグラフィの技術によりパターンが形成されている。
【００３６】
上記外部接続用電極７…はハンダボールつまりハンダが球状に盛り付けられて形成されているとともに、本実施の形態においては、各外部接続用電極７…は上記配線５…の途中においてその上にマトリックス状に整然と設けられている。
【００３７】
なお、半導体集積回路装置１では、上述のように、各外部接続用電極７…は配線５…の途中に設けられているが、必ずしもこれに限らず、例えば、図２（ａ）（ｂ）に示すように、外部接続用電極１７…を電極パッドＳ…の真上に設けた半導体集積回路装置１０とすることが可能である。このように形成することによって、半導体集積回路装置１の外部接続用電極７…が半導体集積回路２ａ・２ｂの素子形成面の上方に位置しているのに対して、半導体集積回路装置１０の外部接続用電極１７…は電極パッドＳ…上に位置しているので、図示しないプリント基板等へ半導体集積回路装置１０を接続するときに、その接続時の素子へのダメージを少なくすることができる。
【００３８】
また、前記半導体集積回路装置１の外部接続用電極７…は球状となっていたが、必ずしもこれに限らず、半導体集積回路装置１０のように方形平板状の外部接続用電極１７…とすることができる。ただし、これらの形状は、それぞれのタイプに対して制限しているわけではない。
【００３９】
なお、半導体集積回路装置１における球状の外部接続用電極７…は、上述したように、球状のハンダ等の金属体を第２の絶縁層６の除去部分つまりいわゆるランド部に搭載し、溶融・凝固で形成したり、又はハンダペーストの印刷、溶融若しくは凝固等の方法でも形成できる。例えば、上記半導体集積回路装置１０における方形平板状の外部接続用電極１７…は、無電解メッキ等による技術でも形成することができる。
【００４０】
上記の半導体集積回路装置１・１０では、従来のＣＳＰよりも半導体集積回路装置当たりの外部接続用端子の数を低減することができるものとなっている。また、予め２個の最小単位の装置分割体１ａ・１ｂが接続した構造となっているため、半導体集積回路装置１が実装されるプリント基板のサイズを低減し、しかるに電子機器のより一層の軽薄短小化を図ることが可能である。さらに、本実施の形態の半導体集積回路装置１・１０は、後述するように、半導体ウエハ２０の状態で一貫して製造できて、ダイシングする位置を変えるだけで２個の最小単位の装置分割体１ａ・１ｂを接続した形態が容易に得られる。
【００４１】
次に、上記の構成を有する半導体集積回路装置１及び半導体集積回路装置１０の製造方法について、図３〜図８に基づいて説明する。なお、半導体集積回路装置１及び半導体集積回路装置１０は、例えば、メモリＩＣを想定している。また、端子の数は図面の便宜上少なくしている。
【００４２】
先ず、上記の半導体集積回路装置１・１０においては、半導体ウエハの状態で形成されていく。つまり、図３に示すように、半導体ウエハ２０にて組み立てを行い、最後にダイシングすることによって個々の半導体集積回路装置１若しくは半導体集積回路装置１０、又は各装置分割体１ａ・１ｂ若しくは各装置分割体１０ａ・１０ｂとなる。
【００４３】
上記の半導体ウエハ２０には、図４（ａ）（ｂ）に示すように、半導体集積回路２ａ・２ｂが隣接して並んでいるとともに、同図（ａ）において紙面上下左右方向に交互に同じものが並んでいる。なお、半導体集積回路２ａと半導体集積回路２ｂとは全く同じものであってもよく、その場合には、半導体ウエハ２０の全面にわたり同じものが並んでいる。
【００４４】
次に、その後の製造工程について、半導体集積回路装置１と半導体集積回路装置１０とに別けて説明する。
【００４５】
先ず、半導体集積回路装置１の製造においては、図４（ａ）（ｂ）に示すように、図示しない素子が形成された半導体ウエハ２０の各半導体集積回路２ａ・２ｂ上にスピンコータにて第１の絶縁層４を形成するためにポリイミドを全面に塗布し、熱硬化後に電極パッドＳ…が露出するようにフォトリソグラフィの技術でエッチングする。具体的には、図４（ｂ）に示すように、各電極パッドＳ…の中央部を露出させるべくポリイミドが電極パッドＳ…をオーバーハングするようにエッチングする。
【００４６】
次いで、図５（ａ）（ｂ）に示すように、第１の絶縁層４の上に配線５…を形成する。配線５…を形成するときには、先ず、半導体ウエハ２０における第１の絶縁層４を形成したその表面の全面にＴｉＷ及びＣｕを順にスパッタリングした後、フォトレジストをコーティングし、配線５…となる部分をフォトリソグラフィの技術にて露光・現像し、その開口部にＣｕをメッキする。次いで、メッキした以外の部分のフォトレジストを除去し、先に形成したＴｉＷ及びＣｕのスパッタ膜が配線５…以外の部分において無くなるまでエッチングすることによって配線５…が得られる。このとき、メッキしたＣｕも少しエッチングされるが、ＴｉＷ及びＣｕの厚さよりも厚いので、配線５…として残る。
【００４７】
次いで、図６（ａ）に示すように、第２の絶縁層６を全面にコーティングし、さらに、外部接続用電極７…を形成する部分を除去するために先に述べたフォトリソグラフィの技術を用いる。ここで、外部接続用電極７…の材料がハンダである場合には、ハンダとＣｕとの相互拡散が起こって接合強度の低下となるので、ＮｉやＡｕのメッキを行うのが好ましい。
【００４８】
次に、図６（ｂ）に示すように、第２の絶縁層６を除去した部分に外部接続用電極７…を搭載することにより、半導体集積回路装置１…の連続物が完成し、これを半導体ウエハ２０からダイシングすることにより、図１に示す半導体集積回路装置１が得られる。ここで、半導体集積回路装置１では、外部接続用電極７…は、ハンダボールを第２の絶縁層６の一部を除去した丸形部分に搭載し、熱溶融・冷却のリフローにより配線５…と接合される。
【００４９】
次に、半導体集積回路装置１０についての製造工程を説明する。
【００５０】
半導体集積回路装置１０の製造工程は、前記図４（ａ）（ｂ）に示す状態の後、図７（ａ）（ｂ）及び図８（ａ）（ｂ）に示すように、基本的には、前記半導体集積回路装置１の製造工程と同じであるが、外部接続用電極１７…が第２の電極パッドＳ…の上に存在する点が異なる。そして、半導体集積回路装置１０では、外部接続用電極１７…は、ハンダペーストを印刷し、熱溶融・冷却のリフローにより配線５…と接合される。これによって、半導体集積回路装置１０…の連続物が完成し、これを半導体ウエハ２０からダイシングすることにより、図２（ａ）（ｂ）に示すように、半導体集積回路装置１０が完成する。
【００５１】
なお、上述した本実施の形態の半導体集積回路装置１・１０は、最小単位の装置分割体１ａ・１ｂ又は装置分割体１０ａ・１０ｂの各２個を１つの半導体集積回路装置としているが、必ずしもこれに限らず、最小単位の装置分割体１ａ・１ｂ・１ｃ…、又は最小単位の装置分割体１０ａ・１０ｂ・１０ｃ…等のように、３個以上接続して１つの半導体集積回路装置とする場合も同様に適用することが可能である。
【００５２】
また、本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。例えば、上記実施の形態では、図２（ａ）（ｂ）に示す半導体集積回路装置１０では、装置分割体１０ａにおける電極パッドＳ６〜Ｓ１０と装置分割体１０ｂにおける電極パッドＳ１・Ｓ２・Ｓ４・Ｓ５の上には外部接続用電極１７…が形成されていないが、特にこれに限定するものではなく、図９（ａ）（ｂ）に示すように、全ての電極パッドＳ…の上に外部接続用電極１７…を形成した半導体集積回路装置３０とすることが可能である。
【００５３】
すなわち、前述した半導体集積回路装置１・１０では、装置分割体１ａと装置分割体１ｂ、若しくは装置分割体１０ａと装置分割体１０ｂとを合わせたものを１個の半導体集積回路装置として製造するか、又は装置分割体１ａと装置分割体１ｂ、若しくは装置分割体１０ａと装置分割体１０ｂとの各々をそれぞれ一個の半導体集積回路装置として製造するかを、配線５…の形成前に判断して、外部接続用電極７…又は外部接続用電極１７…を形成することが好ましい。
【００５４】
しかし、図９（ａ）（ｂ）に示す半導体集積回路装置３０では、全ての電極パッドＳ…上に外部接続用電極１７…を形成しておくことによって、外部接続用電極１７…を形成した後のダイシング時に決めることができる。すなわち、製造工程の最終行程にてどちらにするか判断できるので、ユーザの要求に対してすぐ納入できる。つまり、市場動向に対応できることになる。なお、装置分割体３０ａと装置分割体３０ｂとの２個にて１個の半導体集積回路装置３０として使用する場合には、図示しないプリント基板と電気的に接続する外部接続用電極１７…は、周辺に位置する方の外部接続用電極１７…を接続するようにすれば良い。
【００５５】
このように、本実施の形態の半導体集積回路装置１・１０・３０では、半導体ウエハ２０において、複数個の最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂが相互に隣接配置されており、基本的には、最小単位の最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂ毎に１個の半導体集積回路装置１・１０・３０が形成される。
【００５６】
この場合、本実施の形態では、最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間の少なくとも一対の例えば電極パッドＳ１・Ｓ１同士は、各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間に跨がって素子形成面の上方で導電体の配線５…にて接続されているので、装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂ毎に分割したときには、当該一対の電極パッドＳ１・Ｓ１を接続する導電体の配線５は断線されて、両者の導通関係はなくなり、各最小単位の最小単位の１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂは互いに独立した１個の半導体集積回路装置となる。
【００５７】
ところで、例えば、２倍のメモリ容量の半導体集積回路装置が必要となった場合に、従来においては、前述した図１０（ａ）（ｂ）に示すように、２個の最小単位の装置分割体である半導体集積回路装置１０１を図示しないプリント基板に接続しなければならず、そのために、プリント基板に当該２個の最小単位の装置分割体である半導体集積回路装置１０１の共通信号を導通させるための配線が必要となる。そして、２個の最小単位の半導体集積回路装置１０１・１０１を互いに接触させて配置することはできないことから、小型化の障害となっていた。
【００５８】
しかし、本実施の形態では、２個の最小単位の最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂをそれぞれ２個集めて使用する場合には、２個の最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂが相互に隣接配置された分割前の状態においては、各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間の少なくとも一対の電極パッドＳ１・Ｓ１同士は、各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間に跨がって素子形成面の上方で導電体の配線５…にて接続されているので、２個の共通信号である電極パッドＳ１・Ｓ１からの信号をこの配線５…上の外部接続用電極７・１７から取り出すことができる。
【００５９】
したがって、２個の最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂをそれぞれ分割しないで使用することによって、２個の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂをプリント基板上で個別に接続するよりは小型にすることができる。すなわち、新しい１個の半導体集積回路装置よりは面積は少し大きくなるが、電極パッドＳ…を形成するまでの構造及び製造工程は従来の半導体集積回路１０１と同一であり、設計変更は配線５…を施した以降においてもできるので、新しい１個の半導体集積回路装置を開発するよりも簡便に小型化を図りつつ２個の機能を有する半導体集積回路装置１・１０・３０として使用することができる。
【００６０】
この結果、２個の各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂをそれぞれ集めて使用する場合に、各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂにおける共通信号を容易に導通して小型化を図り得る半導体集積回路装置１・１０・３０を提供することができる。
【００６１】
また、本実施の形態の半導体集積回路装置１０・３０では、各最小単位の装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間の少なくとも一対の電極パッドＳ１・Ｓ１同士が各最小単位の装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間に跨がって素子形成面の上方で導電体の配線５にて接続されているとともに、電極パッドＳ上に外部接続用電極７・１７が設けられている。
【００６２】
このため、電極パッドＳ上に外部接続用電極７・１７が設けられているので、図示しないプリント基板等に接続する場合に、半導体集積回路２ａ・２ｂの素子へのダメージを少なくすることができる。
【００６３】
また、本実施の形態の半導体集積回路装置３０では、全ての電極パッドＳ…に対して外部接続用電極１７…が設けられている。
【００６４】
すなわち、例えば２個の各最小単位の装置分割体３０ａ・３０ｂを集めて１個の半導体集積回路装置３０として使用するか、又は各最小単位の装置分割体３０ａ・３０ｂ毎に分割して各々の半導体集積回路装置として使用するかは、少なくとも配線５…を形成する前に判断する必要がある。
【００６５】
しかし、本実施の形態では、全ての電極パッドＳ…に対して外部接続用電極１７…が設けられているので、外部接続用電極１７…を形成した後に分割した場合においても、電極パッドＳ…からの信号をその外部接続用電極１７…から取り出すことができる。
【００６６】
したがって、外部接続用電極１７…を形成した後に、分割するか又は２個の各最小単位の装置分割体３０ａ・３０ｂを集めて使用するかを決めることができ、その結果、製造工程の最終工程の段階で、いずれにするかを判断することができるので、ユーザの要求に対して随時その要求に応じた製品を即座に製造することができる。
【００６７】
また、本実施の形態の半導体集積回路装置１・１０・３０では、各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂには、少なくとも各最小単位の１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂを識別するためのセレクト端子が必要であることから、各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂを識別するためのセレクト端子に関係するセレクト用電極パッドとしての電極パッドＳ３が各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂ毎に設けられるとともに、上記電極パッドＳ３は他の最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂの電極パッドＳ３とは非接続となっている。また、セレクト端子以外の同じ働きをする電極パッドＳ１・Ｓ２・Ｓ４〜Ｓ１０同士は導電体の配線５…にて接続されている。
【００６８】
したがって、各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂを識別するセレクト端子を電極パッドＳ３にてその機能を満たすように形成することができる。また、それ以外の同じ働きをする電極パッドＳ１・Ｓ２・Ｓ４〜Ｓ１０同士は導電体の配線５…にて接続されているので、分割使用することもできる一方、各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂを集めて使用することも可能である。
【００６９】
【発明の効果】
本発明の半導体集積回路装置は、以上のように、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているとともに、上記配線上には外部接続用端子が設けられているものである。
【００７０】
それゆえ、複数個の最小単位の装置分割体を複数個集めて使用する場合には、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態においては、各最小単位の装置分割体間の少なくとも一対の電極パッド同士は、各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているので、複数個の共通信号をこの配線上の外部接続用端子から取り出すことができる。
【００７１】
したがって、複数個の最小単位の装置分割体を分割しないで使用することによって、複数個の半導体集積回路装置をプリント基板上で個別に接続するよりは小型にすることができる。
【００７２】
この結果、複数個の各最小単位の装置分割体を集めて使用する場合に、各最小単位の装置分割体における共通信号を容易に導通して小型化を図り得る半導体集積回路装置を提供することができるという効果を奏する。
【００７３】
また、本発明の半導体集積回路装置は、以上のように、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているとともに、上記電極パッド上に外部接続用端子が設けられているものである。
【００７４】
それゆえ、電極パッド上に外部接続用端子が設けられているので、プリント基板等に接続する場合に、半導体集積回路の素子へのダメージを少なくすることができるという効果を奏する。
【００７５】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、全ての電極パッドに対して外部接続用端子が設けられているものである。
【００７６】
それゆえ、外部接続用端子を形成した後に、分割するか又は複数個の各最小単位の装置分割体を集めて使用するかを決めることができる。したがって、製造工程の最終工程の段階で、いずれにするかを判断することができるので、ユーザの要求に対して随時その要求に応じた製品を即座に製造することができるという効果を奏する。
【００７７】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、各最小単位の装置分割体を識別するためのセレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、上記セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている一方、セレクト端子以外の同じ働きをする電極パッド同士は導電体の配線にて接続されているものである。
【００７８】
それゆえ、各最小単位の装置分割体を識別するセレクト端子をその機能を満たすように形成することができる。また、それ以外の同じ働きをする電極パッド同士は導電体の配線にて接続されているので、分割使用することもできる一方、各最小単位の装置分割体を集めて使用することも可能であるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）は本発明における半導体集積回路装置の実施の一形態の構成を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図２】（ａ）は外部接続用電極を電極パッドの上に形成した半導体集積回路装置の構成を示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ線断面図である。
【図３】上記半導体集積回路装置を製造するための半導体ウエハを示す斜視図である。
【図４】（ａ）は外部接続用電極を配線上に形成した半導体集積回路装置の製造工程を示すものであって、半導体ウエハに第１の絶縁層を形成した状態を示す平面図であり、（ｂ）は（ａ）のＣ−Ｃ線断面図である。
【図５】（ａ）は図４の続きの製造工程を示すものであって、配線を形成した状態を示す平面図であり、（ｂ）は（ａ）のＤ−Ｄ線断面図である。
【図６】（ａ）は図５の続きの製造工程を示すものであって、第２の絶縁層を形成した状態を示す断面図であり、（ｂ）はさらに外部接続用電極を形成した状態を示す断面図である。
【図７】（ａ）は外部接続用電極を電極パッドの上に形成した半導体集積回路装置の製造工程を示すものであって、半導体ウエハに第１の絶縁層及び配線を形成した状態を示す平面図であり、（ｂ）は（ａ）のＥ−Ｅ線断面図である。
【図８】（ａ）は図７の続きの製造工程を示すものであって、第２の絶縁層を形成した状態を示す断面図であり、（ｂ）はさらに外部接続用電極を形成した状態を示す断面図である。
【図９】（ａ）は本発明における半導体集積回路装置のさらに他の実施の形態の構成を示す平面図であり、（ｂ）は（ａ）のＦ−Ｆ線断面図である。
【図１０】（ａ）は従来の半導体集積回路装置の構成を示す平面図であり、（ｂ）は（ａ）のＸ−Ｘ線断面図である。
【符号の説明】
１ 半導体集積回路装置
１ａ 装置分割体
１ｂ 装置分割体
２ａ 半導体集積回路
２ｂ 半導体集積回路
４ 第１の絶縁層
５ 配線
６ 第２の絶縁層
７ 外部接続用電極（外部接続用端子）
８ 中央切断ライン
１０ 半導体集積回路装置
１０ａ 装置分割体
１０ｂ 装置分割体
１７ 外部接続用電極（外部接続用端子）
２０ 半導体ウエハ
３０ 半導体集積回路装置
３０ａ 装置分割体
３０ｂ 装置分割体
Ｓ 電極パッド
Ｓ１ 電極パッド（少なくとも一対の電極パッド）
Ｓ３ 電極パッド（セレクト用電極パッド）
【発明の属する技術分野】
本発明は、電子機器に搭載、内蔵される半導体集積回路装置に関するものであり、特に、複数個の各最小単位の装置分割体を集めて使用する場合における小型化を図るための共通信号の導通に関する。
【０００２】
【従来の技術】
従来より、半導体集積回路チップ（以下、「ＩＣチップ」と称する）を包含する半導体集積回路装置は、ＩＣチップの機能、使用目的、プリント基板への実装等の観点から、様々な外形が考案されている。
【０００３】
特に近年、小型携帯機器の分野では、内部に搭載される電子部品を高密度に実装する必要があることから、より一層小型化された半導体集積回路装置が要求されている。そのため、例えば、ＩＣチップのサイズと同じか又は略等しい半導体集積回路装置が考案されている。このような小型化された半導体集積回路装置は、ＣＳＰ（Chip Size Package, Chip Scale Package ）と呼ばれている。
【０００４】
すなわち、従来、ＴＳＯＰ(Thin Small Outline Package)等の半導体集積回路装置においては、ＩＣチップを半導体ウエハにて複数個並設した状態で製造し、個片化したものを別途製造されたパッケージに収納して一体化することにより製造していた。そのため、半導体集積回路装置の大きさはパッケージの大きさによって規定され、ＩＣチップが小型化しても、半導体集積回路装置全体としては小さくすることが困難であった。
【０００５】
しかし、近年、半導体ウエハ状態のままパッケージを形成するウエハ・レベルＣＳＰが開発された。その結果、小型のＩＣチップを半導体ウエハに多数個隣接して製造し、その状態で半導体ウエハにおける素子形成面の上方の表面全体に絶縁層を積層することによりパッケージ化し、その後に当該パッケージ化された各ＩＣチップを個片化することによって、ＩＣチップのサイズと同じか又は略等しい半導体集積回路装置を形成することができる。
【０００６】
ところで、上記小型化された半導体集積回路装置の外部接続用端子としては、マトリクス状に配置されたハンダボールの使用が一般的である。例えば、特開平１１−３５４５６０号公報に開示された半導体集積回路装置１０１は、図１０（ａ）（ｂ）に示すように、ＩＣチップ１０２のサイズと同じ大きさとなっているとともに、第１の電極パッド１０３…が表面に複数個形成されたＩＣチップ１０２と、上記各第１の電極パッド１０３…の少なくとも一部が露出するようにＩＣチップ１０２上に積層された第１の絶縁層１０４と、第１の電極パッド１０３…をそれぞれに対応する第２の電極パッド１０６…に対して電気的に接続させるために配設された複数の配線１０５…と、各第２の電極パッド１０６…の少なくとも一部を露出させてＩＣチップ１０２上に積層された第２の絶縁層１０７と、各第２の電極パッド１０６…上に設けられた複数の外部接続用端子１０８…とを備えており、この各外部接続用端子１０８…はハンダボールによって形成されている。
【０００７】
【発明が解決しようとする課題】
ところで、上記従来の半導体集積回路装置では、各第１の電極パッド１０３…と各外部接続用端子１０８…との間を接続する配線１０５…は、フォトリソグラフィと呼ばれるＩＣチップ１０２の微細回路を形成する技法と基本原理を同じくして製造される。具体的には、▲１▼配線下地のメタルをスパッタする工程、▲２▼フォトレジストを塗布する工程、▲３▼フォトレジストを露光する工程、▲４▼フォトレジストを現像して配線形成部を開口する工程、▲５▼メッキ工程、▲６▼フォトレジストを除去する工程、▲７▼メッキされなかった配線下地のメタルをエッチングする工程を経て形成される。このため、この配線１０５…は、一般的に再配線と呼ばれる。
【０００８】
しかしながら、これら一連の工程で得られる配線１０５…は、ダイシングによって最終的に個片化される最小単位の装置分割体個々の素子形成面内で形成されており、隣り合う各最小単位の装置分割体に跨がって配線されているわけではない。
【０００９】
したがって、個片に分割された最小単位の装置分割体である半導体集積回路装置１０１はハンダボールからなる各外部接続用端子１０８…を介して図示しないプリント基板に実装されるが、半導体集積回路装置１０１・１０１間や他の電子部品との電気信号の伝送はプリント基板上に形成された配線を介して行われるため、プンリト基板上ではそのための配線の面積占有部が存在することになる。
【００１０】
その結果、例えば、現在製造されている最大のメモリの２倍のメモリ容量が必要なった場合には、２個の半導体集積回路装置１０１・１０１をプリント基板に接続し、同じ電気的動作を行う外部接続用端子１０８・１０８同士を図示しないプリント基板上の配線で接続させることになる。
【００１１】
この場合、そのプリント基板には配線ための領域が必要となる。また、半導体集積回路装置１０１と半導体集積回路装置１０１とを接してプリント基板に接続することは困難であり、接続に最小限必要な距離が必要である。このため、小型化には不向きである。また、２倍のメモリ容量の半導体集積回路装置を製造することを設計から始めれば、１チップで最小面積の半導体集積回路装置を製造することができるが、新しい半導体集積回路装置の設計や各製造工程の新しいマスクの作製等の期間が必要となり、すぐには対応できない。
【００１２】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、複数個の各最小単位の装置分割体を集めて使用する場合に、各最小単位の装置分割体における共通信号を容易に導通して小型化を図り得る半導体集積回路装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体集積回路装置は、上記課題を解決するために、同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記配線上に外部接続用端子が設けられていることを特徴としている。
【００１４】
上記の発明によれば、半導体集積回路装置は、例えば半導体ウエハにおいて、複数個の最小単位の装置分割体が相互に隣接配置されており、基本的には、最小単位の装置分割体毎に１個の半導体集積回路装置が形成される。
【００１５】
この場合、本発明では、最小単位の装置分割体間の少なくとも一対の電極パッド同士は、各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているので、最小単位の装置分割体毎に分割したときには、当該一対の電極パッドを接続する導電体の配線は断線されて、両者の導通関係はなくなり、各最小単位の装置分割体は互いに独立した１個の半導体集積回路装置となる。
【００１６】
ところで、例えば、２倍のメモリ容量の半導体集積回路装置が必要となった場合に、従来においては、２個の最小単位の装置分割体をプリント基板に接続しなければならず、そのために、プリント基板に当該２個の最小単位の装置分割体の共通信号を導通させるための配線が必要となる。そして、２個の最小単位の装置分割体を互いに接触させて配置することはできないことから、小型化の障害となっていた。
【００１７】
しかし、本発明では、複数個の最小単位の装置分割体を複数個集めて使用する場合には、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態においては、各最小単位の装置分割体間の少なくとも一対の電極パッド同士は、各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているので、複数個の共通信号をこの配線上の外部接続用端子から取り出すことができる。
【００１８】
したがって、複数個の最小単位の装置分割体を分割しないで使用することによって、複数個の半導体集積回路装置をプリント基板上で個別に接続するよりは小型にすることができる。すなわち、新しい１個の半導体集積回路装置よりは面積は少し大きくなるが、電極パッドを形成するまでの構造及び製造工程は従来の半導体集積回路と同一であり、設計変更は配線を施した以降においてもできるので、新しい１個の半導体集積回路装置を開発するよりも簡便に小型化を図りつつ複数個の機能を有する半導体集積回路装置として使用することができる。
【００１９】
この結果、複数個の各最小単位の装置分割体を集めて使用する場合に、各最小単位の装置分割体における共通信号を容易に導通して小型化を図り得る半導体集積回路装置を提供することができる。
【００２０】
また、本発明の半導体集積回路装置は、上記課題を解決するために、同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記電極パッド上に外部接続用端子が設けられていることを特徴としている。
【００２１】
上記の発明によれば、各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているとともに、電極パッド上に外部接続用端子が設けられている。
【００２２】
このため、電極パッド上に外部接続用端子が設けられているので、プリント基板等に接続する場合に、半導体集積回路の素子へのダメージを少なくすることができる。
【００２３】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、全ての電極パッドに対して外部接続用端子が設けられていることを特徴としている。
【００２４】
すなわち、複数個の各最小単位の装置分割体を集めて１個の半導体集積回路装置として使用するか、又は各最小単位の装置分割体毎に分割して各々の半導体集積回路装置として使用するかは、少なくとも配線を形成する前に判断する必要がある。
【００２５】
しかし、本発明では、全ての電極パッドに対して外部接続用端子が設けられているので、外部接続用端子を形成した後に分割した場合においても、電極パッドからの信号をその外部接続用端子から取り出すことができる。
【００２６】
この結果、外部接続用端子を形成した後に、分割するか又は複数個の各最小単位の装置分割体を集めて使用するかを決めることができる。したがって、製造工程の最終工程の段階で、いずれにするかを判断することができるので、ユーザの要求に対して随時その要求に応じた製品を即座に製造することができる。
【００２７】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、各最小単位の装置分割体を識別するためのセレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、上記セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている一方、セレクト端子以外の同じ働きをする電極パッド同士は導電体の配線にて接続されていることを特徴としている。
【００２８】
すなわち、各最小単位の装置分割体には、少なくとも各最小単位の装置分割体を識別するためのセレクト端子が必要であることから、本発明では、セレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている。
【００２９】
この結果、各最小単位の装置分割体を識別するセレクト端子をその機能を満たすように形成することができる。また、それ以外の同じ働きをする電極パッド同士は導電体の配線にて接続されているので、分割使用することもできる一方、各最小単位の装置分割体を集めて使用することも可能である。
【００３０】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図９に基づいて説明すれば、以下の通りである。
【００３１】
本実施の形態の半導体集積回路装置１は、図１（ａ）（ｂ）に示すように、電極パッドＳ…が表面に複数個形成された最小単位の半導体集積回路２ａ・２ｂと、各電極パッドＳ…の少なくとも一部を露出するように半導体集積回路２ａ・２ｂ上に積層された第１の絶縁層４と、上記電極パッドＳ…と接触して引き出されて第１の絶縁層４上に形成された配線５…と、外部接続用端子としての外部接続用電極７…を形成する部分を露出して形成された第２の絶縁層６と、上記第２の絶縁層６の露出部に形成した外部接続用電極７…から成り立っている。
【００３２】
すなわち、上記半導体集積回路装置１は、図示しない素子や配線を有する半導体集積回路２ａ・２ｂがその上側に形成された第１の絶縁層４によってパッケージ化されてなっており、半導体集積回路２ａ・２ｂ内に設けられた素子や配線からの信号は、半導体集積回路２ａ・２ｂに形成された各電極パッドＳ…から配線５…と外部接続用電極７…とを通して外部に入出力できるようになっている。
【００３３】
ここで、上記の半導体集積回路装置１は、中央位置の中央切断ライン８にて２つに分割可能となっており、分割したときにはそれぞれ最小単位の装置分割体１ａと装置分割体１ｂとに別れるようになっている。したがって、本実施の形態では、中央切断ライン８にて切断するまでは、最小単位の装置分割体１ａと装置分割体１ｂとの２個が集まって１個の半導体集積回路装置１を形成したものとなっている。つまり、上記中央切断ライン８は、本来、最小単位の装置分割体１ａ・１ｂに個片化する場合の切断位置を表しているが、本実施の形態では、中央切断ライン８にて切断しない形態の１個の半導体集積回路装置１として用いる場合の形態となっている。したがって、中央切断ライン８にて切断して使用するか否かの判断は、基本的にはこの状態においていつでも可能である。
【００３４】
上記の装置分割体１ａ・１ｂにおける半導体集積回路チップ（ＩＣチップ）である各半導体集積回路２ａ・２ｂは、図１（ａ）に示すように、電極パッドＳ…である電極パッドＳ１〜Ｓ１０をそれぞれ備えており、電極パッドＳ３・Ｓ３を除いては、半導体集積回路２ａ・２ｂの中央切断ライン８を横切って配線５…によって同一番号同士にて結線されている。また、上記の電極パッドＳ３・Ｓ３は、各装置分割体１ａ・１ｂにおいてそれぞれ独立した電極としており、いずれの装置分割体１ａ・１ｂにおける半導体集積回路２ａ・２ｂを駆動させるかを指令するためのセレクト端子として機能するものとなっている。
【００３５】
上記第１の絶縁層４は、例えば約０．６μｍ厚の二酸化ケイ素ＳｉＯ2 等の酸化膜や例えば約３μｍのポリイミド等の有機膜、あるいはこれらを積層した膜にて形成されている。また、上記第２の絶縁層６は、例えば約１０μｍの感光性の絶縁材料を使用しており、いわゆるフォトリソグラフィの技術によりパターンが形成されている。
【００３６】
上記外部接続用電極７…はハンダボールつまりハンダが球状に盛り付けられて形成されているとともに、本実施の形態においては、各外部接続用電極７…は上記配線５…の途中においてその上にマトリックス状に整然と設けられている。
【００３７】
なお、半導体集積回路装置１では、上述のように、各外部接続用電極７…は配線５…の途中に設けられているが、必ずしもこれに限らず、例えば、図２（ａ）（ｂ）に示すように、外部接続用電極１７…を電極パッドＳ…の真上に設けた半導体集積回路装置１０とすることが可能である。このように形成することによって、半導体集積回路装置１の外部接続用電極７…が半導体集積回路２ａ・２ｂの素子形成面の上方に位置しているのに対して、半導体集積回路装置１０の外部接続用電極１７…は電極パッドＳ…上に位置しているので、図示しないプリント基板等へ半導体集積回路装置１０を接続するときに、その接続時の素子へのダメージを少なくすることができる。
【００３８】
また、前記半導体集積回路装置１の外部接続用電極７…は球状となっていたが、必ずしもこれに限らず、半導体集積回路装置１０のように方形平板状の外部接続用電極１７…とすることができる。ただし、これらの形状は、それぞれのタイプに対して制限しているわけではない。
【００３９】
なお、半導体集積回路装置１における球状の外部接続用電極７…は、上述したように、球状のハンダ等の金属体を第２の絶縁層６の除去部分つまりいわゆるランド部に搭載し、溶融・凝固で形成したり、又はハンダペーストの印刷、溶融若しくは凝固等の方法でも形成できる。例えば、上記半導体集積回路装置１０における方形平板状の外部接続用電極１７…は、無電解メッキ等による技術でも形成することができる。
【００４０】
上記の半導体集積回路装置１・１０では、従来のＣＳＰよりも半導体集積回路装置当たりの外部接続用端子の数を低減することができるものとなっている。また、予め２個の最小単位の装置分割体１ａ・１ｂが接続した構造となっているため、半導体集積回路装置１が実装されるプリント基板のサイズを低減し、しかるに電子機器のより一層の軽薄短小化を図ることが可能である。さらに、本実施の形態の半導体集積回路装置１・１０は、後述するように、半導体ウエハ２０の状態で一貫して製造できて、ダイシングする位置を変えるだけで２個の最小単位の装置分割体１ａ・１ｂを接続した形態が容易に得られる。
【００４１】
次に、上記の構成を有する半導体集積回路装置１及び半導体集積回路装置１０の製造方法について、図３〜図８に基づいて説明する。なお、半導体集積回路装置１及び半導体集積回路装置１０は、例えば、メモリＩＣを想定している。また、端子の数は図面の便宜上少なくしている。
【００４２】
先ず、上記の半導体集積回路装置１・１０においては、半導体ウエハの状態で形成されていく。つまり、図３に示すように、半導体ウエハ２０にて組み立てを行い、最後にダイシングすることによって個々の半導体集積回路装置１若しくは半導体集積回路装置１０、又は各装置分割体１ａ・１ｂ若しくは各装置分割体１０ａ・１０ｂとなる。
【００４３】
上記の半導体ウエハ２０には、図４（ａ）（ｂ）に示すように、半導体集積回路２ａ・２ｂが隣接して並んでいるとともに、同図（ａ）において紙面上下左右方向に交互に同じものが並んでいる。なお、半導体集積回路２ａと半導体集積回路２ｂとは全く同じものであってもよく、その場合には、半導体ウエハ２０の全面にわたり同じものが並んでいる。
【００４４】
次に、その後の製造工程について、半導体集積回路装置１と半導体集積回路装置１０とに別けて説明する。
【００４５】
先ず、半導体集積回路装置１の製造においては、図４（ａ）（ｂ）に示すように、図示しない素子が形成された半導体ウエハ２０の各半導体集積回路２ａ・２ｂ上にスピンコータにて第１の絶縁層４を形成するためにポリイミドを全面に塗布し、熱硬化後に電極パッドＳ…が露出するようにフォトリソグラフィの技術でエッチングする。具体的には、図４（ｂ）に示すように、各電極パッドＳ…の中央部を露出させるべくポリイミドが電極パッドＳ…をオーバーハングするようにエッチングする。
【００４６】
次いで、図５（ａ）（ｂ）に示すように、第１の絶縁層４の上に配線５…を形成する。配線５…を形成するときには、先ず、半導体ウエハ２０における第１の絶縁層４を形成したその表面の全面にＴｉＷ及びＣｕを順にスパッタリングした後、フォトレジストをコーティングし、配線５…となる部分をフォトリソグラフィの技術にて露光・現像し、その開口部にＣｕをメッキする。次いで、メッキした以外の部分のフォトレジストを除去し、先に形成したＴｉＷ及びＣｕのスパッタ膜が配線５…以外の部分において無くなるまでエッチングすることによって配線５…が得られる。このとき、メッキしたＣｕも少しエッチングされるが、ＴｉＷ及びＣｕの厚さよりも厚いので、配線５…として残る。
【００４７】
次いで、図６（ａ）に示すように、第２の絶縁層６を全面にコーティングし、さらに、外部接続用電極７…を形成する部分を除去するために先に述べたフォトリソグラフィの技術を用いる。ここで、外部接続用電極７…の材料がハンダである場合には、ハンダとＣｕとの相互拡散が起こって接合強度の低下となるので、ＮｉやＡｕのメッキを行うのが好ましい。
【００４８】
次に、図６（ｂ）に示すように、第２の絶縁層６を除去した部分に外部接続用電極７…を搭載することにより、半導体集積回路装置１…の連続物が完成し、これを半導体ウエハ２０からダイシングすることにより、図１に示す半導体集積回路装置１が得られる。ここで、半導体集積回路装置１では、外部接続用電極７…は、ハンダボールを第２の絶縁層６の一部を除去した丸形部分に搭載し、熱溶融・冷却のリフローにより配線５…と接合される。
【００４９】
次に、半導体集積回路装置１０についての製造工程を説明する。
【００５０】
半導体集積回路装置１０の製造工程は、前記図４（ａ）（ｂ）に示す状態の後、図７（ａ）（ｂ）及び図８（ａ）（ｂ）に示すように、基本的には、前記半導体集積回路装置１の製造工程と同じであるが、外部接続用電極１７…が第２の電極パッドＳ…の上に存在する点が異なる。そして、半導体集積回路装置１０では、外部接続用電極１７…は、ハンダペーストを印刷し、熱溶融・冷却のリフローにより配線５…と接合される。これによって、半導体集積回路装置１０…の連続物が完成し、これを半導体ウエハ２０からダイシングすることにより、図２（ａ）（ｂ）に示すように、半導体集積回路装置１０が完成する。
【００５１】
なお、上述した本実施の形態の半導体集積回路装置１・１０は、最小単位の装置分割体１ａ・１ｂ又は装置分割体１０ａ・１０ｂの各２個を１つの半導体集積回路装置としているが、必ずしもこれに限らず、最小単位の装置分割体１ａ・１ｂ・１ｃ…、又は最小単位の装置分割体１０ａ・１０ｂ・１０ｃ…等のように、３個以上接続して１つの半導体集積回路装置とする場合も同様に適用することが可能である。
【００５２】
また、本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。例えば、上記実施の形態では、図２（ａ）（ｂ）に示す半導体集積回路装置１０では、装置分割体１０ａにおける電極パッドＳ６〜Ｓ１０と装置分割体１０ｂにおける電極パッドＳ１・Ｓ２・Ｓ４・Ｓ５の上には外部接続用電極１７…が形成されていないが、特にこれに限定するものではなく、図９（ａ）（ｂ）に示すように、全ての電極パッドＳ…の上に外部接続用電極１７…を形成した半導体集積回路装置３０とすることが可能である。
【００５３】
すなわち、前述した半導体集積回路装置１・１０では、装置分割体１ａと装置分割体１ｂ、若しくは装置分割体１０ａと装置分割体１０ｂとを合わせたものを１個の半導体集積回路装置として製造するか、又は装置分割体１ａと装置分割体１ｂ、若しくは装置分割体１０ａと装置分割体１０ｂとの各々をそれぞれ一個の半導体集積回路装置として製造するかを、配線５…の形成前に判断して、外部接続用電極７…又は外部接続用電極１７…を形成することが好ましい。
【００５４】
しかし、図９（ａ）（ｂ）に示す半導体集積回路装置３０では、全ての電極パッドＳ…上に外部接続用電極１７…を形成しておくことによって、外部接続用電極１７…を形成した後のダイシング時に決めることができる。すなわち、製造工程の最終行程にてどちらにするか判断できるので、ユーザの要求に対してすぐ納入できる。つまり、市場動向に対応できることになる。なお、装置分割体３０ａと装置分割体３０ｂとの２個にて１個の半導体集積回路装置３０として使用する場合には、図示しないプリント基板と電気的に接続する外部接続用電極１７…は、周辺に位置する方の外部接続用電極１７…を接続するようにすれば良い。
【００５５】
このように、本実施の形態の半導体集積回路装置１・１０・３０では、半導体ウエハ２０において、複数個の最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂが相互に隣接配置されており、基本的には、最小単位の最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂ毎に１個の半導体集積回路装置１・１０・３０が形成される。
【００５６】
この場合、本実施の形態では、最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間の少なくとも一対の例えば電極パッドＳ１・Ｓ１同士は、各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間に跨がって素子形成面の上方で導電体の配線５…にて接続されているので、装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂ毎に分割したときには、当該一対の電極パッドＳ１・Ｓ１を接続する導電体の配線５は断線されて、両者の導通関係はなくなり、各最小単位の最小単位の１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂは互いに独立した１個の半導体集積回路装置となる。
【００５７】
ところで、例えば、２倍のメモリ容量の半導体集積回路装置が必要となった場合に、従来においては、前述した図１０（ａ）（ｂ）に示すように、２個の最小単位の装置分割体である半導体集積回路装置１０１を図示しないプリント基板に接続しなければならず、そのために、プリント基板に当該２個の最小単位の装置分割体である半導体集積回路装置１０１の共通信号を導通させるための配線が必要となる。そして、２個の最小単位の半導体集積回路装置１０１・１０１を互いに接触させて配置することはできないことから、小型化の障害となっていた。
【００５８】
しかし、本実施の形態では、２個の最小単位の最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂをそれぞれ２個集めて使用する場合には、２個の最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂが相互に隣接配置された分割前の状態においては、各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間の少なくとも一対の電極パッドＳ１・Ｓ１同士は、各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間に跨がって素子形成面の上方で導電体の配線５…にて接続されているので、２個の共通信号である電極パッドＳ１・Ｓ１からの信号をこの配線５…上の外部接続用電極７・１７から取り出すことができる。
【００５９】
したがって、２個の最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂをそれぞれ分割しないで使用することによって、２個の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂをプリント基板上で個別に接続するよりは小型にすることができる。すなわち、新しい１個の半導体集積回路装置よりは面積は少し大きくなるが、電極パッドＳ…を形成するまでの構造及び製造工程は従来の半導体集積回路１０１と同一であり、設計変更は配線５…を施した以降においてもできるので、新しい１個の半導体集積回路装置を開発するよりも簡便に小型化を図りつつ２個の機能を有する半導体集積回路装置１・１０・３０として使用することができる。
【００６０】
この結果、２個の各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂをそれぞれ集めて使用する場合に、各最小単位の装置分割体１ａ・１ｂ、装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂにおける共通信号を容易に導通して小型化を図り得る半導体集積回路装置１・１０・３０を提供することができる。
【００６１】
また、本実施の形態の半導体集積回路装置１０・３０では、各最小単位の装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間の少なくとも一対の電極パッドＳ１・Ｓ１同士が各最小単位の装置分割体１０ａ・１０ｂ及び装置分割体３０ａ・３０ｂ間に跨がって素子形成面の上方で導電体の配線５にて接続されているとともに、電極パッドＳ上に外部接続用電極７・１７が設けられている。
【００６２】
このため、電極パッドＳ上に外部接続用電極７・１７が設けられているので、図示しないプリント基板等に接続する場合に、半導体集積回路２ａ・２ｂの素子へのダメージを少なくすることができる。
【００６３】
また、本実施の形態の半導体集積回路装置３０では、全ての電極パッドＳ…に対して外部接続用電極１７…が設けられている。
【００６４】
すなわち、例えば２個の各最小単位の装置分割体３０ａ・３０ｂを集めて１個の半導体集積回路装置３０として使用するか、又は各最小単位の装置分割体３０ａ・３０ｂ毎に分割して各々の半導体集積回路装置として使用するかは、少なくとも配線５…を形成する前に判断する必要がある。
【００６５】
しかし、本実施の形態では、全ての電極パッドＳ…に対して外部接続用電極１７…が設けられているので、外部接続用電極１７…を形成した後に分割した場合においても、電極パッドＳ…からの信号をその外部接続用電極１７…から取り出すことができる。
【００６６】
したがって、外部接続用電極１７…を形成した後に、分割するか又は２個の各最小単位の装置分割体３０ａ・３０ｂを集めて使用するかを決めることができ、その結果、製造工程の最終工程の段階で、いずれにするかを判断することができるので、ユーザの要求に対して随時その要求に応じた製品を即座に製造することができる。
【００６７】
また、本実施の形態の半導体集積回路装置１・１０・３０では、各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂには、少なくとも各最小単位の１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂを識別するためのセレクト端子が必要であることから、各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂを識別するためのセレクト端子に関係するセレクト用電極パッドとしての電極パッドＳ３が各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂ毎に設けられるとともに、上記電極パッドＳ３は他の最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂの電極パッドＳ３とは非接続となっている。また、セレクト端子以外の同じ働きをする電極パッドＳ１・Ｓ２・Ｓ４〜Ｓ１０同士は導電体の配線５…にて接続されている。
【００６８】
したがって、各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂを識別するセレクト端子を電極パッドＳ３にてその機能を満たすように形成することができる。また、それ以外の同じ働きをする電極パッドＳ１・Ｓ２・Ｓ４〜Ｓ１０同士は導電体の配線５…にて接続されているので、分割使用することもできる一方、各最小単位の装置分割体１ａ・１ｂ・１０ａ・１０ｂ・３０ａ・３０ｂを集めて使用することも可能である。
【００６９】
【発明の効果】
本発明の半導体集積回路装置は、以上のように、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているとともに、上記配線上には外部接続用端子が設けられているものである。
【００７０】
それゆえ、複数個の最小単位の装置分割体を複数個集めて使用する場合には、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態においては、各最小単位の装置分割体間の少なくとも一対の電極パッド同士は、各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているので、複数個の共通信号をこの配線上の外部接続用端子から取り出すことができる。
【００７１】
したがって、複数個の最小単位の装置分割体を分割しないで使用することによって、複数個の半導体集積回路装置をプリント基板上で個別に接続するよりは小型にすることができる。
【００７２】
この結果、複数個の各最小単位の装置分割体を集めて使用する場合に、各最小単位の装置分割体における共通信号を容易に導通して小型化を図り得る半導体集積回路装置を提供することができるという効果を奏する。
【００７３】
また、本発明の半導体集積回路装置は、以上のように、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているとともに、上記電極パッド上に外部接続用端子が設けられているものである。
【００７４】
それゆえ、電極パッド上に外部接続用端子が設けられているので、プリント基板等に接続する場合に、半導体集積回路の素子へのダメージを少なくすることができるという効果を奏する。
【００７５】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、全ての電極パッドに対して外部接続用端子が設けられているものである。
【００７６】
それゆえ、外部接続用端子を形成した後に、分割するか又は複数個の各最小単位の装置分割体を集めて使用するかを決めることができる。したがって、製造工程の最終工程の段階で、いずれにするかを判断することができるので、ユーザの要求に対して随時その要求に応じた製品を即座に製造することができるという効果を奏する。
【００７７】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、各最小単位の装置分割体を識別するためのセレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、上記セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている一方、セレクト端子以外の同じ働きをする電極パッド同士は導電体の配線にて接続されているものである。
【００７８】
それゆえ、各最小単位の装置分割体を識別するセレクト端子をその機能を満たすように形成することができる。また、それ以外の同じ働きをする電極パッド同士は導電体の配線にて接続されているので、分割使用することもできる一方、各最小単位の装置分割体を集めて使用することも可能であるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）は本発明における半導体集積回路装置の実施の一形態の構成を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図２】（ａ）は外部接続用電極を電極パッドの上に形成した半導体集積回路装置の構成を示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ線断面図である。
【図３】上記半導体集積回路装置を製造するための半導体ウエハを示す斜視図である。
【図４】（ａ）は外部接続用電極を配線上に形成した半導体集積回路装置の製造工程を示すものであって、半導体ウエハに第１の絶縁層を形成した状態を示す平面図であり、（ｂ）は（ａ）のＣ−Ｃ線断面図である。
【図５】（ａ）は図４の続きの製造工程を示すものであって、配線を形成した状態を示す平面図であり、（ｂ）は（ａ）のＤ−Ｄ線断面図である。
【図６】（ａ）は図５の続きの製造工程を示すものであって、第２の絶縁層を形成した状態を示す断面図であり、（ｂ）はさらに外部接続用電極を形成した状態を示す断面図である。
【図７】（ａ）は外部接続用電極を電極パッドの上に形成した半導体集積回路装置の製造工程を示すものであって、半導体ウエハに第１の絶縁層及び配線を形成した状態を示す平面図であり、（ｂ）は（ａ）のＥ−Ｅ線断面図である。
【図８】（ａ）は図７の続きの製造工程を示すものであって、第２の絶縁層を形成した状態を示す断面図であり、（ｂ）はさらに外部接続用電極を形成した状態を示す断面図である。
【図９】（ａ）は本発明における半導体集積回路装置のさらに他の実施の形態の構成を示す平面図であり、（ｂ）は（ａ）のＦ−Ｆ線断面図である。
【図１０】（ａ）は従来の半導体集積回路装置の構成を示す平面図であり、（ｂ）は（ａ）のＸ−Ｘ線断面図である。
【符号の説明】
１ 半導体集積回路装置
１ａ 装置分割体
１ｂ 装置分割体
２ａ 半導体集積回路
２ｂ 半導体集積回路
４ 第１の絶縁層
５ 配線
６ 第２の絶縁層
７ 外部接続用電極（外部接続用端子）
８ 中央切断ライン
１０ 半導体集積回路装置
１０ａ 装置分割体
１０ｂ 装置分割体
１７ 外部接続用電極（外部接続用端子）
２０ 半導体ウエハ
３０ 半導体集積回路装置
３０ａ 装置分割体
３０ｂ 装置分割体
Ｓ 電極パッド
Ｓ１ 電極パッド（少なくとも一対の電極パッド）
Ｓ３ 電極パッド（セレクト用電極パッド）
Claims (5)
- 同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記配線上に外部接続用端子が設けられていることを特徴とする半導体集積回路装置。
- 同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも１個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記電極パッド上に外部接続用端子が設けられていることを特徴とする半導体集積回路装置。
- 全ての電極パッドに対して外部接続用端子が設けられていることを特徴とする請求項１又は２記載の半導体集積回路装置。
- 各最小単位の装置分割体を識別するためのセレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、上記セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている一方、セレクト端子以外の同じ働きをする電極パッド同士は導電体の配線にて接続されていることを特徴とする請求項１、２又は３記載の半導体集積回路装置。
- 外部接続用端子が各配線に１つ設けられていることを特徴とする請求項１又は２に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005799A JP3666649B2 (ja) | 2001-01-12 | 2001-01-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005799A JP3666649B2 (ja) | 2001-01-12 | 2001-01-12 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217366A JP2002217366A (ja) | 2002-08-02 |
| JP3666649B2 true JP3666649B2 (ja) | 2005-06-29 |
Family
ID=18873793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005799A Expired - Lifetime JP3666649B2 (ja) | 2001-01-12 | 2001-01-12 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3666649B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761755B1 (ko) | 2005-02-28 | 2007-09-28 | 삼성전자주식회사 | 입출력 비트구조를 조절할 수 있는 반도체 메모리 장치 |
-
2001
- 2001-01-12 JP JP2001005799A patent/JP3666649B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217366A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3649993B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3996315B2 (ja) | 半導体装置およびその製造方法 | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| KR100225468B1 (ko) | 반도체 집적회로의 전극구조 및 그 패키지 형성방법 | |
| JP5567489B2 (ja) | アンダーバンプ配線層の方法および装置 | |
| US8153516B2 (en) | Method of ball grid array package construction with raised solder ball pads | |
| JPH10313074A (ja) | 半導体装置およびその製造方法 | |
| JP2002343924A (ja) | 半導体装置およびその製造方法 | |
| US9324681B2 (en) | Pin attachment | |
| JP2008211187A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3927783B2 (ja) | 半導体部品 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP4955488B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003318323A (ja) | 半導体装置およびその製造方法 | |
| US11869844B2 (en) | Semiconductor device | |
| WO2001078139A1 (fr) | Fil d'electrode commune pour plaquage | |
| JP3666649B2 (ja) | 半導体集積回路装置 | |
| JP2001244366A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH11204519A (ja) | 半導体装置及びその製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2002076240A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2000068415A (ja) | チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子 | |
| JP3670466B2 (ja) | 半導体装置のパッケージ製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3666649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |