JP2000068415A - チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子 - Google Patents
チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子Info
- Publication number
- JP2000068415A JP2000068415A JP11215066A JP21506699A JP2000068415A JP 2000068415 A JP2000068415 A JP 2000068415A JP 11215066 A JP11215066 A JP 11215066A JP 21506699 A JP21506699 A JP 21506699A JP 2000068415 A JP2000068415 A JP 2000068415A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wafer
- pads
- pad
- scale package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 229910000679 solder Inorganic materials 0.000 claims abstract description 62
- 239000011347 resin Substances 0.000 claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 235000012431 wafers Nutrition 0.000 claims description 69
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 15
- 239000010949 copper Substances 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 239000011265 semifinished product Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000013461 design Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ウェーハ上に不規則的に散在しているボンデ
ィングパッドと規則的に配列された外部端子とを電気的
に連結するため、回路基板を用いてＣＳＰ素子を製造す
る方法を提供する 【解決手段】 半導体集積回路及び複数のボンディング
パッド１０２を有するウェーハ１００を準備する。そし
て、ボンディングパッド１０２にソルダバンプ１０５を
取り付ける。回路基板１１０の上面に形成され且つ外部
端子が接続される複数の端子パッド１１２、回路基板１
１０の下面に形成され且つソルダバンプ１０５が接続さ
れる複数の連結パッド１１４、ならびに端子パッド１１
２を連結パッド１１４に電気的に接続するための配線パ
ターンを含む回路基板１１０を準備する。ウェーハ１０
０に回路基板１１０を実装することにより、ソルダバン
プ１０５と連結パッド１１４とを接続し、ウェーハ１０
０と回路基板１１０との間の空間に封止樹脂１２２を注
入する。
ィングパッドと規則的に配列された外部端子とを電気的
に連結するため、回路基板を用いてＣＳＰ素子を製造す
る方法を提供する 【解決手段】 半導体集積回路及び複数のボンディング
パッド１０２を有するウェーハ１００を準備する。そし
て、ボンディングパッド１０２にソルダバンプ１０５を
取り付ける。回路基板１１０の上面に形成され且つ外部
端子が接続される複数の端子パッド１１２、回路基板１
１０の下面に形成され且つソルダバンプ１０５が接続さ
れる複数の連結パッド１１４、ならびに端子パッド１１
２を連結パッド１１４に電気的に接続するための配線パ
ターンを含む回路基板１１０を準備する。ウェーハ１０
０に回路基板１１０を実装することにより、ソルダバン
プ１０５と連結パッド１１４とを接続し、ウェーハ１０
０と回路基板１１０との間の空間に封止樹脂１２２を注
入する。
Description
【０００１】
【発明の属する技術分野】この発明は、チップスケール
パッケージ（ＣＳＰ：Chip Scale Package）素子の製造
方法及びこの方法により製造されたＣＳＰ素子に関す
る。より詳細には、別途の工程や設備を追加することな
く、散在されたボンディングパッドと規則的に整列され
た外部端子とを電気的に連結することによりＣＳＰ素子
を製造する方法及びＣＳＰ素子に関する。
パッケージ（ＣＳＰ：Chip Scale Package）素子の製造
方法及びこの方法により製造されたＣＳＰ素子に関す
る。より詳細には、別途の工程や設備を追加することな
く、散在されたボンディングパッドと規則的に整列され
た外部端子とを電気的に連結することによりＣＳＰ素子
を製造する方法及びＣＳＰ素子に関する。
【０００２】
【従来の技術】近年、半導体素子の集積度が増加するに
つれて、より多くの入出力ピンが要求されているため、
半導体素子の小型化が非常に重要になっている。しかし
ながら、多数の入出力ピンを有する小型の半導体素子の
場合、半導体パッケージのリードピッチが非常に小さく
なり、これにより幾つかの問題をもたらす。例えば、パ
ッケージのリードが外部の衝撃によって損傷しやすく、
電気的な寄生変数によるチップの性能低下をもたらす。
従って、パッケージの取り扱いに相当の注意が必要であ
る。ボールグリッドアレーパッケージは、ピングリッド
アレーにおいてリードの長さに起因した誘導性成分によ
る不定的要素を排除しつつ、入出力ピンを効率的に使用
した新たな形態のパッケージであって、多数のリードを
必要とする素子に適合している。
つれて、より多くの入出力ピンが要求されているため、
半導体素子の小型化が非常に重要になっている。しかし
ながら、多数の入出力ピンを有する小型の半導体素子の
場合、半導体パッケージのリードピッチが非常に小さく
なり、これにより幾つかの問題をもたらす。例えば、パ
ッケージのリードが外部の衝撃によって損傷しやすく、
電気的な寄生変数によるチップの性能低下をもたらす。
従って、パッケージの取り扱いに相当の注意が必要であ
る。ボールグリッドアレーパッケージは、ピングリッド
アレーにおいてリードの長さに起因した誘導性成分によ
る不定的要素を排除しつつ、入出力ピンを効率的に使用
した新たな形態のパッケージであって、多数のリードを
必要とする素子に適合している。
【０００３】一方、大容量化及び多機能化の要求に対応
するため、パッケージの小型化、軽量化及び薄膜化が進
んでいるため、パッケージのサイズをチップレベルに縮
小したＣＳＰが開発されている。このようなＣＳＰは、
従来のパッケージと異なり、ＢＧＡパッケージが主に使
用されており、ソルダボール間の間隔が１ｍｍ以下であ
る。そこで、このようなパッケージをファインピッチＢ
ＧＡという。
するため、パッケージの小型化、軽量化及び薄膜化が進
んでいるため、パッケージのサイズをチップレベルに縮
小したＣＳＰが開発されている。このようなＣＳＰは、
従来のパッケージと異なり、ＢＧＡパッケージが主に使
用されており、ソルダボール間の間隔が１ｍｍ以下であ
る。そこで、このようなパッケージをファインピッチＢ
ＧＡという。
【０００４】ＣＳＰは、素子のサイズを極めて小さくす
ることにより、電子機器の小型軽量化、大容量化及び多
機能化等に重要な役目をしている。しかし、ＣＳＰの製
造工程が非常に複雑であるので、生産性が向上しない、
従来の製造設備を新装備に交換しなければならないとい
った問題を有している。
ることにより、電子機器の小型軽量化、大容量化及び多
機能化等に重要な役目をしている。しかし、ＣＳＰの製
造工程が非常に複雑であるので、生産性が向上しない、
従来の製造設備を新装備に交換しなければならないとい
った問題を有している。
【０００５】図１は軟質テープを用いたＣＳＰ素子の構
造、図２〜図９は図１に示したＣＳＰ素子の製造方法を
示している。図２〜図９に基づいて図１に示したＣＳＰ
素子の製造方法について説明する。 （ａ） まず、ポリイミド層１２上に銅層１１を形成す
るために銅を蒸着した軟質テープ１０を準備する。
造、図２〜図９は図１に示したＣＳＰ素子の製造方法を
示している。図２〜図９に基づいて図１に示したＣＳＰ
素子の製造方法について説明する。 （ａ） まず、ポリイミド層１２上に銅層１１を形成す
るために銅を蒸着した軟質テープ１０を準備する。
【０００６】（ｂ） 準備した銅層１１上にフォトレジ
スト１３を塗布し、フォトリソグラフィによりエッチン
グする。 （ｃ） エッチングしたフォトレジスト１３部分の以外
の銅層１１の上に金メッキを実施する。そして、フォト
レジスト１３を除去することにより銅層１１上に金メッ
キが施され、これにより金パッド１４が形成される。
スト１３を塗布し、フォトリソグラフィによりエッチン
グする。 （ｃ） エッチングしたフォトレジスト１３部分の以外
の銅層１１の上に金メッキを実施する。そして、フォト
レジスト１３を除去することにより銅層１１上に金メッ
キが施され、これにより金パッド１４が形成される。
【０００７】（ｄ） 金パッド１４の下部において銅層
１１が露出するように、ポリイミド層１２に貫通孔１５
を形成する。 （ｅ） 貫通孔１５に金属を充填して、ソルダボール１
６を形成する。図７に示すように、ソルダボール１６は
銅層１１を介して上部の金パッド１４に接続されてい
る。 （ｆ） 銅層１１を部分的に除去することにより、ソル
ダボール１６と接触する銅パターン１１ａを形成する。
これにより、各金パッド１４及び各ソルダボール１６が
他の金パッド１４及び他のソルダボール１６から電気的
に絶縁される。
１１が露出するように、ポリイミド層１２に貫通孔１５
を形成する。 （ｅ） 貫通孔１５に金属を充填して、ソルダボール１
６を形成する。図７に示すように、ソルダボール１６は
銅層１１を介して上部の金パッド１４に接続されてい
る。 （ｆ） 銅層１１を部分的に除去することにより、ソル
ダボール１６と接触する銅パターン１１ａを形成する。
これにより、各金パッド１４及び各ソルダボール１６が
他の金パッド１４及び他のソルダボール１６から電気的
に絶縁される。
【０００８】（ｇ） 金パッド１４及び銅パターン１１
ａの周囲に例えば弾性重合体１７などの絶縁層を形成す
る。 （ｈ） 半導体チップ１８を弾性重合体１７に取り付け
る。ここで、弾性重合体１７は外部衝撃から半導体チッ
プ１８を保護し、且つ金パッド１４同士を互いに分離す
る役目をする。（ｈ）段階を終了した後、図１に示すよ
うな半導体チップ１８の各ボンディングパッド１４ｂ
は、連結線１４ａにより対応する金パッド１４に電気的
に連結される。そして、金パッド１４、ボンディングパ
ッド１４ｂ及び連結線１４ａは、封止樹脂１９で封止さ
れる。図１は、上述した段階により製造されたＣＳＰ素
子を示している。
ａの周囲に例えば弾性重合体１７などの絶縁層を形成す
る。 （ｈ） 半導体チップ１８を弾性重合体１７に取り付け
る。ここで、弾性重合体１７は外部衝撃から半導体チッ
プ１８を保護し、且つ金パッド１４同士を互いに分離す
る役目をする。（ｈ）段階を終了した後、図１に示すよ
うな半導体チップ１８の各ボンディングパッド１４ｂ
は、連結線１４ａにより対応する金パッド１４に電気的
に連結される。そして、金パッド１４、ボンディングパ
ッド１４ｂ及び連結線１４ａは、封止樹脂１９で封止さ
れる。図１は、上述した段階により製造されたＣＳＰ素
子を示している。
【０００９】上述したＣＳＰ素子の製造方法は、非常に
複雑である。また、軟質テープ上ですべての作業が行わ
れるため、従来の製造設備を使用することができず、新
装備が必要である。さらに、テープの製造コストが高い
ため、設備投資費だげでなく、最終生産品の価格が高く
なる。
複雑である。また、軟質テープ上ですべての作業が行わ
れるため、従来の製造設備を使用することができず、新
装備が必要である。さらに、テープの製造コストが高い
ため、設備投資費だげでなく、最終生産品の価格が高く
なる。
【００１０】図１０は他のＣＳＰ素子、図１１〜図１５
は図１０に示したＣＳＰ素子の製造方法を示している。
図１０に示すＣＳＰ素子及び図１１〜図１５に示すＣＳ
Ｐ素子の製造方法は、テープ上で行われるものではな
く、従来の一般的なウェーハ加工工程により行われる。
図１０に示すように、ウェーハ２１のボンディングパッ
ド２２が金属配線２４によりソルダバンプ２６に連結さ
れる。ボンディングパッド２２は、ウェーハ２１上に不
規則に散在しているしかし、ソルダバンプ２６は、ウェ
ーハ２１上に並んで配列されている。ＩＣ素子を電子機
器に使用する最終ユーザのため、ＩＣ素子の外部端子は
所定の形態で整列されなければならない。従って、いろ
いろのパッケージ規格が定められている。しかし、設計
の際、ボンディングパッドを一定の形態で整列させるこ
とが難しいため、ボンディングパッドはウェーハ上に散
在している。従って、不規則に散在しているボンディン
グパッドを規則的に整列している外部接続端子に電気的
に連結するための追加工程が必要であった。
は図１０に示したＣＳＰ素子の製造方法を示している。
図１０に示すＣＳＰ素子及び図１１〜図１５に示すＣＳ
Ｐ素子の製造方法は、テープ上で行われるものではな
く、従来の一般的なウェーハ加工工程により行われる。
図１０に示すように、ウェーハ２１のボンディングパッ
ド２２が金属配線２４によりソルダバンプ２６に連結さ
れる。ボンディングパッド２２は、ウェーハ２１上に不
規則に散在しているしかし、ソルダバンプ２６は、ウェ
ーハ２１上に並んで配列されている。ＩＣ素子を電子機
器に使用する最終ユーザのため、ＩＣ素子の外部端子は
所定の形態で整列されなければならない。従って、いろ
いろのパッケージ規格が定められている。しかし、設計
の際、ボンディングパッドを一定の形態で整列させるこ
とが難しいため、ボンディングパッドはウェーハ上に散
在している。従って、不規則に散在しているボンディン
グパッドを規則的に整列している外部接続端子に電気的
に連結するための追加工程が必要であった。
【００１１】図１１〜図１５に基づいて図１０のＣＳＰ
素子の製造方法を説明する。 （ａ） まず、最終テスト及び検査を通過したウェーハ
２１の上面に、ボンディングパッド２２の部分を除いて
絶縁層２３を蒸着する。絶縁層２３は、以後蒸着される
金属層とボンディングパッド２２以外の部分のウェーハ
２１とを電気的に絶縁するために形成される。
素子の製造方法を説明する。 （ａ） まず、最終テスト及び検査を通過したウェーハ
２１の上面に、ボンディングパッド２２の部分を除いて
絶縁層２３を蒸着する。絶縁層２３は、以後蒸着される
金属層とボンディングパッド２２以外の部分のウェーハ
２１とを電気的に絶縁するために形成される。
【００１２】（ｂ） ボンディングパッド２２及び絶縁
層２３の上部に金属層を蒸着し、エッチングにより金属
層を部分的に除去する。これにより、金属配線２４を形
成する。金属配線２４は、ウェーハ２１のボンディング
パッド２２と接続されている。 （ｃ） 次いで、ソルダバップとなるべき部分以外をポ
リイミド膜２５を被覆する。 （ｄ） ポリイミド膜２５が形成されおらず、金属配線
２４が露出している部位にソルダバンプ２６を形成す
る。ソルダバンプ２６は、Ｐｂ及びＳｎを蒸着して形成
されている。
層２３の上部に金属層を蒸着し、エッチングにより金属
層を部分的に除去する。これにより、金属配線２４を形
成する。金属配線２４は、ウェーハ２１のボンディング
パッド２２と接続されている。 （ｃ） 次いで、ソルダバップとなるべき部分以外をポ
リイミド膜２５を被覆する。 （ｄ） ポリイミド膜２５が形成されおらず、金属配線
２４が露出している部位にソルダバンプ２６を形成す
る。ソルダバンプ２６は、Ｐｂ及びＳｎを蒸着して形成
されている。
【００１３】（ｅ） ソルダバンプ２６が形成されてい
る部位を除く全体に封止樹脂２７を塗布し、さらにソル
ダバンプ２６各々にソルダボール２８を取り付ける。図
１１〜図１５に示すようなＣＳＰ素子の製造方法による
と、ソルダバンプ２６をボンディングパッド２２上に直
接取り付けることができるにもかかわらず、パッケージ
規格で定められている位置にソルダバンプ２６を形成す
るため、金属配線２４を形成する段階を追加する必要が
ある。そして、絶縁層２３の形成段階、エッチング段
階、現像段階、リソグラフィ段階等が追加される。図１
１〜図１５に示すような方法は、図２〜図９に示した方
法と比較すると簡単であるものの、図２〜図９に示した
方法と同様に付加的な段階、及び付加的な装備を必要と
するという問題がある。
る部位を除く全体に封止樹脂２７を塗布し、さらにソル
ダバンプ２６各々にソルダボール２８を取り付ける。図
１１〜図１５に示すようなＣＳＰ素子の製造方法による
と、ソルダバンプ２６をボンディングパッド２２上に直
接取り付けることができるにもかかわらず、パッケージ
規格で定められている位置にソルダバンプ２６を形成す
るため、金属配線２４を形成する段階を追加する必要が
ある。そして、絶縁層２３の形成段階、エッチング段
階、現像段階、リソグラフィ段階等が追加される。図１
１〜図１５に示すような方法は、図２〜図９に示した方
法と比較すると簡単であるものの、図２〜図９に示した
方法と同様に付加的な段階、及び付加的な装備を必要と
するという問題がある。
【００１４】
【発明が解決しようとする課題】そこで、本発明の目的
は、ウェーハ上に不規則に散在しているボンディングパ
ッドと規則的に配列された外部端子とを電気的に連結す
るため、回路基板を用いてＣＳＰ素子を製造する方法を
提供することにある。本発明の他の目的は、生産性を向
上させるため、各々複数の単位ウェーハ及び複数の単位
回路基板を含むウェーハ及び回路基板を用いてＣＳＰ素
子を製造する方法を提供することにある。本発明のさら
に他の目的は、ウェーハの不規則に散在しているボンデ
ィングパッドと、規則的に整列された外部端子とを回路
基板により電気的に連結するＣＳＰ素子を提供すること
にある。
は、ウェーハ上に不規則に散在しているボンディングパ
ッドと規則的に配列された外部端子とを電気的に連結す
るため、回路基板を用いてＣＳＰ素子を製造する方法を
提供することにある。本発明の他の目的は、生産性を向
上させるため、各々複数の単位ウェーハ及び複数の単位
回路基板を含むウェーハ及び回路基板を用いてＣＳＰ素
子を製造する方法を提供することにある。本発明のさら
に他の目的は、ウェーハの不規則に散在しているボンデ
ィングパッドと、規則的に整列された外部端子とを回路
基板により電気的に連結するＣＳＰ素子を提供すること
にある。
【００１５】
【課題を解決するための手段】前記目的を達成するため
本発明のＣＳＰ素子の製造方法によると、半導体集積回
路及び複数のボンディングパッドを有するウェーハを準
備する段階と、各ボンディングパッドにソルダバンプを
取り付ける段階と、回路基板の上面に形成され且つ外部
端子が接続される複数の端子パッド、回路基板の下面に
形成され且つソルダバンプが接続される複数の連結パッ
ド、ならびに端子パッドを連結パッドに電気的に接続す
るための配線パターンを含む回路基板を準備する段階
と、ウェーハ上に回路基板を実装することにより、ウェ
ーハのソルダバンプと回路基板の連結パッドとを接続す
る段階と、ウェーハと回路基板との間の空間に封止樹脂
を注入する段階を含む。
本発明のＣＳＰ素子の製造方法によると、半導体集積回
路及び複数のボンディングパッドを有するウェーハを準
備する段階と、各ボンディングパッドにソルダバンプを
取り付ける段階と、回路基板の上面に形成され且つ外部
端子が接続される複数の端子パッド、回路基板の下面に
形成され且つソルダバンプが接続される複数の連結パッ
ド、ならびに端子パッドを連結パッドに電気的に接続す
るための配線パターンを含む回路基板を準備する段階
と、ウェーハ上に回路基板を実装することにより、ウェ
ーハのソルダバンプと回路基板の連結パッドとを接続す
る段階と、ウェーハと回路基板との間の空間に封止樹脂
を注入する段階を含む。
【００１６】各ボンディングパッドにソルダバンプを取
り付ける段階は、ボンディングパッドが露出するよう
に、ウェーハ上に絶縁層を蒸着する段階を含む。端子パ
ッドは所定の位置に整列され、連結パッドはソルダバン
プが取り付けられるボンディングパッドに対応するよう
に配設される。ウェーハ上に回路基板を実装する段階後
に、回路基板の各端子パッドにソルダボールを取り付け
る段階をさらに含む。
り付ける段階は、ボンディングパッドが露出するよう
に、ウェーハ上に絶縁層を蒸着する段階を含む。端子パ
ッドは所定の位置に整列され、連結パッドはソルダバン
プが取り付けられるボンディングパッドに対応するよう
に配設される。ウェーハ上に回路基板を実装する段階後
に、回路基板の各端子パッドにソルダボールを取り付け
る段階をさらに含む。
【００１７】本発明のＣＳＰ素子の製造方法によると、
半導体集積回路及び複数のボンディングパッドが設けら
れた複数の単位ウェーハを有するウェーハを準備する段
階と、各ボンディングパッドにソルダバンプを取り付け
る段階と、回路基板の上面に形成され且つ外部端子が接
続される複数の端子パッド、回路基板の下面に形成され
且つソルダバンプが接続される複数の連結パッド、なら
びに端子パッドを連結パッドに電気的に接続するための
配線パターンを含む複数の単位回路基板を含む回路基板
を準備する段階と、ウェーハ上に回路基板を実装するこ
とにより、ウェーハのソルダバンプと回路基板の連結パ
ッドとを接続する段階と、ウェーハと回路基板との間の
空間に封止樹脂を注入する段階と、切断線に沿って回路
基板及びウェーハを切断することにより、複数の個別Ｃ
ＳＰ素子を得る段階とを含む。
半導体集積回路及び複数のボンディングパッドが設けら
れた複数の単位ウェーハを有するウェーハを準備する段
階と、各ボンディングパッドにソルダバンプを取り付け
る段階と、回路基板の上面に形成され且つ外部端子が接
続される複数の端子パッド、回路基板の下面に形成され
且つソルダバンプが接続される複数の連結パッド、なら
びに端子パッドを連結パッドに電気的に接続するための
配線パターンを含む複数の単位回路基板を含む回路基板
を準備する段階と、ウェーハ上に回路基板を実装するこ
とにより、ウェーハのソルダバンプと回路基板の連結パ
ッドとを接続する段階と、ウェーハと回路基板との間の
空間に封止樹脂を注入する段階と、切断線に沿って回路
基板及びウェーハを切断することにより、複数の個別Ｃ
ＳＰ素子を得る段階とを含む。
【００１８】本発明のＣＳＰ素子によると、半導体集積
回路、複数のボンディングパッド、及びボンディングパ
ッドに取り付けられるソルダバンプを含むウェーハと、
回路基板の上面に形成され且つ外部端子が接続される複
数の端子パッド、回路基板の下面に形成され且つソルダ
バンプが接続される複数の連結パッド、ならびに端子パ
ッドを連結パッドに電気的に接続するための配線パター
ンを含む回路基板と、ウェーハと回路基板との間の空間
に注入される封止樹脂とを含む。
回路、複数のボンディングパッド、及びボンディングパ
ッドに取り付けられるソルダバンプを含むウェーハと、
回路基板の上面に形成され且つ外部端子が接続される複
数の端子パッド、回路基板の下面に形成され且つソルダ
バンプが接続される複数の連結パッド、ならびに端子パ
ッドを連結パッドに電気的に接続するための配線パター
ンを含む回路基板と、ウェーハと回路基板との間の空間
に注入される封止樹脂とを含む。
【００１９】ボンディングパッドが露出するように、ウ
ェーハ上に絶縁層が蒸着される。端子パッドは、所定の
位置に整列され、連結パッドは、ソルダバンプが取り付
けられるボンディングパッドに対応するように配設され
る。ソルダボールが、ウェーハ上に実装された前記回路
基板の端子パッドに取り付けられ、ウェーハと回路基板
との間の空間に封止樹脂を注入するための複数の注入口
が、回路基板を貫通して形成されている。
ェーハ上に絶縁層が蒸着される。端子パッドは、所定の
位置に整列され、連結パッドは、ソルダバンプが取り付
けられるボンディングパッドに対応するように配設され
る。ソルダボールが、ウェーハ上に実装された前記回路
基板の端子パッドに取り付けられ、ウェーハと回路基板
との間の空間に封止樹脂を注入するための複数の注入口
が、回路基板を貫通して形成されている。
【００２０】
【発明の実施の形態】以下、本発明の一実施例を図面に
基づいて詳細に説明する。図１６〜図１８はウェーハ１
００のボンディングパッド１０２にソルダバンプ１０５
を形成する流れを示す説明図であり、図１９は図１６〜
図１８によって製造されるウェーハ１００の構造を示す
斜視図である。図１６〜図１８に基づいて、ウェーハ１
００にソルダバンプ１０５を形成する流れを説明する。
基づいて詳細に説明する。図１６〜図１８はウェーハ１
００のボンディングパッド１０２にソルダバンプ１０５
を形成する流れを示す説明図であり、図１９は図１６〜
図１８によって製造されるウェーハ１００の構造を示す
斜視図である。図１６〜図１８に基づいて、ウェーハ１
００にソルダバンプ１０５を形成する流れを説明する。
【００２１】（ａ） 複数のボンディングパッド１０２
が形成されているウェーハ１００を準備する。ウェーハ
１００は、従来の一般的なウェーハ加工工程により製作
されている。 （ｂ） ボンディングパッド１０２が露出するように、
ウェーハ１００の上面に絶縁層１０４を蒸着する。この
絶縁層１０４は、従来の一般的な半導体製作工程に使用
されるものであり、通常ＳｉＯ2又はＳｉ3Ｎ4である。
ボンディングパッド１０２を露出させるため、ポトリソ
グラフィ工程あるいはエッチング工程等が実施される。 （ｃ） 露出されたボンデイングパッド１０２の各々に
ソルダバンプ１０５を取り付ける。
が形成されているウェーハ１００を準備する。ウェーハ
１００は、従来の一般的なウェーハ加工工程により製作
されている。 （ｂ） ボンディングパッド１０２が露出するように、
ウェーハ１００の上面に絶縁層１０４を蒸着する。この
絶縁層１０４は、従来の一般的な半導体製作工程に使用
されるものであり、通常ＳｉＯ2又はＳｉ3Ｎ4である。
ボンディングパッド１０２を露出させるため、ポトリソ
グラフィ工程あるいはエッチング工程等が実施される。 （ｃ） 露出されたボンデイングパッド１０２の各々に
ソルダバンプ１０５を取り付ける。
【００２２】上述の段階により製作されるウェーハ１０
０の構造が図１９に示されている。ソルダバンプ１０５
はウェーハ１００上に不規則に散在している。以下、ソ
ルダバンプ１０５が散在しているこのウェーハ１００を
「半製品」と称する。図１９に示すように、端子、即ち
ソルダバンプが不規則に散在しているので、半製品状態
のウェーハ１００がＩＣ素子として機能することはでき
ない。従って、半製品１００の散在したソルダバンプ１
０５に整列した外部端子を形成するための段階が必要で
ある。
０の構造が図１９に示されている。ソルダバンプ１０５
はウェーハ１００上に不規則に散在している。以下、ソ
ルダバンプ１０５が散在しているこのウェーハ１００を
「半製品」と称する。図１９に示すように、端子、即ち
ソルダバンプが不規則に散在しているので、半製品状態
のウェーハ１００がＩＣ素子として機能することはでき
ない。従って、半製品１００の散在したソルダバンプ１
０５に整列した外部端子を形成するための段階が必要で
ある。
【００２３】本発明では、上述したウェーハ１００の半
製品の製造段階だけでなく、回路基板を製造する段階を
含む。図２０及び図２１は、それぞれ本発明の実施例に
よるＣＳＰ素子製造用回路基板の平面図及び底面図であ
る。回路基板１１０の上面１１０ａには、複数の端子パ
ッド１１２ａ〜１１２ｎが整列された状態で配置されて
いる。回路基板１１０の下面１１０ｂには、複数の連結
パッド１１４が不規則に散在している。端子パッド１１
２ａ〜１１２ｎの各々には、外部端子としての図示しな
いソルダボールが取り付けられている。連結パッド１１
４は、図２２及び図２３に示すように、それぞれウェー
ハ１００の半製品における対応するボンディングパッド
１０２に接続されている。端子パッド１１２ａ〜１１２
ｎは、配線パターン１１３により連結パッド１１４に接
続されている。この回路基板１１０は、一般的な製造工
程により製作される。例えば、端子パッド、配線パター
ン及び連結パッドは、上下面がＣｕでメッキされたエポ
キシ基板をエッチングすることにより形成されている。
上面の配線パターンは、ビアホール１１５を介して下面
の連結パッドに電気的に接続される。
製品の製造段階だけでなく、回路基板を製造する段階を
含む。図２０及び図２１は、それぞれ本発明の実施例に
よるＣＳＰ素子製造用回路基板の平面図及び底面図であ
る。回路基板１１０の上面１１０ａには、複数の端子パ
ッド１１２ａ〜１１２ｎが整列された状態で配置されて
いる。回路基板１１０の下面１１０ｂには、複数の連結
パッド１１４が不規則に散在している。端子パッド１１
２ａ〜１１２ｎの各々には、外部端子としての図示しな
いソルダボールが取り付けられている。連結パッド１１
４は、図２２及び図２３に示すように、それぞれウェー
ハ１００の半製品における対応するボンディングパッド
１０２に接続されている。端子パッド１１２ａ〜１１２
ｎは、配線パターン１１３により連結パッド１１４に接
続されている。この回路基板１１０は、一般的な製造工
程により製作される。例えば、端子パッド、配線パター
ン及び連結パッドは、上下面がＣｕでメッキされたエポ
キシ基板をエッチングすることにより形成されている。
上面の配線パターンは、ビアホール１１５を介して下面
の連結パッドに電気的に接続される。
【００２４】回路基板１１０の上面１１０ａの端子パッ
ド１１２ａ〜１１２ｎは、それらの位置が一般的なパッ
ケージ規格に合うように設計されている。回路基板１１
０の下面１１０ｂの連結パッド１１４は、図１９に示す
ようなウェーハ１００の半製品のソルダバンプ１０５に
対応するように設計されている。これは、ＩＣ素子設計
段階時に同時に設計することができる。即ち、ウェーハ
設計の際、ボンディングパッドの位置が決定されると、
それに応じて連結パッドの位置も決定される。次いで、
連結パッドが端子パッドに電気的に連結されるように、
配線パターンを設計する。
ド１１２ａ〜１１２ｎは、それらの位置が一般的なパッ
ケージ規格に合うように設計されている。回路基板１１
０の下面１１０ｂの連結パッド１１４は、図１９に示す
ようなウェーハ１００の半製品のソルダバンプ１０５に
対応するように設計されている。これは、ＩＣ素子設計
段階時に同時に設計することができる。即ち、ウェーハ
設計の際、ボンディングパッドの位置が決定されると、
それに応じて連結パッドの位置も決定される。次いで、
連結パッドが端子パッドに電気的に連結されるように、
配線パターンを設計する。
【００２５】図２２及び図２３は、図１６〜図１８に示
すウェーハ１００の半製品と図２０及び図２１に示す回
路基板１００とを組み立てる方法を説明する図である。
図２２は、ボンディングパッド１０２にソルダバンプ１
０５が取り付けられたウェーハ１００の半製品に回路基
板１１０を実装する状態を示している。回路基板１１０
の下面１１０ｂの連結パッド１１４に、それぞれウェー
ハ１００の半製品に形成されているソルダバンプ１０５
が取り付けられる。従って、ウェーハ１００の半製品の
ボンディングパッド１０２がそれぞれ回路基板１１０の
対応する端子パッド１１２に電気的に接続される。
すウェーハ１００の半製品と図２０及び図２１に示す回
路基板１００とを組み立てる方法を説明する図である。
図２２は、ボンディングパッド１０２にソルダバンプ１
０５が取り付けられたウェーハ１００の半製品に回路基
板１１０を実装する状態を示している。回路基板１１０
の下面１１０ｂの連結パッド１１４に、それぞれウェー
ハ１００の半製品に形成されているソルダバンプ１０５
が取り付けられる。従って、ウェーハ１００の半製品の
ボンディングパッド１０２がそれぞれ回路基板１１０の
対応する端子パッド１１２に電気的に接続される。
【００２６】図２３に示すように、通常ＣＳＰ素子の端
子として使用されるソルダボール１２３は、回路基板１
１０の端子パッド１１２に取り付けられ、外部端子とし
て機能する。半製品１００と回路基板１１０との間の空
間に封止樹脂１２２が注入される。ここで、封止樹脂１
２２は、一般的なディスペンサ１２０を用いた一般的な
方法により注入される。
子として使用されるソルダボール１２３は、回路基板１
１０の端子パッド１１２に取り付けられ、外部端子とし
て機能する。半製品１００と回路基板１１０との間の空
間に封止樹脂１２２が注入される。ここで、封止樹脂１
２２は、一般的なディスペンサ１２０を用いた一般的な
方法により注入される。
【００２７】図２４に示すように、生産性を高めるため
に複数の単位回路基板１１０をストリップタイプで一つ
の回路基板として形成することも可能である。複数の半
製品も同様の方法で形成可能である。複数の注入口１１
６を通じて封止樹脂を注入した後、切断線１１７に沿っ
て回路基板を切断することにより、複数の個別ＣＳＰ素
子を製造する。
に複数の単位回路基板１１０をストリップタイプで一つ
の回路基板として形成することも可能である。複数の半
製品も同様の方法で形成可能である。複数の注入口１１
６を通じて封止樹脂を注入した後、切断線１１７に沿っ
て回路基板を切断することにより、複数の個別ＣＳＰ素
子を製造する。
【００２８】
【発明の効果】以上説明したように本発明によると、ソ
ルダバンプが一般的な製造工程によりウェーハの散在し
たボンディングパッドに直接取り付けることができる。
整列された外部端子は、一般的な回路基板の配線パター
ンを用いてウェーハ上に散在したボンディングパッドに
電気的に連結することができる。従って、ＣＳＰ素子の
製造工程が従来に比べて単純になり、新たな設備を追加
することなく、従来の設備をそのまま利用することがで
きるので、生産性及び信頼性を向上することができ、製
造コストを低減することができる。
ルダバンプが一般的な製造工程によりウェーハの散在し
たボンディングパッドに直接取り付けることができる。
整列された外部端子は、一般的な回路基板の配線パター
ンを用いてウェーハ上に散在したボンディングパッドに
電気的に連結することができる。従って、ＣＳＰ素子の
製造工程が従来に比べて単純になり、新たな設備を追加
することなく、従来の設備をそのまま利用することがで
きるので、生産性及び信頼性を向上することができ、製
造コストを低減することができる。
【００２９】尚、上述した本発明の好ましい実施例は、
あくまでも、本発明の技術内容を明らかにするものであ
って、そのような具体例にのみ限定して狭義に解釈され
るべきものではなく、本発明の精神と次に記載する特許
請求の範囲内で、いろいろと変更して実施することがで
きるものである。
あくまでも、本発明の技術内容を明らかにするものであ
って、そのような具体例にのみ限定して狭義に解釈され
るべきものではなく、本発明の精神と次に記載する特許
請求の範囲内で、いろいろと変更して実施することがで
きるものである。
【図面の簡単な説明】
【図１】従来のＣＳＰ素子を示す断面図である。
【図２】図１に示すＣＳＰ素子を製造する流れを示す説
明図である。
明図である。
【図３】図１に示すＣＳＰ素子を製造する流れを示す説
明図である。
明図である。
【図４】図１に示すＣＳＰ素子を製造する流れを示す説
明図である。
明図である。
【図５】図１に示すＣＳＰ素子を製造する流れを示す説
明図である。
明図である。
【図６】図１に示すＣＳＰ素子を製造する流れを示す説
明図である。
明図である。
【図７】図１に示すＣＳＰ素子を製造する流れを示す説
明図である。
明図である。
【図８】図１に示すＣＳＰ素子を製造する流れを示す説
明図である。
明図である。
【図９】図１に示すＣＳＰ素子を製造する流れを示す説
明図である。
明図である。
【図１０】従来のＣＳＰ素子を示す断面図である。
【図１１】図１０に示すＣＳＰ素子を製造する流れを示
す説明図である。
す説明図である。
【図１２】図１０に示すＣＳＰ素子を製造する流れを示
す説明図である。
す説明図である。
【図１３】図１０に示すＣＳＰ素子を製造する流れを示
す説明図である。
す説明図である。
【図１４】図１０に示すＣＳＰ素子を製造する流れを示
す説明図である。
す説明図である。
【図１５】図１０に示すＣＳＰ素子を製造する流れを示
す説明図である。
す説明図である。
【図１６】本発明の一実施例によるＣＳＰ素子を製造す
る流れを示す説明図である。
る流れを示す説明図である。
【図１７】本発明の一実施例によるＣＳＰ素子を製造す
る流れを示す説明図である。
る流れを示す説明図である。
【図１８】本発明の一実施例によるＣＳＰ素子を製造す
る流れを示す説明図である。
る流れを示す説明図である。
【図１９】本発明の一実施例によるＣＳＰ素子を示す斜
視図である。
視図である。
【図２０】本発明の一実施例によるＣＳＰ素子を示す平
面図である。
面図である。
【図２１】本発明の一実施例によるＣＳＰ素子を示す底
面図である。
面図である。
【図２２】本発明の一実施例によるＣＳＰ素子を示す模
式図である。
式図である。
【図２３】本発明の一実施例によるＣＳＰ素子を示す模
式図である。
式図である。
【図２４】本発明の一実施例によるＣＳＰ素子を示す模
式図である。
式図である。
１００ ウェーハ １０２ ボンディングパッド １０４ 絶縁層 １０５ ソルダバンプ １１０ 回路基板 １１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、
１１２ｆ、１１２ｇ、１１２ｈ、１１２ｉ、１１２ｊ、
１１２ｋ、１１２ｌ、１１２ｍ、１１２ｎ端子パッド １１３ 配線パターン １１４ 連結パッド １２２ 封止樹脂 １２３ ソルダボール
１１２ｆ、１１２ｇ、１１２ｈ、１１２ｉ、１１２ｊ、
１１２ｋ、１１２ｌ、１１２ｍ、１１２ｎ端子パッド １１３ 配線パターン １１４ 連結パッド １２２ 封止樹脂 １２３ ソルダボール
Claims (13)
- 【請求項１】 半導体集積回路及び複数のボンディング
パッドを有するウェーハを準備する段階と、 前記ボンディングパッドにそれぞれソルダバンプを取り
付ける段階と、外部端子が接続される複数の端子パッ
ド、前記ソルダバンプが接続される複数の連結パッド、
ならびに前記端子パッドと前記連結パッドとを電気的に
接続する配線パターンを有し、上面に前記端子パッド、
下面に前記連結パッドが形成されている回路基板を準備
する段階と、 前記ウェーハ上に前記回路基板を実装することにより、
前記ウェーハのソルダバンプと前記回路基板の連結パッ
ドとを接続する段階と、 前記ウェーハと前記回路基板との間の空間に封止樹脂を
注入する段階と、 を含むことを特徴とするチップスケールパッケージ素子
の製造方法。 - 【請求項２】 前記ボンディングパッドに前記ソルダバ
ンプを取り付ける段階は、前記ボンディングパッドが露
出するように前記ウェーハ上に絶縁層を蒸着する段階を
含むことを特徴とする請求項１に記載のチップスケール
パッケージ素子の製造方法。 - 【請求項３】 前記端子パッドは所定の位置に整列さ
れ、前記連結パッドは前記ソルダバンプが取り付けられ
ている前記ボンディングパッドに対応するように配設さ
れていることを特徴とする請求項１に記載のチップスケ
ールパッケージ素子の製造方法。 - 【請求項４】 前記ウェーハ上に前記回路基板を実装す
る段階後に、前記回路基板の各端子パッドにソルダボー
ルを取り付ける段階をさらに含むことを特徴とする請求
項１に記載のチップスケールパッケージ素子の製造方
法。 - 【請求項５】 半導体集積回路及び複数のボンディング
パッドが設けられた複数の単位ウェーハを有するウェー
ハを準備する段階と、 前記ボンディングパッドにそれぞれソルダバンプを取り
付ける段階と、 外部端子が接続される複数の端子パッド、前記ソルダバ
ンプが接続される複数の連結パッド、ならびに前記端子
パッドと前記連結パッドとを接続する配線パターンを有
し、上面に前記端子パッド、下面に前記連結パッドが形
成されている単位回路基板を複数有する回路基板を準備
する段階と、 前記ウェーハ上に前記回路基板を実装することにより、
前記ウェーハのソルダバンプと前記回路基板の連結パッ
ドとを接続する段階と、 前記ウェーハと前記回路基板との間の空間に封止樹脂を
注入する段階と、 切断線に沿って前記回路基板及び前記ウェーハを切断す
ることにより、複数のチップスケールパッケージ素子単
体を得る段階と、 を含むことを特徴とするチップスケールパッケージ素子
の製造方法。 - 【請求項６】 前記ボンディングパッドのそれぞれにソ
ルダバンプを取り付ける段階は、前記ボンディングパッ
ドが露出するように前記ウェーハ上に絶縁層を蒸着する
段階を含むことを特徴とする請求項５に記載のチップス
ケールパッケージ素子の製造方法。 - 【請求項７】 前記端子パッドは所定の位置に整列さ
れ、前記連結パッドは前記ソルダバンプが取り付けられ
る前記ボンディングパッドに対応するように配設されて
いることを特徴とする請求項５に記載のチップスケール
パッケージ素子の製造方法。 - 【請求項８】 前記ウェーハ上に前記回路基板を実装す
る段階後に、前記回路基板の各端子パッドにソルダボー
ルを取り付ける段階をさらに含むことを特徴とする請求
項５に記載のチップスケールパッケージ素子の製造方
法。 - 【請求項９】 半導体集積回路、複数のボンディングパ
ッド、及び前記ボンディングパッドに取り付けられるソ
ルダバンプを含むウェーハと、 外部端子が接続される複数の端子パッド、前記ソルダバ
ンプが接続される複数の連結パッド、ならびに前記端子
パッドを前記連結パッドに電気的に接続する配線パター
ンを有し、上面に前記端子パッド、下面に前記連結パッ
ドが形成されている回路基板と、 前記ウェーハと前記回路基板との間の空間に注入される
封止樹脂と、 を含むことを特徴とするチップスケールパッケージ素
子。 - 【請求項１０】 前記絶縁層は、前記ボンディングパッ
ドが露出するように前記ウェーハ上に蒸着されているこ
とを特徴とする請求項９に記載のチップスケールパッケ
ージ素子。 - 【請求項１１】 前記端子パッドは所定の位置に整列さ
れ、前記連結パッドは前記ソルダバンプが取り付けられ
る前記ボンディングパッドに対応するように配設されて
いることを特徴とする請求項９に記載のチップスケール
パッケージ素子。 - 【請求項１２】 前記ウェーハ上に実装された前記回路
基板の端子パッドに取り付けられるソルダボールをさら
に含むことを特徴とする請求項９に記載のチップスケー
ルパッケージ素子。 - 【請求項１３】 前記ウェーハと前記回路基板との間の
空間に、前記封止樹脂を注入するための複数の注入口が
前記回路基板を貫通して形成されていることを特徴とす
る請求項９に記載のチップスケールパッケージ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998P33002 | 1998-08-14 | ||
| KR1019980033002A KR100269539B1 (ko) | 1998-08-14 | 1998-08-14 | Csp소자 제조방법과 제조된 csp소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068415A true JP2000068415A (ja) | 2000-03-03 |
Family
ID=19547223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11215066A Pending JP2000068415A (ja) | 1998-08-14 | 1999-07-29 | チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000068415A (ja) |
| KR (1) | KR100269539B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043110A (ja) * | 2005-08-01 | 2007-02-15 | Samsung Electronics Co Ltd | 可撓性印刷回路及びその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538337B2 (en) | 2000-08-17 | 2003-03-25 | Samsung Electronics Co., Ltd. | Ball grid array package for providing constant internal voltage via a PCB substrate routing configuration |
| KR100416586B1 (ko) * | 2000-08-17 | 2004-02-05 | 삼성전자주식회사 | 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지 |
-
1998
- 1998-08-14 KR KR1019980033002A patent/KR100269539B1/ko not_active IP Right Cessation
-
1999
- 1999-07-29 JP JP11215066A patent/JP2000068415A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043110A (ja) * | 2005-08-01 | 2007-02-15 | Samsung Electronics Co Ltd | 可撓性印刷回路及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100269539B1 (ko) | 2000-10-16 |
| KR20000013881A (ko) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602053B2 (en) | Leadframe of a leadless flip-chip package and method for manufacturing the same | |
| US6559528B2 (en) | Semiconductor device and method for the fabrication thereof | |
| US6587353B2 (en) | Semiconductor device | |
| US20050006748A1 (en) | Multiple chip semiconductor package | |
| US20040183205A1 (en) | Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module | |
| JPH10313074A (ja) | 半導体装置およびその製造方法 | |
| US6841884B2 (en) | Semiconductor device | |
| KR100630684B1 (ko) | 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈 | |
| US6979907B2 (en) | Integrated circuit package | |
| US6432746B2 (en) | Method for manufacturing a chip scale package having slits formed on a substrate | |
| US7585700B2 (en) | Ball grid array package stack | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2002231749A (ja) | 半導体装置およびその接合構造 | |
| KR100601762B1 (ko) | 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법 | |
| JP4117603B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| KR20090032225A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법 | |
| JP2000068415A (ja) | チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子 | |
| JPH05109977A (ja) | 半導体装置 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JPH11204677A (ja) | 半導体装置およびその製造方法 | |
| JP2003017655A (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP2004014893A (ja) | 半導体装置及びその製造方法 |