KR100416586B1 - 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지 - Google Patents

Abstract

보조배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지가 제공된다. 상기 패키지는 개구부를 갖는 기판, 상기 기판의 상부면에 부착되는 다수개의 패드들, 상기 기판의 하부면에 접착되고 그 표면에 다수개의 본딩패드들을 구비하는 반도체 칩, 상기 개구부를 통하여 상기 본딩패드들 중 적어도 하나의 본딩패드와 상기 패드들 중 적어도 하나의 패드를 연결하는 연결수단; 및 상기 기판상에 형성되는 적어도 하나의 보조배선을 구비하고, 상기 적어도 하나의 보조배선은 상기 다수개의 패드들 중의 어느 하나의 패드와도 전기적으로 접속되지 않고 상기 본딩패드들 중 적어도 하나의 본딩패드와 상기 본딩패드들 중 적어도 다른 하나의 본딩패드를 전기적으로 접속한다. 상기 적어도 하나의 본딩패드와 상기 적어도 다른 하나의 본딩패드는 IVC, Vpp, Vbl, Vbb 패드인 것이 바람직하다.

Description

기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지{Ball grid array package for providing constant internal voltage via PCB substrate wring}

본 발명은 칩 스케일(chip scale)의 볼 그리드 어레이(Ball Grid Array; 이하 'BGA'라 한다.) 패키지에 관한 것으로, 특히 BGA 패키지 상의 인쇄회로(printedcircuit board; 이하 'PCB'라 한다)의 기판(substrate)에 보조적인 배선을 형성하여 칩(chip)내부 전원을 일정하게 공급하는 BGA 패키지에 관한 것이다.

반도체 집적회로 소자의 집적도가 증가함에 따라 입출력 핀 수가 증가되면서 반도체 소자의 소형화가 요구되고 있다. 이러한 요구에 따라 개발된 반도체 패키지 중의 하나가 BGA패키지이다.

상기 BGA패키지는 리드 프레임(lead frame)을 이용한 플라스틱 패키지에 비하여, 주 기판(main board)에 실장될 때의 실장면적이 대폭 축소될 수 있으며, 전기적 특성이 우수하다는 장점들이 있다.

상기 BGA 패키지가 플라스틱 패키지의 다른 점은 반도체 칩과 주 기판간의 전기적 접속을 리드 프레임 대신에 회로 배선 및 솔더 볼과 같은 외부 접속단자에 의하여 형성된 회로 기판으로 한다는 것이다.

반도체 칩이 부착되는 회로기판의 반대 면에 외부접속단자들이 자유롭게 형성될 수 있어, BGA 패키지는 플라스틱 패키지에 비하여 실장면적이 훨씬 줄어든다.

도 1은 종래의 칩 내부의 전원라인의 배선방법을 나타낸다. 도 1을 참조하면, 반도체 칩(10)은 메모리 칩으로서 내부전원 라인(16), 본딩 패드(bonding pad; 15) 및 뱅크들 (banks, 11, 12,13 및 14)을 구비한다. 상기 내부전원라인(16)은 각각의 뱅크(11, 12,13 및 14)에 전압, 즉 워드 라인 구동전압(Vpp), 비트라인 구동전압(Vbl), 기판 등의 백 바이어스(back bias) 전압(Vbb)을 공급한다.

반도체 장치가 고집적화되어 가는 추세에서, 메모리 셀 또는 주변회로에 들어가는 트랜지스터의 크기는 작아지는 반면에, 각 트랜지스터에서 소모되는 전류는감소하지 않으므로 전압을 공급하는 라인의 폭(power width)이 상대적으로 증가한다.

즉, 워드라인을 구동하는 전압(Vpp; 이하 'Vpp'라 한다.) 레벨은 인에이블(enable)되는 워드라인의 위치에 따라 다를 수 있고, 워드라인을 구동하는 전압(Vpp)의 딥(dip)이 칩의 모든 부분에서 동일하지 않으므로 종래에는 Vpp 레벨차이를 없애기 위하여 Vpp 전압을 공급하는 라인의 폭 (power width)을 크게 하여 저항(R)을 감소시켜 사용한다. 그러나 전압을 공급하는 라인의 폭이 증가하면, 칩의 크기도 증가시켜 생산원가를 증대시키는 문제점이 있다.

반면에 전압을 공급하는 라인의 폭(power width)이 작아지면 칩의 크기도 줄어드나, 영역 A/B 와 영역 C/D의 내부 전원의 레벨(power level)이 달라져서 칩의 동작(chip operation)에 악영향을 주는 문제점이 있다.

도 2는 종래의 볼 그리드 어레이 패키지의 평면도이다. 도 2를 참조하면, BGA패키지는 복수개의 본딩패드(15)를 배열한 반도체 칩(10), 상기 본딩패드(15)가 외부에 노출되도록 형성된 개구부(29)와 상기 본딩패드(15)가 배열된 반도체 칩(10)과 접착되는 하부면 및 다수개의 기판패드(22)를 구비하는 기판(20)을 구비한다.

전압을 공급하는 라인의 폭(power width)이 작아져서 영역 A/B 와 영역 C/D의 내부 전원의 레벨(power level)이 달라져 칩의 동작(chip operation)에 악영향을 주는 문제를 BGA패키지 상에서 보상할 수 없는 문제점이 있었다 .

따라서 본 발명이 이루고자하는 기술적 과제는 BGA 패키지 상의 PCB기판에 보조적인 배선을 형성하여 칩의 내부전원을 일정하게 공급하는 BGA패키지를 제공하는 것이다.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.

도 1은 종래의 칩 내부의 전원라인의 배선방법을 나타낸다.

도 2는 종래의 볼 그리드 어레이 패키지의 평면도이다.

도 3은 본 발명의 일 실시예에 따른 칩 내부의 내부전원의 배선방법을 나타낸다.

도 4는 본 발명의 일 실시예에 따른 볼 그리드 어레이 패키지의 평면도이다.

도 5는 칩 내부의 내부전원과 기판의 배선의 연결관계를 구체적으로 나타낸다.

상기 기술적 과제를 달성하기 위한 BGA패키지는 개구부를 갖는 기판, 상기 기판의 상부면에 부착되는 다수개의 패드들, 상기 기판의 하부면에 접착되고, 그 표면에 다수개의 본딩패드들을 구비하는 반도체 칩, 상기 개구부를 통하여 상기 본딩패드들 중 적어도 하나의 본딩패드와 상기 패드들 중 적어도 하나의 패드를 연결하는 연결수단; 및 상기 기판상에 형성되는 적어도 하나의 보조배선을 구비하며, 상기 적어도 하나의 보조배선은 상기 다수개의 패드들 중의 어느 하나의 패드와도 전기적으로 접속되지 않고 상기 기판을 통하여 상기 본딩패드들 중 적어도 하나의 본딩패드와 상기 본딩패드들 중 적어도 다른 하나의 본딩패드를 전기적으로 접속한다. 상기 BGA 패키지는 상기 본딩패드들과 상기 연결수단을 보호하기 위하여 상기 개구부에 충전되는 충전물을 더 구비할 수 있다.

바람직하게는 상기 적어도 하나의 본딩패드와 상기 적어도 다른 하나의 본딩패드는 IVC( 또는 Vpp, Vbb, Vbl) 패드를 구비한다.

상기 본딩패드들 간의 상기 연결수단은 와이어 본딩(wire bonding) 또는 빔 리드(beam lead)를 사용할 수 있으며, 상기 연결 수단상에는 솔더 볼이 접속되지 않는다.

상기 다른 기술적 과제를 달성하기 위하여 BGA패키지는 본딩 패드와 칩의 내부전원들을 공통으로 연결하는 칩 내부의 내부배선, 및 상기 본딩 패드와 접속되는 기판의 기판배선을 구비하며, 상기 내부배선의 저항이 상기 기판배선의 저항보다큰 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.

일반적으로 메모리가 대용량화 및 고집적화가 됨에 따라 제품의 신뢰성 및 넓은 전압영역에서 칩 특성의 저하 없이 교류전원과 직류전원의 파라미터를 만족시키기 위하여 외부전원에 상관없이 일정한 전압을 공급하는 내부전압 변환장치 에(internal voltage converter; 이하 'IVC'라 한다.)가 사용되어진다.

IVC를 구비하는 메모리 장치는 낮은 전압 영역에서 메모리 장치의 동작으로 인한 소모전류에 의해 발생되는 내부동작 전압의 저하에 의하여 동작속도의 저하 및 저전압마진 감소 등의 특성이 저하되는 경우가 발생한다.

본 발명에 따른 BGA 패키지는 보조적인 배선(43, 45)을 통하여 반도체 장치의 외부로부터 공급되는 외부전원으로부터 만들어진 내부전원 즉, IVC에 의한 전압(IVC), 워드라인(word line) 구동전압(Vpp), 비트라인(bit line) 구동 전압 (Vbl) 및 기판 등의 백 바이어스(back bias) 전압(Vbb) 등을 일정하게 유지하는 것이다.

도 3은 본 발명의 일 실시예에 따른 반도체 메모리 칩(30) 내부전원의 배선방법을 나타낸다. 도 3을 참조하면, 상기 반도체 칩(30)은 메모리 칩으로서 다수개의 뱅크들 (banks; 31, 32, 33 및 34), 상기 각각의 뱅크(31, 32, 33 및 34)에 내부전원 (IVC, Vpp, Vbl 또는 Vbb)을 공급하기 위해 일정한 폭(width)을 가진 라인 (line; 36A 및 36B) 및 본딩 패드들(bonding pads; 35, 37A, 37B, 39A 및 39B)을 구비한다.

도 3을 참조하면, 뱅크 32에 내부전원(IVC, Vpp,Vbl 또는 Vbb)을 공급하는 라인(36A)과 뱅크 31에 내부전원(IVC, Vpp,Vbl 또는 Vbb)을 공급하는 라인(36A)은 서로 연결되어 있으나, 뱅크 32에 내부전원(IVC, Vpp,Vbl 또는 Vbb)을 공급하는 라인(36A)과 뱅크 31에 내부전원(IVC, Vpp,Vbl 또는 Vbb)을 공급하는 라인(36A)이 서로 분리될 수도 있다.

또한, 뱅크 33에 내부전원(IVC, Vpp,Vbl 또는 Vbb)을 공급하는 라인(36B)과 뱅크 34에 내부전원(IVC, Vpp,Vbl 또는 Vbb)을 공급하는 라인(36B)이 서로 연결되어 있으나, 뱅크 33에 내부전원(IVC, Vpp,Vbl 또는 Vbb)을 공급하는 라인(36B)과 뱅크 34에 내부전원(IVC, Vpp,Vbl 또는 Vbb)을 공급하는 라인(36B)이 서로 분리될 수도 있다.

또한, 상기 모든 뱅크들(31, 32, 33 및 34)은 하나의 라인(36A, 또는 36B)을 통하여 내부전원을 공급받을 수도 있다.

상기 각각의 뱅크(31, 32, 33 및 34)는 데이터를 저장하는 메모리 셀들 및 상기 메모리 셀들의 데이터를 입출력하기 위한 주변회로(미 도시)를 포함한다.

상기 라인(36A 또는 36B)은 상기 각각의 뱅크(31, 32, 33 및 34)를 구동하는데 필요한 내부전원(IVC, Vpp,Vbl, Vbb 등)을 공급한다. 상기 본딩 패드들(35, 37A, 37B, 39A 및 39B)은 일반적으로 반도체 칩(10)의 중앙부분에 일렬로 배치되며, 상기 본딩 패드들(35, 37A, 37B, 39A 및 39B)은 상기 반도체 칩(10)에 내부전원 또는 소정의 신호를 입출력하는 수단이다.

상기 라인(36A 또는 36B)의 소정의 부분에 본 발명의 일 실시예에 따른 본딩패드들(37A, 37B, 39A 및 39B)이 연결된다. 본딩 패드 37A 및 37B는 뱅크들(32 및 31)에 내부전원(IVC, Vpp,Vbl, Vbb 등)을 공급하기 위한 것이고, 본딩 패드 39A 및 39B는 뱅크들(33 및 34)에 내부전원을 공급하기 위한 것이다.

여기에서 라인(36A 또는 36B)이 내부전원라인인 경우가 설명되었으나, 라인 (36A 또는 36B)이 소정의 신호를 전달하는 신호라인일 수도 있다. 상기 본딩패드 37A 및 39A 각각은 후술되는 BGA패키지에 의하여 상기 본딩패드 37B 및 39B와 전기적으로 접촉된다.

도 4는 본 발명의 일 실시예에 따른 볼 그리드 어레이 패키지의 평면도이다. 도 4를 참조하면, 도 4는 도 3의 반도체 칩(30) 위에 개구부(49)를 갖는 반도체 칩 크기의 기판 (40)을 결합시킨 것을 나타낸다.

상기 반도체 칩(30)은 비전도성의 접착수단, 예컨대 접착제나 접착테이프 등에 의하여 상기 기판(40)의 하부면과 접착된다.

반도체 칩(30)상의 다수개의 본딩패드들(35, 이하 '제 1그룹 본딩패드'라 한다.)은 기판(40)의 개구부 (49)를 통하여 기판(40)의 상부면에 장착된 다수개의 패드들(42)과 연결수단(41)을 통하여 전기적으로 접속된다. 연결수단(41)은 와이어본딩 또는 빔 리드(beam lead)가 사용될 수 있다.

다수개의 패드들(42)은 외부장치( 미 도시)와 전기적, 기계적으로 접속되기 위한 외부접속단자(미 도시)를 구비하며, 외부접속단자는 솔더 볼이 사용될 수 있으며 그 밖의 통상적인 외부 접속단자가 사용될 수 있다.

반도체 칩 (30) 상의 다른 본딩 패드들(37A, 37B, 39A 및 39B, 이하 '제 2그룹 본딩패드'라 한다.)은 기판의 배선(43, 45)을 통하여 서로 전기적으로 연결되나, 외부 접속단자는 구비하지 않는다. 기판의 배선(43, 45)은 와이어 본딩 또는 빔 리드가 사용될 수 있다.

또한 본딩 패드들(35, 37A,37B, 39A, 39B)과 연결수단(41), 또는 기판의 배선(43, 45)을 외부환경으로부터 보호하기 위하여 개구부(49)는 비전도성의 물질로 충전 또는 캡슐화 (encapsulation)될 수 있다.

특히 본 발명에 따른 BGA패키지에서, 본딩 패드의 37A와 다른 본딩패드 37B는 기판(40)의 배선(45)을 통하여 서로 전기적으로 접속된다. BGA 패키지의 기판은 단일기판 또는 다층기판일 수도 있다. 도 4는 설명의 편의상 단일 기판의 경우가 도시되어 있다.

또한, 본딩 패드 39A와 다른 본딩패드 39B는 기판 (40)의 배선(43)을 통하여 서로 전기적으로 접속된다.

제 1그룹 본딩 패드들(35)는 BGA패키지 단계에서 솔더 볼에 접속되며, 제 2그룹 본딩 패드들(37A 및 37B 또는 39A 및 39B)은 BGA단계에서 기판의 보조 배선(43,45)에 접속된다.

따라서 제 2그룹 본딩 패드들(37A 및 37B 또는 39A 및 39B)을 통하여 동시에 내부전원 (IVC, Vpp, Vbl, Vbb)을 입력할 수 있기 때문에 반도체 칩(30) 내부에서 전력을 소모하는 주변장치의 위치에 따른 내부전원의 딥(dip)의 영향은 상당히 감소한다. 따라서 제 2그룹 본딩 패드들은 IVC패드, Vpp패드, Vbb 패드 및 Vbl패드이다.

도 5는 본 발명에 따른 칩 내부의 내부전원과 기판의 배선의 연결관계를 구체적으로 나타낸다. 이하에서는 설명의 편의를 위하여 내부전원 (IVC, Vpp, Vbl, Vbb 등) 중에서 Vpp를 예를 들어 설명한다.

도 5를 참조하면, Vpp 발생기(generator)가 각 뱅크 (31, 32, 33, 34)별로 1개씩 있다고 가정하면, 각각의 Vpp의 레벨은 여러 가지 요인으로 각 뱅크 (31, 32, 33, 34)에 따라 다르다.

각 뱅크의 Vpp의 레벨차이를 없애기 위하여 칩 내부의 Vpp 발생기(501, 503, 505, 507) 간에 내부 배선(Rint)이 연결되어 있다. 내부배선(Rint)의 폭(width)은 칩 면적 때문에 충분히 키울 수 없기 때문에 내부배선(Rint)의 저항이 크다.

큰 저항 때문에 Vpp 발생기(501, 503, 505, 507)에서 발생된 전압(Vpp)레벨이 일정하게 유지되는데 많은 시간이 소요된다. 따라서 본 발명의 일 실시예에 따른 BGA패키지에서는 BGA패키지의 기판(40)에 보조배선(Raux, 43, 45)를 형성하여 전압차이가 발생할 경우 빠른 시간내에 Vpp전압 레벨을 유지하게 할 수 있다.

이 경우 Vpp 발생기(501, 503, 505, 507)간에 내부 배선(Rint)의 저항이 보조배선(Raux, 43, 45)의 저항보다 큰 것이 바람직하다.

따라서, 본딩 패드(37A, 37B, 39A, 39B)과 보조 배선(43, 45)를 통하여 내부전원(IVC, Vpp, VBl. Vbb 등)을 일정하게 할 수 있다.

본 발명에 따른 BGA 패키지는 전원라인(36A 또는 36B)의 폭을 감소시킬 수 있으므로 반도체 칩의 크기를 증가시키지 않고 반도체 칩 내의 전원 전압의 레벨을 안정적으로 유지시킬 수 있다. 따라서 반도체 칩 크기의 감소는 한 웨이퍼당 순 다이(net die)수를 증가시켜 반도체 칩의 생산원가를 감소시킨다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

본 발명에 따른 BGA 패키지에 의하면, 기판의 보조적인 배선을 통하여 칩 내부전원을 일정하게 공급하여 칩의 크기를 증가시키지 않으며, 칩의 고집적화 및 초고속화시키는 장점이 있다.

Claims (16)

1. BGA 패키지에 있어서,

   개구부를 갖는 기판;

   상기 기판의 상부면에 부착되는 다수개의 패드들;

   상기 기판의 하부면과 접착되고, 그 표면에 다수개의 본딩패드들을 구비하는 반도체 칩;

   상기 개구부를 통하여 상기 본딩패드들 중 적어도 하나의 본딩패드와 상기 다수개의 패드들 중 적어도 하나의 패드를 연결하는 연결수단; 및

   상기 기판상에 형성되는 적어도 하나의 보조배선을 구비하며,

   상기 적어도 하나의 보조배선은 상기 다수개의 패드들 중의 어느 하나의 패드와도 전기적으로 접속되지 않고 상기 기판을 통하여 상기 본딩패드들 중 적어도 하나의 본딩패드와 상기 본딩패드들 중 적어도 다른 하나의 본딩패드를 전기적으로 접속하는 것을 특징으로 하는 BGA 패키지.
2. 제 1항에 있어서, 상기 적어도 하나의 본딩패드와 상기 적어도 다른 하나의 본딩패드는 IVC 패드인 것을 특징으로 하는 BGA 패키지.
3. 제 1항에 있어서, 상기 적어도 하나의 본딩패드와 상기 적어도 다른 하나의 본딩패드는 Vpp 패드인 것을 특징으로 하는 BGA 패키지.
4. 제 1항에 있어서, 상기 적어도 하나의 본딩패드와 상기 적어도 다른 하나의 본딩패드는 Vbb 패드인 것을 특징으로 하는 BGA 패키지.
5. 제 1항에 있어서, 상기 적어도 하나의 본딩패드와 상기 적어도 다른 하나의 본딩패드는 Vbl 패드인 것을 특징으로 하는 BGA 패키지.
6. 제 1항에 있어서, 상기 연결 수단은 와이어 본딩 또는 빔 리드인 것을 특징으로 하는 BGA 패키지.
7. 제 1항에 있어서, 상기 다수개의 본딩 패드들은,

   다수개의 본딩 패드들을 구비하는 제 1그룹;

   다수개의 본딩 패드들을 구비하는 제 2그룹을 구비하며,

   상기 제 1그룹은 BGA패키지에서 솔더 볼에 접속되며, 상기 제 2그룹은 BGA패키지의 상기 기판의 배선에 접속되는 것을 특징으로 하는 BGA 패키지.
8. 제 7항에 있어서, 상기 제 2그룹의 본딩패드는 IVC 패드인 것을 특징으로 하는 BGA 패키지.
9. 제 7항에 있어서, 상기 제 2그룹의 본딩패드는 Vpp 패드인 것을 특징으로 하는 BGA 패키지.
10. 제 7항에 있어서, 상기 제 2그룹의 본딩패드는 Vbb 패드인 것을 특징으로 하는 BGA 패키지.
11. 제 7항에 있어서, 상기 제 2그룹의 본딩패드는 Vbl 패드인 것을 특징으로 하는 BGA 패키지.
12. BGA패키지에 있어서,

    개구부를 갖는 기판;

    상기 기판의 하부면과 접착되고, 그 표면에 다수개의 본딩패드들을 구비하는 반도체 칩;

    상기 반도체 칩상에 형성되고, 상기 반도체 칩에 소정의 내부전원들을 공급하기 위한 다수개의 전압발생기들;

    상기 다수개의 전압발생기들과 상기 다수개의 본딩패드들 중 적어도 하나의 본딩패드를 공통으로 연결하는 내부배선; 및

    상기 기판상에 형성되는 적어도 하나의 보조배선을 구비하며,

    상기 적어도 하나의 보조배선은 상기 다수개의 패드들 중의 어느 하나의 패드와도 전기적으로 접속되지 않고 상기 기판을 통하여 상기 본딩패드들 중 적어도 하나의 본딩패드와 상기 본딩패드들 중 적어도 다른 하나의 본딩패드를 전기적으로 접속하는 것을 특징으로 하는 BGA 패키지.
13. 제 12항에 있어서, 상기 내부전원들은 IVC전원인 것을 특징으로 하는 BGA패키지.
14. 제 12항에 있어서, 상기 내부전원들은 Vpp전원인 것을 특징으로 하는 BGA패키지.
15. 제 12항에 있어서, 상기 내부전원들은 Vbl전원인 것을 특징으로 하는 BGA패키지.
16. 제 12항에 있어서, 상기 내부전원들은 Vbb전원인 것을 특징으로 하는 BGA패키지.