KR20000013881A - Csp소자 제조방법과 제조된 csp소자 - Google Patents

Csp소자 제조방법과 제조된 csp소자 Download PDF

Info

Publication number
KR20000013881A
KR20000013881A KR1019980033002A KR19980033002A KR20000013881A KR 20000013881 A KR20000013881 A KR 20000013881A KR 1019980033002 A KR1019980033002 A KR 1019980033002A KR 19980033002 A KR19980033002 A KR 19980033002A KR 20000013881 A KR20000013881 A KR 20000013881A
Authority
KR
South Korea
Prior art keywords
wafer
circuit board
bonding
pad
pads
Prior art date
Application number
KR1019980033002A
Other languages
English (en)
Other versions
KR100269539B1 (ko
Inventor
김재준
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980033002A priority Critical patent/KR100269539B1/ko
Priority to JP11215066A priority patent/JP2000068415A/ja
Publication of KR20000013881A publication Critical patent/KR20000013881A/ko
Application granted granted Critical
Publication of KR100269539B1 publication Critical patent/KR100269539B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 CSP소자의 웨이퍼 상에 산재해 있는 본딩패드와, 정렬된 외부단자를 연결시키기 위해 별도의 공정이나 설비를 추가하지 않고 설계단계에서 일괄적으로 이를 실현하여 CSP소자를 제조하는 방법과 이 방법에 의해 제작된 CSP소자에 관한 것이다. 본 발명은 웨이퍼 상에 산재해 있는 본딩패드와 정렬된 외부단자를 전기적으로 연결시키기 위해 외부패드와 연결패드가 배선패턴으로 연결되도록 회로기판을 제작하여 웨이퍼와 회로기판을 결합하되 웨이퍼의 본딩패드와 회로기판의 연결패드를 상호 접합하는 것을 특징으로 한다.

Description

ＣＳＰ소자 제조방법과 제조된 ＣＳＰ소자 (Method of manufacturing chip-scale package device and the device made by the same)
본 발명은 CSP소자에 관한 것이다. 보다 구체적으로 본 발명은 CSP소자의 웨이퍼 상에 산재해 있는 본딩패드와, 정렬된 외부단자를 연결시키기 위해 별도의 공정이나 설비를 추가하지 않고 설계단계에서 일괄적으로 이를 실현하여 CSP소자를 제조하는 방법과 이 방법에 의해 제작된 CSP소자에 관한 것이다.
반도체 소자의 집적도가 증가하면서 점점 더 많은 수의 입출력 핀이 요구되기 때문에 소자의 크기를 소형화하는 것이 중요하다. 그러나 소형의 반도체소자가 많은 입출력 핀을 가지게 되면 반도체 패키지의 리드 피치가 너무 작아져서 패키지의 리드가 외부의 충격에 약해지고, 전기적인 기생변수로 인한 칩의 성능 저하도 발생하며, 패키지의 취급에 세심한 주의가 필요하다는 문제점이 생긴다. 볼그리드어레이(Ball Grid Array: BGA) 패키지는 핀그리드어레이(Pin Grid Array: PGA)에서 리드의 길이가 길기 때문에 발생할 수 있는 유도성 성분에 의한 부정적 요소를 배제하면서 입출력핀의 효율성이라는 장점을 취할 수 있는 새로운 형태의 패키지로서 많은 수의 리드가 필요한 소자에 적합하다.
한편, 보다 작고 가벼운 형태의 패키지에 대용량과 다기능을 갖는 반도체소자에 대한 요구가 늘어남에 따라 패키지크기를 거의 칩크기 수준으로 극소화한 CSP(chip scale package 또는 chip size package)가 개발되었다. 이런 CSP는 기존의 패키지와는 달리 BGA형태가 주류를 이루고 있으며 단자역할을 하는 솔더볼 사이 간격이 1mm 이하인 경우가 많아 이를 FBGA(fine-pitch BGA)라고도 한다.
CSP는 소자크기를 획기적으로 줄여 전자기기의 소형 경량 대용량화 다기능화 등에 큰 역할을 하고 있지만, 그 제조공정이 매우 복잡하여 생산성면에서 취약하고, 종래 보유하던 설비를 새로 교체해야 하는 등의 문제가 있다.
도면을 참조하여 종래의 CSP소자의 구조와 제조공정을 설명한다.
도1a는 연질테이프(flexible circuit interposer)를 이용하는 CSP의 구조를 나타내고, 도1b는 이를 제조하는 공정을 나타낸다. 도1b에 따라 제조공정을 설명하면서 도1a의 구조를 함께 설명하기로 한다. 도1b를 보면 도1a의 CSP소자는 아래 공정으로 제작된다. (a) 초기재료는 폴리이미드층(12)에 구리층(11)이 입혀진 연질테이프(10)이다. (b) 구리층(11)에 사진석판술(photolithography)을 이용하여 포토레지스트(13)를 입힌다. (c) 전면에 금을 도금하면, 포토레지스트(13)가 입혀진 부분을 제외한 영역의 구리층(11)에 금이 도금되어 금패드(14)가 형성된다. (d) 금패드(14)의 아랫면에 구리층(11)이 아랫면으로 노출되도록 폴리이미드층(12)에 구멍(15)을 형성한다. (e) 이들 구멍(15)에 금속을 채워넣어 솔더볼(solder ball, 16)을 형성한다. 솔더볼(16)은 그림에서 보듯이 구리층(11)에 접촉되어 금패드(14)까지 연결된다. (f) 금패드(14) 아래 솔더볼과 접촉된 구리층(11a)을 제외하고 나머지 구리층(11)을 제거한다. 이로써 각 금패드(14)와 이에 접촉되어 있는 각 솔더볼이 분리된다. (g) 전면에 절연층을 씌우는데, 보통은 탄성중합체(elastomer, 17)를 쓴다. (h) 반도체칩(18)을 탄성중합체(17)에 부착한다. 여기서 탄성중합체(17)는 반도체칩(18)을 충격으로부터 보호하는 역할과 각 금패드(14)를 격리하는 역할을 한다. 여기 (h)공정 다음에는 금패드(14)와 반도체칩의 본딩패드(bonding pad, 14b)를 연결선(14a)으로 연결한 후 성형수지(19)로 몰딩하는 공정이 있다(도1a 참조). 이러한 공정을 거쳐 제조된 CSP소자가 도1a에 나타나 있는 소자이다.
위와 같은 방식의 CSP 제조방법에 따르면 공정이 매우 복잡하고, 테이프상에 모든 작업이 이루어지기 때문에 기존에 갖고 있던 설비로는 작업을 할 수 없고 새로운 설비를 갖추어야만 한다. 또한, 테이프의 원가가 비싸기 때문에 설비투자비와 더불어 최종 생산된 소자의 단가가 비싸지는 문제가 있다.
도2a, b는 다른 방식으로 CSP를 제조하는 방법을 나타내고 있다. 이 방식은 작업이 테이프 상에서 이루어지는 것이 아니라 일반 웨이퍼 제조공정(fabrication)을 통해 이루어진다. 도2a는 웨이퍼(21)의 본딩패드(22)들이 금속배선(24)을 통해 솔더범프(26)와 연결된 것을 나타낸다. 본딩패드(22)들은 웨이퍼(21) 위에 불규칙적으로 산재해 있지만 솔더범프(26)들은 나란히 정렬되어 있음을 알 수 있다. IC소자를 전자기기에 사용하는 최종수요자를 위해서, IC소자의 외부단자는 일정한 형태로 정렬되어 있어야 한다. 그래서 여러 가지 패키지규격이 정해져 있는 것이다. 그러나, 웨이퍼 상의 본딩패드는 여러 위치에 흩어져 있고, 설계상 이 본딩패드들을 일정한 형태로 정렬하기도 어렵다. 따라서, 종래방식에서는 산재해 있는 본딩패드들을 정렬되어 있는 외부단자와 연결하기 위한 공정이 추가되어야 했다.
도2b를 참조하여 그 제조공정을 설명한다. (a) 제조되어 검사가 끝난 웨이퍼(21)에 본딩패드(22)만 노출되도록 절연층(23)을 입힌다. 이 절연층(23)은 이후에 증착될 금속층과 반도체칩의 본딩패드(22) 이외의 부분을 절연하기 위한 것이다. (b) 전면에 금속을 증착한 후 에칭에 의해 불필요한 부분을 제거하여 금속배선(24)을 형성한다. 금속배선(24)은 칩의 본딩패드(22)와 접촉되어 있다. (c) 금속배선(24)상에 솔더범프를 형성할 부분이 노출되도록 폴리이미드막(25)을 전면에 입힌다. (d) 폴리이미드막(25)의 노출된 금속배선(24)에 솔더범프(26)를 형성한다. 솔더범프(26)는 납(Pb)과 주석(Sn)을 증착하여 형성한다. (e) 솔더범프(26)가 노출되도록 성형수지(27)로 전체를 덮고, 솔더범프(26)에 솔더볼(28)을 접합한다.
이와 같은 공정에 따르면, 본딩패드(22) 상에 직접 솔더범프를 부착할 수 있는데도, 패키지규격상 정해져 있는 위치에 솔더범프를 형성하기 위해서 금속배선(24)을 형성하는 공정이 추가된다. 더불어 절연층(23) 형성공정과 기타 에칭, 현상, 리소그라피 공정 등이 추가된다. 이 방식은 도1a, b의 방식보다 공정이 다소 단순하긴 하지만, 이 공정 역시 불필요한 공정이 추가되고 그에 따라 기존의 웨이퍼 가공공정에 별도의 설비를 추가하여야 하는 단점이 있다.
본 발명의 목적은 웨이퍼 상에 산재해 있는 본딩패드와, 정렬된 외부단자를 전기적으로 연결시키기 위해 회로기판을 이용하여 CSP소자를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 웨이퍼와 회로기판을 연배열한 상태에서 CSP소자를 제조하여 생산성을 향상하는 CSP소자 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 웨이퍼 상에 산재해 있는 본딩패드와, 정렬된 외부단자가 회로기판을 통해 전기적으로 연결되어 있는 CSP소자를 제공하는 것이다.
도1a는 종래기술에 따른 CSP의 구조를 나타내는 단면도,
도1b는 도1a의 CSP를 제조하는 공정을 나타내는 단면도,
도2a는 다른 종래기술에 따른 CSP의 구조를 나타내는 단면도,
도2b는 도2a의 CSP를 제조하는 공정을 나타내는 단면도,
도3a는 본 발명에 따른 CSP를 제조하는 일부공정을 나타내는 단면도,
도3b는 도3a의 공정에 따라 제조된 웨이퍼의 사시도,
도4a는 본 발명에 따른 CSP 제조용 회로기판의 평면도,
도4b는 본 발명에 따른 CSP 제조용 회로기판의 저면도,
도5는 도3의 웨이퍼와 도4의 회로기판을 결합하는 모습을 나타내는 단면도,
도6은 웨이퍼와 회로기판 사이의 공간에 수지를 주입하는 모습을 나타내는 단면도,
도7은 연배열된 회로기판을 사용하는 실시예를 나타내는 평면도.
<도면의 주요 부호에 대한 설명>
연질테이프(10) 솔더볼과 접촉된 구리층(11a) 구리층 (11)
폴리이미드층(12) 포토레지스트(13) 연결선 (14a)
금패드 (14) 본딩패드(14b) 구멍(15)
솔더볼 (16) 탄성중합체(17) 반도체칩(18)
성형수지(19) 웨이퍼 (21) 본딩패드(22)
절연층 (23) 금속배선(24) 폴리이미드막(25)
솔더범프(26) 성형수지(27) 솔더볼 (28)
웨이퍼 (100) 본딩패드(102) 절연층 (104)
솔더범프(105) 솔더범프(105) 회로기판 하면(110b)
회로기판 상면(110a) 회로기판(110) 단자패드(112a~n)
배선패턴(113) 연결패드(114) 절단선 (114)
수지주입구(116) 수지주입기(120) 성형수지(122)
솔더볼 (123)
본 발명에 따른 CSP제조방법은 웨이퍼에 반도체회로와 본딩패드를 형성하는 단계, 본딩패드에 솔더범프를 접합하는 단계, 회로기판의 상면에는 외부단자가 접합되는 단자패드를, 하면에는 상기 솔더범프와 접합되는 연결패드를 형성하고, 단자패드와 연결패드를 전기적으로 연결하는 배선패턴을 형성하는 단계, 웨이퍼에 회로기판을 얹어 웨이퍼의 솔더범프와 회로기판의 연결패드를 접합하는 단계, 웨이퍼와 회로기판 사이의 공간에 성형수지를 주입하는 단계로 이루어진다.
위에서, 상기 솔더범프접합단계는 본딩패드만 노출되도록 나머지 전 웨이퍼 영역에 절연층을 입히는 단계를 포함하고, 상기 회로기판제작단계의, 단자패드는 소정규격으로 정렬하여 형성되고, 연결패드는 솔더범프가 접합된 본딩패드의 위치와 동일한 위치에 형성된다.
웨이퍼와 회로기판이 접합된 이후에는 회로기판의 단자패드에 솔더볼을 부착하는 단계가 추가될 수 있다.
본 발명의 다른 실시예에 의하면, 이 실시예는 복수의 웨이퍼를 연배열하여 각 웨이퍼마다 반도체회로와 본딩패드를 형성하는 단계, 상기 본딩패드에 솔더범프를 접합하는 단계, 복수의 기판을 연배열하여 각 기판마다 상면에는 외부단자가 접합되는 단자패드를, 하면에는 상기 솔더범프와 접합되는 연결패드를 형성하고, 단자패드와 연결패드를 전기적으로 연결하는 배선패턴을 형성하는 단계, 연배열된 웨이퍼에 연배열된 회로기판을 얹어 솔더범프와 회로기판의 연결패드를 접합하는 단계, 웨이퍼와 회로기판 사이의 공간에 성형수지를 주입하는 단계, 연배열된 상태로 접합된 회로기판과 웨이퍼를 각개로 절단하는 단계로 이루어진다.
본 발명에 따른 CSP는 반도체회로와 본딩패드가 형성되고, 각 본딩패드에 솔더범프가 접합되어 있는 웨이퍼와, 상기 웨이퍼 위에 얹혀 결합된 회로기판으로서, 상면에는 외부단자가 접합되는 단자패드를, 하면에는 상기 솔더범프와 접합되는 연결패드를 갖고, 단자패드와 연결패드를 전기적으로 연결하는 배선패턴을 포함하는 회로기판과, 상기 웨이퍼와 회로기판 사이의 공간에 주입되어 있는 성형수지를 포함하는 것을 특징으로 한다.
여기서, 상기 웨이퍼의 본딩패드 위치 이외의 전영역에는 절연층이 덮여 있고, 상기 회로기판의 단자패드는 소정규격에 맞게 정렬되어 있으며 연결패드는 솔더범프가 접합된 본딩패드의 위치와 동일한 위치에 형성되어 있다.
웨이퍼에 접합된 회로기판의 상면 단자패드에는 솔더볼이 추가로 부착될 수 있고 상기 회로기판에 성형수지를 주입하기 위한 주입구가 형성되어 있는 것이 또한 바람직하다.
도면을 참조하여 본 발명에 따른 제조공정과 CSP소자를 구체적으로 설명한다. 도3a는 웨이퍼(100)에 형성된 본딩패드(102)에 솔더범프(105)를 형성하는 공정을 나타내고, 도3b는 이렇게 형성된 구조를 입체적으로 나타내는 사시도이다.
도3a에서, (a) 본딩패드(102)가 형성되어 있는 웨이퍼(100)를 준비한다. 웨이퍼(100)는 일반적인 웨이퍼가공 공정(wafer fabrication)에 의해 제작된다. (b) 본딩패드(102)가 노출되도록 절연층(104)을 씌운다. 이 절연층은 일반적인 반도체 제조공정상 이용되는 것과 완전히 똑같은 것으로, 보통 산화규소(SiO2) 또는 질화규소(Si3N4)이다. 본딩패드(102)를 노출시키기 위해서 포토리소그라피 공정과 에칭공정 등이 이용된다. (c) 노출된 본딩패드(102)에 솔더범프(105)를 접합한다.
이렇게 하여 제작된 웨이퍼의 구조가 도3b에 나타나 있다. 웨이퍼(100) 위에 솔더범프(105)가 불규칙적으로 산재해 있음을 알 수 있다. 이하, 이 상태의 웨이퍼를 "반제품"이라 부르기로 한다. 도3b에서 보듯이, 이 상태에서는 IC소자의 구실을 할 수가 없다. 단자가 불규칙적으로 흩어져 있기 때문이다. 따라서, 이 반제품의 산재한 솔더범프(105)로부터 정렬된 외부단자를 형성하는 공정이 필요하다.
본 발명에서는, 위에서 설명한 반제품 제조공정과 별도로 회로기판을 제조하는 공정이 포함된다. 도4a, b를 참조하여 설명한다. 도4a, b는 각각 본 발명에 따른 회로기판의 평면도와 저면도이다. 회로기판(110)의 표면(110a)에는 단자패드(112a~n)가 나란히 정렬되어 있고 회로기판(110)의 밑면(110b)에는 연결패드(114)가 불규칙적으로 흩어져 있다. 나중에 설명되지만, 단자패드(112a~n)에는 외부단자인 솔더볼이 접합되고, 각 연결패드(114)는 대응되는 위치의 각 본딩패드(102)와 접합된다. 단자패드(112a~n)와 연결패드(114) 끼리는 배선패턴(113)으로 연결되어 있다. 이러한 회로기판 역시 일반적인 공정에 의해 제작된다. 예를 들어, 에폭시 재질의 양면 구리도금판에 에칭으로 각각 단자패드, 배선패턴, 연결패드를 형성하고 윗면의 배선패턴과 아랫면의 연결패드를 관통홀(through hole 또는 via hole)을 통해 연결시킬 수 있다.
위와 같은 회로기판에서 상면의 단자패드(112a~n) 배열은 일반적인 패키지규격에 맞게 설계하고 하면의 연결패드(114)는 도3b에 도시된 반제품의 솔더범프(105)에 대응토록 설계한다. 이는 IC소자 설계단계에서 일괄적으로 설계할 수 있는 사항이다. 즉, 웨이퍼 설계시 본딩패드의 위치가 결정되면 자연히 연결패드의 위치가 결정되고, 이 연결패드와 외부단자패드가 연결되도록 배선패턴을 설계하면 된다.
도3a공정에 의해 제작된 반제품과 도4a, b와 같이 제작된 회로기판을 접합하는 공정이 도5와 도6에 도시되어 있다. 도5에는, 솔더범프(105)가 본딩패드에 접합된 반제품(100)에 회로기판(110)을 접합하는 모습이 나타나 있다. 회로기판(110)의 하면 연결패드(114)에 솔더범프(105)가 접합된다. 따라서, 웨이퍼(100) 상의 각 본딩패드(102)들이 회로기판의 각 단자패드(112)와 전기적으로 연결될 수 있다. 회로기판의 단자패드(112)에는 일반적인 CSP용 단자인 솔더볼(123)이 부착되어 외부단자가 된다(도6). 도6에는 또한, 회로기판(110)과 반제품(100) 사이의 공간에 성형수지(122)를 주입하는 것을 나타낸다. 성형수지(122)는 일반적인 수지주입기(120)에 의해 일반적인 방법으로 주입될 수 있다.
도7은 본 발명의 한 실시예를 나타내는 것으로서, 회로기판의 상면을 나타내는 그림이다. 생산성을 높히기 위해서 여러개의 회로기판(110)을 연배열하여(그에 따라 반제품도 연배열하여 제작해야 한다) 일괄적으로 제작한 후 수지주입구(116)를 통해 전면적에 걸쳐서 성형수지를 주입한 후 절단선(114)에 따라 최종적으로 절단하여 완성된 소자를 만드는 것을 나타내고 있다.
이상에서와 같이, 본 발명에 따르면 웨이퍼 상에 산재해 있는 본딩패드에 통상의 제조공정을 써서 곧바로 솔더범프를 접합하고, 정렬된 외부단자는 통상적인 회로기판의 배선패턴을 이용하여 구현할 수 있기 때문에 공정이 단순해지고 새로운 설비를 추가하지 않고 기존에 갖고 있던 설비를 그대로 이용하여 CSP소자를 제작할 수 있기 때문에 생산성 향상은 물론, 원가절감, 신뢰성향상을 꾀할 수 있다.

Claims (13)

  1. 웨이퍼에 반도체회로와 본딩패드를 형성하는 단계,
    본딩패드에 솔더범프를 접합하는 단계,
    회로기판의 상면에는 외부단자가 접합되는 단자패드를, 하면에는 상기 솔더범프와 접합되는 연결패드를 형성하고, 단자패드와 연결패드를 전기적으로 연결하는 배선패턴을 형성하는 단계,
    웨이퍼에 회로기판을 얹어 웨이퍼의 솔더범프와 회로기판의 연결패드를 접합하는 단계,
    웨이퍼와 회로기판 사이의 공간에 성형수지를 주입하는 단계를 포함하는 CSP제조방법.
  2. 제1항에 있어서 상기 솔더범프접합단계는, 본딩패드만 노출되도록 나머지 전 웨이퍼 영역에 절연층을 입히는 단계를 포함하는 CSP제조방법.
  3. 제1항에 있어서 상기 회로기판제작단계의, 단자패드는 소정규격으로 정렬하여 형성되고, 연결패드는 솔더범프가 접합된 본딩패드의 위치와 동일한 위치에 형성되는 것을 특징으로 하는 CSP제조방법.
  4. 제1항에 있어서 웨이퍼와 회로기판을 접합하는 단계 이후에, 회로기판의 단자패드에 솔더볼을 부착하는 단계를 추가로 포함하는 CSP제조방법.
  5. 복수의 웨이퍼를 연배열하여 각 웨이퍼마다 반도체회로와 본딩패드를 형성하는 단계,
    상기 본딩패드에 솔더범프를 접합하는 단계,
    복수의 기판을 연배열하여 각 기판마다 상면에는 외부단자가 접합되는 단자패드를, 하면에는 상기 솔더범프와 접합되는 연결패드를 형성하고, 단자패드와 연결패드를 전기적으로 연결하는 배선패턴을 형성하는 단계,
    연배열된 웨이퍼에 연배열된 회로기판을 얹어 솔더범프와 회로기판의 연결패드를 접합하는 단계,
    웨이퍼와 회로기판 사이의 공간에 성형수지를 주입하는 단계,
    연배열된 상태로 접합된 회로기판과 웨이퍼를 각개로 절단하는 단계를 포함하는 CSP제조방법.
  6. 제5항에 있어서 상기 솔더범프접합단계는, 본딩패드만 노출되도록 나머지 전 웨이퍼 영역에 절연층을 입히는 단계를 포함하는 CSP제조방법.
  7. 제5항에 있어서 상기 회로기판제작단계의, 단자패드는 소정규격으로 정렬하여 형성되고, 연결패드는 솔더범프가 접합된 본딩패드의 위치와 동일한 위치에 형성되는 것을 특징으로 하는 CSP제조방법.
  8. 제5항에 있어서 웨이퍼와 회로기판을 접합하는 단계 이후에, 회로기판의 단자패드에 솔더볼을 부착하는 단계를 추가로 포함하는 CSP제조방법.
  9. 반도체회로와 본딩패드가 형성되고, 각 본딩패드에 솔더범프가 접합되어 있는 웨이퍼,
    상기 웨이퍼 위에 얹혀 결합된 회로기판으로서, 상면에는 외부단자가 접합되는 단자패드를, 하면에는 상기 솔더범프와 접합되는 연결패드를 갖고, 단자패드와 연결패드를 전기적으로 연결하는 배선패턴을 포함하는 회로기판,
    상기 웨이퍼와 회로기판 사이의 공간에 주입되어 있는 성형수지를 포함하는 것을 특징으로 하는 CSP소자.
  10. 제9항에 있어서 상기 웨이퍼의 본딩패드 위치 이외의 전영역에는 절연층이 덮여 있는 것을 특징으로 하는 CSP소자.
  11. 제9항에 있어서 상기 회로기판의 단자패드는 소정규격에 맞게 정렬되어 있고, 연결패드는 솔더범프가 접합된 본딩패드의 위치와 동일한 위치에 형성되어 있는 것을 특징으로 하는 CSP소자.
  12. 제9항에 있어서 웨이퍼에 접합된 회로기판의 상면 단자패드에 솔더볼이 추가로 부착되어 있는 CSP소자.
  13. 제9항에 있어서 상기 회로기판에 성형수지를 주입하기 위한 주입구가 형성되어 있는 것을 특징으로 하는 CSP소자.
KR1019980033002A 1998-08-14 1998-08-14 Csp소자 제조방법과 제조된 csp소자 KR100269539B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980033002A KR100269539B1 (ko) 1998-08-14 1998-08-14 Csp소자 제조방법과 제조된 csp소자
JP11215066A JP2000068415A (ja) 1998-08-14 1999-07-29 チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980033002A KR100269539B1 (ko) 1998-08-14 1998-08-14 Csp소자 제조방법과 제조된 csp소자

Publications (2)

Publication Number Publication Date
KR20000013881A true KR20000013881A (ko) 2000-03-06
KR100269539B1 KR100269539B1 (ko) 2000-10-16

Family

ID=19547223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033002A KR100269539B1 (ko) 1998-08-14 1998-08-14 Csp소자 제조방법과 제조된 csp소자

Country Status (2)

Country Link
JP (1) JP2000068415A (ko)
KR (1) KR100269539B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538337B2 (en) 2000-08-17 2003-03-25 Samsung Electronics Co., Ltd. Ball grid array package for providing constant internal voltage via a PCB substrate routing configuration
KR100416586B1 (ko) * 2000-08-17 2004-02-05 삼성전자주식회사 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640659B1 (ko) * 2005-08-01 2006-11-01 삼성전자주식회사 가요성 인쇄회로 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538337B2 (en) 2000-08-17 2003-03-25 Samsung Electronics Co., Ltd. Ball grid array package for providing constant internal voltage via a PCB substrate routing configuration
KR100416586B1 (ko) * 2000-08-17 2004-02-05 삼성전자주식회사 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지

Also Published As

Publication number Publication date
KR100269539B1 (ko) 2000-10-16
JP2000068415A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
US7087992B2 (en) Multichip wafer level packages and computing systems incorporating same
US9030029B2 (en) Chip package with die and substrate
US7413929B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
US7145225B2 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US7511376B2 (en) Circuitry component with metal layer over die and extending to place not over die
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US7173330B2 (en) Multiple chip semiconductor package
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US6462420B2 (en) Semiconductor chip and semiconductor device having a chip-on-chip structure
US20080237828A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US20080237879A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
KR20020059851A (ko) 웨이퍼 레벨에서 형성된 집적 회로 패키지
US9324681B2 (en) Pin attachment
US6677219B2 (en) Method of forming a ball grid array package
US6841884B2 (en) Semiconductor device
KR20080077936A (ko) 다이 수용 관통홀 및 접속 관통홀을 구비한 반도체디바이스 패키지 및 제조 방법
US6979907B2 (en) Integrated circuit package
KR100269539B1 (ko) Csp소자 제조방법과 제조된 csp소자
KR20030052655A (ko) 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee