JP2003086754A - 半導体集積回路モジュールとその製造方法及び使用方法 - Google Patents

半導体集積回路モジュールとその製造方法及び使用方法

Info

Publication number
JP2003086754A
JP2003086754A JP2001275887A JP2001275887A JP2003086754A JP 2003086754 A JP2003086754 A JP 2003086754A JP 2001275887 A JP2001275887 A JP 2001275887A JP 2001275887 A JP2001275887 A JP 2001275887A JP 2003086754 A JP2003086754 A JP 2003086754A
Authority
JP
Japan
Prior art keywords
package
integrated circuit
semiconductor integrated
power supply
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001275887A
Other languages
English (en)
Other versions
JP2003086754A5 (ja
JP3944369B2 (ja
Inventor
Takahiro Sasakura
隆弘 笹倉
Seiichi Abe
誠一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001275887A priority Critical patent/JP3944369B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to EP05028092A priority patent/EP1650804A3/en
Priority to EP05028093A priority patent/EP1650805A3/en
Priority to EP02003595A priority patent/EP1294023B1/en
Priority to DE60227139T priority patent/DE60227139D1/de
Priority to US10/077,779 priority patent/US6777795B2/en
Publication of JP2003086754A publication Critical patent/JP2003086754A/ja
Publication of JP2003086754A5 publication Critical patent/JP2003086754A5/ja
Application granted granted Critical
Publication of JP3944369B2 publication Critical patent/JP3944369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】電源とＬＳＩパッケージとの間の給電距離を縮
めることができず、電源変動の影響を受けやすい等の課
題があった。 【解決手段】ＬＳＩパッケージ面に電源モジュールを搭
載する。ＬＳＩと電源モジュールとの給電距離を縮める
ことができる。その結果、電源ノイズを低減することが
でき、電源部の高効率・高速応答、さらに放射電磁界を
低減できる。また、各ＬＳＩパッケージが自己に必要な
電源モジュールを有することで、パッケージが搭載され
る基板に、必要な電源の種類（電圧種）ｗを減らすこと
ができる。この結果、実装効率の向上が図れ、かつ、基
板を安価に製造することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路又
は半導体チップを収めたパッケージ及びこれに給電する
電源モジュールに関し、特に、そのパッケージの表面に
垂直な方向に近接して設けた電源モジュールを有する半
導体集積回路モジュールに関する。
【０００２】
【従来の技術】近年の半導体集積回路（ＬＳＩ）の進歩
はめざましく、ＬＳＩチップは小型化／高集積化が要求
されているため、ＬＳＩ製造プロセスの微細化が進んで
いる。それに伴い、ＬＳＩチップへ供給する電源電圧は
従来の５Ｖから３.３Ｖ、２.５Ｖと低電圧化し、最近で
は１.５Ｖ以下といった電圧で動作するＬＳＩやＩＣが
登場してきた。
【０００３】ＬＳＩ等に供給する電源電圧の低下により
ＬＳＩ等の消費電力が小さくできるといった利点がある
一方で、従来は問題にならなかった程度の電源変動がＬ
ＳＩチップの動作に影響する問題も発生している。この
問題を解決するため、特開平１１−１７７０１５公報や
特開２００１−６８５８３公報記載の技術は、半導体パ
ッケージ上面または近傍にバイパスコンデンサなどの電
子部品を搭載している。
【０００４】また、従来の５Ｖ単一電源から低電圧化が
進むにつれ、ひとつのＬＳＩパッケージに対して、これ
に供給する複数の電源電圧が必要となったり、ＬＳＩや
ＩＣによって必要な電源電圧が異なるため、複数のＬＳ
Ｉパッケージが搭載された基板（プリント配線板、プリ
ント配線ボード）の上に、複数の電源を搭載する必要が
でてきた。
【０００５】
【発明が解決しようとする課題】特開平１１−１７７０
１５公報や特開２００１−６８５８３公報記載の技術で
は、バイパスコンデンサとＬＳＩチップの距離を縮める
ことにより電源変動の影響を少なくすることはできる
が、電源と、その負荷となるＬＳＩチップとの間の給電
距離を縮めることができない。このため、電源の低電圧
化の傾向と相俟って、給電経路から電磁ノイズが発生し
やすく、また、外部からの電磁ノイズの影響を受けやす
い。
【０００６】更に、複数の電源電圧を必要とする基板で
は、相互にノイズの影響を受けやすいばかりでなく、基
板の実装効率も悪くなってしまう。
【０００７】
【課題を解決するための手段】半導体集積回路（ＩＣ、
ＬＳＩ）を収納し、又は、封止するパッケージの上に、
パッケージの表面に垂直な方向に、電源モジュールを搭
載する。電源モジュールのピン配置を規格化する。パッ
ケージとこれに近接配置された電源モジュールとを半導
体集積回路モジュールとして取り扱う。ＬＳＩ等のチッ
プの内部に設けられた電圧変動検出回路部に、電源モジ
ュールの入出力電圧等の信号を入力する。
【０００８】この結果、電源モジュールとその負荷とな
るＬＳＩ等のチップとの給電距離を縮めることが可能な
ため、電源ノイズの放射を低減できる。また、給電距離
を縮めることで給電ラインの抵抗及びインダクタンスが
小さくなるので、電源モジュールの電源部の効率が高ま
り、電源電圧の変動が少なくなり、高速応答が可能とな
る。
【０００９】更に、ＬＳＩパッケージを複数有する基板
において、それぞれのパッケージに必要な電源モジュー
ルを個々のパッケージが搭載できるので、これらを半導
体集積回路モジュールとして取り扱うことで、基板上に
必要な電源の種類（電圧種）を減らすことができ、基板
の実装効率が向上する。また、電源が１種類の場合で
も、電源モジュールをＬＳＩパッケージ上面に実装でき
るので、基板の実装効率が向上する。
【００１０】
【発明の実施の形態】Ａ）はじめに図１２を用いて従来
技術との差異を説明し、次に図１から図１１を用いて本
発明を説明する。図１２の右側に、本発明の実施の形態
である、ＬＳＩパッケージ１３の表面に垂直な方向に電
源モジュール１１を搭載し、更に、これらを基板１６に
配置した構造を示す。ＬＳＩパッケージ１３はＬＳＩチ
ップ１９を収納しており、モジュール１１からチップ１
９を経てモジュール１１に戻る給電経路は図示されるよ
うに短くなっている。また、パッケージ１３のシールド
面に近接してモジュール１１が設けられており、モジュ
ール１１からの電磁ノイズの不要輻射を有効に抑制する
構成となっている。
【００１１】図１２の左側に、従来の構造を示す。つま
り図１２の左側では、電源モジュール１１とＬＳＩパッ
ケージ１３が、それぞれ、基板１６に実装されている。
このように電源モジュール１１をＬＳＩパッケージ１３
に近接して配置しても、基板１６の内層３２１、３２２
を介して給電する距離が必要となる。
【００１２】この場合、電源モジュール１１からＬＳＩ
チップ１９を経て、電源モジュール１１に戻る給電経路
は図示されるように、図１２の右側の構造に比べて長く
なる。この給電経路は、所定の周波数の電磁波に対して
はアンテナに等価であり、モジュール１１やチップ１９
を電磁ノイズ源とすれば、不要な電磁波を放射する経路
となる。逆に、所定の周波数の電磁波を受信し、ＬＳＩ
チップの動作に影響を与えることにもなる。
【００１３】図１２の右側に示す構造とすることで、給
電距離を従来の構成より格段に短縮することができ、電
源ノイズの低減、また、電源部の高効率・高速応答、放
射電磁界の低減が実現できる。
【００１４】近年ではＧＨｚオーダで動作するＬＳＩチ
ップもあり、数ｃｍの給電経路はＧＨｚオーダのアンテ
ナに等価になる恐れもある。しかし、ＬＳＩチップが発
生するＧＨｚオーダの電磁波は、電源モジュールの動作
に悪影響を及ぼさない。なぜなら１）電源モジュール自
体がＧＨｚオーダの電磁波に対して応答できないこと、
かつ、２）電源モジュールの回路自体がコモンモードで
遮蔽されており、外部からの電磁波の影響を受けにくい
こと等の理由による。よって、図１２の右側の構成によ
り、ＧＨｚオーダで動作するＬＳＩチップの上に電源モ
ジュールを搭載しても、特に問題は生じない。
【００１５】Ｂ）次に本発明の実施の形態を、図１から
図１１を用いて説明する。図１及び図２は、本発明を適
用したＬＳＩモジュール２３の第１の実施例である。図
２は図１の断面図となっている。
【００１６】ヒートスプレッダ２８に、電源モジュール
１１を取り付ける穴を設け、モジュール１１のリードが
ＬＳＩパッケージ２９の上面にある電極１２（図示せ
ず）に接続できるよう構成している。ＬＳＩパッケージ
２９は、その製造の初期の段階からヒートスプレッダ２
８を設けた基板構成とし、上記の穴を開けても良い。
尚、ヒートスプレッダ２８や、後述のヒートシンク１７
は、パッケージ又はＬＳＩチップの熱を放出する放熱板
の作用を有する。
【００１７】スルーホール３０１（図２）は、半田ボー
ル１８１と電極１２１を接続している。これにより、電
源モジュール１１へ入力電力を供給し、電源モジュール
１１により規定された電圧Ｖｍｏが、電極１２２とスル
ーホール３０２、ボンディングワイヤ１５６を介してＬ
ＳＩチップ１９へ供給される。これにより、ＬＳＩチッ
プ１９への給電距離は従来技術と比較して短くなるの
で、電源ノイズの低減、また、電源部の高効率・高速応
答、放射電磁界の低減が実現できる。
【００１８】尚、チップ１９は銀ペースト３１（図２）
によりヒートスプレッダ２８に固定され、ボンディング
ワイヤ１５３〜１５６により、ＬＳＩパッケージ１３と
所定の電気的接続を行なった後、チップ封止樹脂２２を
用いてパッケージ１３に封止され、収納されている。
【００１９】また、ＬＳＩチップ１９と電源モジュール
１１の間にヒートスプレッダ２８があり、これが電磁シ
ールドの役割も果たすため、チップ１９は電源モジュー
ル１１によるノイズの影響を受けにくくなっている。
【００２０】図３、図４は本発明のＬＳＩモジュール２
３の第２の実施の態様である。図４は図３の断面図とな
っている。電源モジュール１１には、その中央に開口が
設けられ、ヒートシンク１７は、その開口を介して、電
源モジュール１１の負荷であるＬＳＩチップ１９に取り
付けられている（図４）。チップ１９はチップ封止樹脂
２３によりＬＳＩパッケージ１３に固定されている。
【００２１】電源モジュール１１とＬＳＩパッケージ１
３は、半田ボール１８２（図４）を介して接続される。
これにより、ＬＳＩチップ１９の放熱を妨げることなく
電源モジュール１１をＬＳＩパッケージ１３に搭載する
ことができる。尚、図５に、ＬＳＩチップ１９の発熱が
ヒートシンク１７を必要としない場合の、ＬＳＩモジュ
ール２３の外観を示す。ＬＳＩチップの発熱が少ない場
合には、第１又は第３の実施例に示すＬＳＩモジュール
構成とすれば、電磁ノイズの不要輻射をより効果的に抑
制することができる。
【００２２】図６、図７に、本発明を適用したＬＳＩモ
ジュール２３の第３の実施例を示す。ＬＳＩパッケージ
１３の上面にある電極１２を介して電気的接続を行いつ
つ、電源モジュール１１を搭載する。
【００２３】ボンディングワイヤ１５１（図７）は、Ｌ
ＳＩリードピン１４と電極１２を接続している。これに
より、電源モジュール１１への入力となる電力を供給
し、電源モジュール１１により規定された出力電力が、
電極１２とＬＳＩチップ１９間を接続するボンディング
ワイヤ１５２を介してＬＳＩチップ１９へ供給される。
【００２４】これにより、ＬＳＩチップ１９への給電距
離は従来と比較して短くなるので、電源ノイズの低減、
また、電源部の高効率・高速応答、放射電磁界の低減が
実現できる。
【００２５】図８に示すように、電極１２のパターンを
共通化しておけば、これらに接続されるべく規格化され
たピン配置を有する電源モジュール１１を、他の種類の
ＩＣやＬＳＩパッケージ１３に搭載でき、部品共通化に
よるコスト低減の効果がある。
【００２６】また、電源モジュール１１とＬＳＩパッケ
ージ１３を、半田接続、ソケットその他容易に取り付け
取り外し可能な接続としておけば、ＬＳＩモジュール２
３の製造中または製造後に、電源モジュール１１に不具
合が発生しても、モジュール１１のみの交換が可能とな
るので、モジュール２３の製造コストを低減することが
できる。
【００２７】図９に、本発明を適用したＬＳＩモジュー
ル２３の第４の実施例を示す。電源モジュール構成要素
２０１〜２０４を、ＬＳＩパッケージ１３の上に配置し
た。この構成によっても、第１の実施例と同様に、ＬＳ
Ｉチップ１９の放熱を妨げることはない。但し、本発明
が適用される環境下では、ＬＳＩパッケージ１３で必要
とされる電源の電圧Ｖｐは、電源モジュール１１の出力
電圧Ｖｍｏであり、電源モジュール１１の入力電圧Ｖｍ
ｉより低いことが通常となる。
【００２８】このため、１）ＬＳＩパッケージ１３を単
に通過したＶｍｉなる電圧にパッケージ１３が耐え得る
構造となっていること、２）Ｖｍｉなる入力電圧は、Ｌ
ＳＩパッケージ１３の電源モジュール構成要素２０１〜
２０４のみに印加され、パッケージ１３の他の電子素子
に印加されないこと、３）電源モジュール１１の出力電
圧Ｖｍｏのみが、ＬＳＩパッケージ１３の他の電子素子
に印加されるようパッケージ１３が構成されていること
等が条件となる。
【００２９】ＬＳＩチップ１９の入力電圧が５Ｖから
３.３Ｖ、２.５Ｖと低電圧化しており、このようなＬＳ
Ｉチップ１９を製造するプロセス技術と、電源モジュー
ル１１を製造するプロセス技術は通常異なり、ＬＳＩチ
ップ１９は、電源モジュール１１へ印加されるＶｍｉな
る電圧に耐えられない。このため、ＬＳＩパッケージ１
３の配線構造により、チップ１９とモジュール構成要素
２０１〜２０４を絶縁する必要があるためである。
【００３０】図１０は、本発明を適用したＬＳＩモジュ
ール２３の第５の実施例である。ＬＳＩチップ１９に対
する電源供給ラインの電源変動の許容範囲は、一般に、
基準値の５〜１０％以内である。従来技術では、ＬＳＩ
モジュールに電源モジュール１１が搭載されていなかっ
たため、ＬＳＩモジュールに対する電源変動の許容範囲
は、ＬＳＩチップ１９に対する電源変動の許容範囲と等
しくなる。本発明を適用すれば、ＬＳＩモジュール２３
に対する電源供給は、電源モジュール１１を経由してＬ
ＳＩチップ１９に送られるので、ＬＳＩチップ１９に対
する電源変動の許容範囲は、電源モジュール１１に対す
る電源変動の許容範囲と為し得る。
【００３１】電源モジュール１１に対する電源変動の許
容範囲は、一般に、基準値の１０〜２０％以内で良いた
め、ＬＳＩチップ１９に対する電源変動の許容範囲が広
がり、ＬＳＩモジュール２３の動作範囲が向上する。ま
た、電源変動を検出するためにＬＳＩチップ１９の内部
に設けられた、電圧変動検出回路部２７は、ＬＳＩチッ
プ１９に対する電源供給ライン２５だけでなく、ＬＳＩ
モジュールに対する電源供給ライン２４を監視するこ
と、つまり電圧変動検出用ライン２６を設けて、チップ
１９に印加される異常電圧を早期に検出する。
【００３２】図１１は、図１０のＬＳＩモジュール２３
における、ＬＳＩチップ１９と電源モジュール１１間の
双方向制御の方法を説明するフローチャートである。
【００３３】電源モジュール１１から電源電圧１が供給
されると、ＬＳＩチップ１９は、スタートアップシーケ
ンスを開始する。ここで、ＬＳＩチップ１９が高速動作
を必要としているために通常より高めの電圧が必要であ
るときは、ＬＳＩチップ１９から電源モジュール１１へ
制御信号１を出力する。
【００３４】電源モジュール１１は、制御信号１を受信
し、要求された電源電圧２を出力する。また逆に、ＬＳ
Ｉチップ１９が、低消費電力モードになり通常より低め
の電圧でよい場合には、ＬＳＩチップ１９から電源モジ
ュール１１へ制御信号２を出力する。電源モジュール１
１は、制御信号２を受信し、要求された電源電圧３を出
力する。
【００３５】さらに、電源モジュール１１が異常を検出
した場合には、電源モジュール１１からＬＳＩチップ１
９に対し制御信号３を出力する。ＬＳＩチップ１９は、
制御信号３を受信し、シャットダウン処理を行う。
【００３６】Ｃ）次に、本発明を適用した半導体集積回
路モジュールの製造方法について簡単に説明する。 １）ＬＳＩパッケージと、電源モジュールを用意する。
ＬＳＩパッケージは、第１の実施例（図１）で示すよう
な、ヒートスプレッダ２８を表面に有し、所定の個所
に、電気的接続を行なうための穴がもうけられている。
【００３７】これらの電気的接続は、複数の電源モジュ
ールと接続可能とするため、接続パターンやピン配置を
共通化、規格化しておく。また、第２の実施例（図３）
に示すように、ヒートシンク１７を取り付け可能であっ
てもよい。ＬＳＩパッケージの発熱が少なければ、第３
の実施例（図６）のように、ヒートシンクやヒートスプ
レッダを設けなくとも良い。
【００３８】第４の実施例（図９）の場合には、パッケ
ージ１３における、電源モジュールの配線とＬＳＩチッ
プの配線とは、十分な絶縁がなされる。また、ＬＳＩチ
ップ内部に、電圧変動検出回路部２７を設けておく。
【００３９】電源モジュールは、第１の実施例のよう
に、ピンによりＬＳＩパッケージ２９に接続されてもよ
いし、第２の実施例のように、半田ボールにより１８２
により接続されてもよい。パッケージの発熱量に応じ
て、適宜、ヒートシンク１７をパッケージに取り付ける
ための開口を設ける。第４の実施例を製造するために
は、パッケージ１３において、電源モジュールのための
配線が、必要な電源入出力を除き、ＬＳＩチップの配線
と絶縁されている必要がある。
【００４０】２）ＬＳＩパッケージと、電源モジュール
とを、これらが搭載される基板の実装効率を落とさぬた
め、これらを重ねて基板に搭載する。本発明を適用した
実施例では、電源モジュールがＬＳＩパッケージの鉛直
上面に積み重ねられているが、電源モジュール上にＬＳ
Ｉパッケージを積んでも良い。この場合、電源モジュー
ルの配線と、ＬＳＩチップの配線とを絶縁し、電源モジ
ュールを経由して基板に電気的接続がなされるような、
バイパス線路を設ける必要がある。
【００４１】
【発明の効果】電源ノイズを低減でき、電源部の高効率
・高速応答、さらに電磁波の不要輻射を低減できる。
【００４２】電源モジュールとその負荷となるＬＳＩ等
のチップとの給電距離を縮めることが可能なため、電源
ノイズの放射を低減できる。給電距離を縮めることで給
電ラインの抵抗及びインダクタンスが小さくなるので、
電源モジュールの電源部の効率が高まり、電源電圧の変
動が少なくなり、高速応答が可能となる。
【００４３】また、ＬＳＩパッケージを複数有する基板
において、それぞれのパッケージに必要な電源モジュー
ルを個々のパッケージが搭載できるので、これらを半導
体集積回路モジュールとして取り扱うことで、基板上に
必要な電源の種類（電圧種）を減らすことができ、電源
モジュール以外の電子回路を搭載する、基板の実装効率
が向上する。電源が１種類の場合でも、電源モジュール
をＬＳＩパッケージ上面に実装できるので、基板の実装
効率が向上する。これにより基板の表面及び内部の電源
プレーンを１面とでき、基板を安価に製造できる。
【００４４】更に、電源モジュールのピン配置を共通化
することで、電源モジュールとＬＳＩパッケージの規格
化ができるため、ＬＳＩパッケージごとに電源モジュー
ルを設計する必要がなくなり、設計工数を削減し、製造
原価を低減することができる。
【００４５】
【図面の簡単な説明】
【図１】本発明を適用した第１の実施例であるＬＳＩモ
ジュールを示す概念図である。
【図２】図１のＬＳＩモジュールの縦断面を示す図であ
る。
【図３】本発明を適用した第２の実施例であるＬＳＩモ
ジュールを示す概念図である。
【図４】図３のＬＳＩモジュールの縦断面を示す図であ
る。
【図５】図３のＬＳＩモジュールの変形例を示す概念図
である。
【図６】本発明を適用した第３の実施例であるＬＳＩモ
ジュールを示す概念図である。
【図７】図６のＬＳＩモジュールの縦断面を示す図であ
る。
【図８】図６のＬＳＩモジュールのピン配置の規格化を
示す概念図である。
【図９】本発明を適用した第４の実施例であるＬＳＩモ
ジュールを示す概念図である。
【図１０】本発明を適用した第５の実施例であるＬＳＩ
モジュールを示す概念図である。
【図１１】図１０のＬＳＩモジュールにおける、ＬＳＩ
チップと電源モジュールとの間の制御方法を説明するフ
ローチャートである。
【図１２】本発明を適用したＬＳＩモジュールと、従来
技術との差異を説明するための図である。
【符号の説明】
１１…電源モジュール １２、１２１〜１２２…電極 １３…ＬＳＩパッケージ １４…ＬＳＩリードピ
ン １５１〜１５６…ボンディングワイヤ １６…基板 １７…ヒートシンク １８１〜１８２…半田ボール １９…ＬＳＩチップ ２０１〜２０４…電源モジュール構成要素 ２２…チップ封止樹脂 ２３…ＬＳＩモジュー
ル ２４…ＬＳＩモジュールに対する電源供給ライン ２５…ＬＳＩチップに対する電源供給ライン ２６…電圧変動検出用ライン ２７…電圧変動検出回路部 ２８…ヒートスプレッダ ２９…ＬＳＩパッケージ（基板構成） ３０１、３０２…スルーホール ３１…銀ペースト ３２１〜３２２…基板の内層

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】半導体集積回路を封止したパッケージと、
    当該パッケージに搭載され当該パッケージに給電する電
    源モジュールを有する半導体集積回路モジュール。
  2. 【請求項２】請求項１記載の半導体集積回路モジュール
    において、 前記電源モジュールは、電源チップ単体、又は、電源チ
    ップ単体及びその周辺部品と、複数の電極を有し、 前記パッケージは、その表面に電極を設け、該電極と前
    記電源モジュールの電極とを電気的に接続することで、
    該パッケージに前記電源モジュールを搭載し、かつ、前
    記電源モジュールから該パッケージへ給電する半導体集
    積回路モジュール。
  3. 【請求項３】半導体集積回路を封止したパッケージであ
    って、当該パッケージに給電する電源モジュールの構成
    要素を、当該パッケージに設けた半導体集積回路モジュ
    ール。
  4. 【請求項４】請求項２記載の半導体集積回路モジュール
    において、 前記パッケージに封止された半導体集積回路と、前記電
    源モジュールとの間にインタフェースを有し、双方向に
    制御する機能を有する半導体集積回路モジュール。
  5. 【請求項５】請求項４記載の半導体集積回路モジュール
    において、前記電源モジュールが前記パッケージから取
    り外し可能である半導体集積回路モジュール。
  6. 【請求項６】請求項２記載の半導体集積回路モジュール
    において、 前記電源モジュールを搭載した状態であっても、前記パ
    ッケージに封止された半導体集積回路へ、放熱器を取り
    付け可能である半導体集積回路モジュール。
  7. 【請求項７】請求項６記載の半導体集積回路モジュール
    において、 前記電源モジュールは開口を有し、当該開口を介して、
    前記放熱器を取り付け可能である半導体集積回路モジュ
    ール。
  8. 【請求項８】請求項２記載の半導体集積回路モジュール
    において、 前記パッケージの入力電圧より、前記電源モジュールの
    出力電圧の方が小さい半導体集積回路モジュール。
  9. 【請求項９】次の２つの手順を順序不同で行なうステッ
    プと、 １）半導体集積回路をパッケージに固定し、封止するこ
    と ２）パッケージに放熱板を設けること 前記パッケージに給電する電源モジュールを、前記パッ
    ケージの表面にほぼ垂直な方向から、前記放熱板を介し
    て、搭載するステップとを有する半導体集積回路モジュ
    ールの製造方法。
  10. 【請求項１０】半導体集積回路をパッケージに固定し、
    封止するステップと、 前記パッケージに給電する電源モジュールを、前記パッ
    ケージの表面にほぼ垂直な方向から、搭載するステップ
    とを有する半導体集積回路モジュールの製造方法。
  11. 【請求項１１】請求項１０記載の半導体集積回路モジュ
    ールの製造方法において、 更に、前記パッケージに、前記電源モジュールに設けら
    れた開口を介して、放熱板を設けるステップとを有する
    半導体集積回路モジュールの製造方法。
  12. 【請求項１２】次の３つの手順を順序不同で行なうステ
    ップを有する半導体集積回路モジュールの製造方法。 １）パッケージに少なくとも２系統の配線を設けること ２）半導体集積回路をパッケージの１つの系統の配線に
    固定し、封止すること ３）パッケージに給電する電源モジュールの構成要素
    を、前記パッケージのもう１つの系統の配線に接続する
    こと
  13. 【請求項１３】請求項１２記載の半導体集積回路モジュ
    ールの製造方法において、更に、前記パッケージに放熱
    板を設けるステップを有する半導体集積回路モジュール
    の製造方法。
  14. 【請求項１４】請求項９、１０、又は１２記載のいづれ
    か１つの半導体集積回路モジュールの製造方法におい
    て、 半導体集積回路をパッケージに固定する前に、 当該半導体集積回路の内部に、半導体集積回路モジュー
    ルへ供給される電源と、前記半導体集積回路へ供給され
    る電源との双方を監視する電圧変動検出回路部を設ける
    ステップ有する半導体集積回路モジュールの製造方法。
  15. 【請求項１５】半導体集積回路を封止したパッケージ
    と、当該パッケージに搭載され当該パッケージに給電す
    る電源モジュールを有する半導体集積回路モジュールの
    使用方法であって、 電源モジュールから半導体集積回路に対し第１の電圧が
    供給されるステップと、 半導体集積回路が、スタートアップシーケンスを開始す
    るステップと、 半導体集積回路が、電源モジュールへ第１の制御信号を
    出力するステップと、 電源モジュールが、第１の制御信号に応答して、半導体
    集積回路に対し、第２の電圧を出力するステップとを含
    む半導体集積回路モジュールの使用方法。
  16. 【請求項１６】半導体集積回路を封止したパッケージ
    と、当該パッケージに搭載され当該パッケージに給電す
    る電源モジュールを有する半導体集積回路モジュールの
    使用方法であって、 電源モジュールから半導体集積回路に対し第１の電圧が
    供給されるステップと、 半導体集積回路が、スタートアップシーケンスを開始す
    るステップと、 電源モジュールが、半導体集積回路に対し、第３の制御
    信号を出力するステップと、 半導体集積回路が、第３の制御信号を受信し、シャット
    ダウン処理を行うステップとを含む半導体集積回路モジ
    ュールの使用方法。
JP2001275887A 2001-09-12 2001-09-12 半導体集積回路モジュール及びその使用方法 Expired - Fee Related JP3944369B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001275887A JP3944369B2 (ja) 2001-09-12 2001-09-12 半導体集積回路モジュール及びその使用方法
EP05028093A EP1650805A3 (en) 2001-09-12 2002-02-15 Semiconductor integrated circuit modules, manufacturing methods and usage thereof
EP02003595A EP1294023B1 (en) 2001-09-12 2002-02-15 Semiconductor integrated circuit modules, manufacturing methods and usage thereof
DE60227139T DE60227139D1 (de) 2001-09-12 2002-02-15 Halbleiter-IC-Module, Herstellungsmethode und Verwendung
EP05028092A EP1650804A3 (en) 2001-09-12 2002-02-15 Semiconductor integrated circuit modules, manufacturing methods and usage thereof
US10/077,779 US6777795B2 (en) 2001-09-12 2002-02-20 Semiconductor integrated circuit modules, manufacturing methods and usage thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001275887A JP3944369B2 (ja) 2001-09-12 2001-09-12 半導体集積回路モジュール及びその使用方法

Publications (3)

Publication Number Publication Date
JP2003086754A true JP2003086754A (ja) 2003-03-20
JP2003086754A5 JP2003086754A5 (ja) 2005-06-02
JP3944369B2 JP3944369B2 (ja) 2007-07-11

Family

ID=19100674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001275887A Expired - Fee Related JP3944369B2 (ja) 2001-09-12 2001-09-12 半導体集積回路モジュール及びその使用方法

Country Status (4)

Country Link
US (1) US6777795B2 (ja)
EP (3) EP1650804A3 (ja)
JP (1) JP3944369B2 (ja)
DE (1) DE60227139D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179484A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体記憶装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
US7732904B2 (en) * 2003-10-10 2010-06-08 Interconnect Portfolio Llc Multi-surface contact IC packaging structures and assemblies
WO2005050708A2 (en) * 2003-11-13 2005-06-02 Silicon Pipe, Inc. Stair step printed circuit board structures for high speed signal transmissions
US7250672B2 (en) * 2003-11-13 2007-07-31 International Rectifier Corporation Dual semiconductor die package with reverse lead form
US7652381B2 (en) 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
EP1744604B1 (en) * 2005-07-12 2010-12-29 Alcatel Lucent Amplifier with feedback bridge
DE102006033175A1 (de) * 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung
US8253420B2 (en) * 2009-12-04 2012-08-28 Volterra Semiconductor Corporation Integrated electrical circuit and test to determine the integrity of a silicon die
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444298A (en) * 1993-02-04 1995-08-22 Intel Corporation Voltage converting integrated circuit package
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US5556811A (en) * 1993-12-21 1996-09-17 Intel Corporation Method of optimizing operating parameters of an integrated circuit package having a voltage regulator mounted thereon
US5440520A (en) * 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
JPH08279593A (ja) 1995-04-04 1996-10-22 Nec Corp 高密度実装を可能にした半導体装置
US5694297A (en) * 1995-09-05 1997-12-02 Astec International Limited Integrated circuit mounting structure including a switching power supply
US5808377A (en) * 1996-01-11 1998-09-15 Intel Corporation Power supply contention prevention circuit
JPH11177015A (ja) 1997-12-11 1999-07-02 Canon Inc 半導体パッケージおよび半導体パッケージ実装用中間基板
US6159765A (en) * 1998-03-06 2000-12-12 Microchip Technology, Incorporated Integrated circuit package having interchip bonding and method therefor
US6181008B1 (en) * 1998-11-12 2001-01-30 Sarnoff Corporation Integrated circuit power supply
JP2000349228A (ja) 1999-06-09 2000-12-15 Hitachi Ltd 積層型半導体パッケージ
JP4012655B2 (ja) 1999-08-30 2007-11-21 京セラ株式会社 半導体装置
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
US6394175B1 (en) * 2000-01-13 2002-05-28 Lucent Technologies Inc. Top mounted cooling device using heat pipes
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179484A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
US6777795B2 (en) 2004-08-17
US20030047800A1 (en) 2003-03-13
EP1650804A3 (en) 2010-09-08
EP1294023B1 (en) 2008-06-18
EP1294023A3 (en) 2004-12-29
EP1650804A2 (en) 2006-04-26
EP1650805A3 (en) 2010-09-08
EP1650805A2 (en) 2006-04-26
DE60227139D1 (de) 2008-07-31
EP1294023A2 (en) 2003-03-19
JP3944369B2 (ja) 2007-07-11

Similar Documents

Publication Publication Date Title
US6346743B1 (en) Embedded capacitor assembly in a package
US7049696B2 (en) IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
US7714428B2 (en) High power semiconductor package and method of making the same
US7583511B2 (en) Semiconductor die package with internal bypass capacitors
US7265995B2 (en) Array capacitors with voids to enable a full-grid socket
JP3944369B2 (ja) 半導体集積回路モジュール及びその使用方法
TW202040763A (zh) 安裝構造體
WO2013098929A1 (ja) 半導体チップ及びそれを搭載した半導体モジュール
JP2003086754A5 (ja)
US20080036049A1 (en) Stacked integration module and method for manufacturing the same
JP2012009717A (ja) 半導体チップ及びそれを搭載した半導体モジュール
US6627978B2 (en) Chip package enabling increased input/output density
US8288852B2 (en) Semiconductor device
US11915987B2 (en) Semiconductor device
JP7362380B2 (ja) 配線基板及び半導体装置
KR20220128239A (ko) 시스템 인 패키지
US7312522B2 (en) Mounting member of semiconductor device, mounting configuration of semiconductor device, and drive unit of semiconductor device
JP2004221260A (ja) 半導体装置
JP3846777B2 (ja) ボールグリッドアレイパッケージ
JP2003007914A (ja) 半導体装置
US20230099673A1 (en) Semiconductor device and semiconductor module
KR100416586B1 (ko) 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지
JP2002050712A (ja) 電源給電システム
JPH05267561A (ja) 高速処理用電子部品搭載用基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040811

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040811

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees