JP3944369B2 - 半導体集積回路モジュール及びその使用方法 - Google Patents
半導体集積回路モジュール及びその使用方法 Download PDFInfo
- Publication number
- JP3944369B2 JP3944369B2 JP2001275887A JP2001275887A JP3944369B2 JP 3944369 B2 JP3944369 B2 JP 3944369B2 JP 2001275887 A JP2001275887 A JP 2001275887A JP 2001275887 A JP2001275887 A JP 2001275887A JP 3944369 B2 JP3944369 B2 JP 3944369B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- integrated circuit
- semiconductor integrated
- module
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01083—Bismuth [Bi]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
【発明の属する技術分野】
本発明は、半導体集積回路又は半導体チップを収めたパッケージ及びこれに給電する電源モジュールに関し、特に、そのパッケージの表面に垂直な方向に近接して設けた電源モジュールを有する半導体集積回路モジュールに関する。
【0002】
【従来の技術】
近年の半導体集積回路(LSI)の進歩はめざましく、LSIチップは小型化/高集積化が要求されているため、LSI製造プロセスの微細化が進んでいる。それに伴い、LSIチップへ供給する電源電圧は従来の5Vから3.3V、2.5Vと低電圧化し、最近では1.5V以下といった電圧で動作するLSIやICが登場してきた。
【0003】
LSI等に供給する電源電圧の低下によりLSI等の消費電力が小さくできるといった利点がある一方で、従来は問題にならなかった程度の電源変動がLSIチップの動作に影響する問題も発生している。この問題を解決するため、特開平11−177015公報や特開2001−68583公報記載の技術は、半導体パッケージ上面または近傍にバイパスコンデンサなどの電子部品を搭載している。
【0004】
また、従来の5V単一電源から低電圧化が進むにつれ、ひとつのLSIパッケージに対して、これに供給する複数の電源電圧が必要となったり、LSIやICによって必要な電源電圧が異なるため、複数のLSIパッケージが搭載された基板(プリント配線板、プリント配線ボード)の上に、複数の電源を搭載する必要がでてきた。
【0005】
【発明が解決しようとする課題】
特開平11−177015公報や特開2001−68583公報記載の技術では、バイパスコンデンサとLSIチップの距離を縮めることにより電源変動の影響を少なくすることはできるが、電源と、その負荷となるLSIチップとの間の給電距離を縮めることができない。このため、電源の低電圧化の傾向と相俟って、給電経路から電磁ノイズが発生しやすく、また、外部からの電磁ノイズの影響を受けやすい。
【0006】
更に、複数の電源電圧を必要とする基板では、相互にノイズの影響を受けやすいばかりでなく、基板の実装効率も悪くなってしまう。
【0007】
【課題を解決するための手段】
半導体集積回路(IC、LSI)を収納し、又は、封止するパッケージの上に、パッケージの表面に垂直な方向に、電源モジュールを搭載する。電源モジュールのピン配置を規格化する。パッケージとこれに近接配置された電源モジュールとを半導体集積回路モジュールとして取り扱う。LSI等のチップの内部に設けられた電圧変動検出回路部に、電源モジュールの入出力電圧等の信号を入力する。
【0008】
この結果、電源モジュールとその負荷となるLSI等のチップとの給電距離を縮めることが可能なため、電源ノイズの放射を低減できる。また、給電距離を縮めることで給電ラインの抵抗及びインダクタンスが小さくなるので、電源モジュールの電源部の効率が高まり、電源電圧の変動が少なくなり、高速応答が可能となる。
【0009】
更に、LSIパッケージを複数有する基板において、それぞれのパッケージに必要な電源モジュールを個々のパッケージが搭載できるので、これらを半導体集積回路モジュールとして取り扱うことで、基板上に必要な電源の種類(電圧種)を減らすことができ、基板の実装効率が向上する。また、電源が1種類の場合でも、電源モジュールをLSIパッケージ上面に実装できるので、基板の実装効率が向上する。
【0010】
【発明の実施の形態】
A)はじめに図12を用いて従来技術との差異を説明し、次に図1から図11を用いて本発明を説明する。
図12の右側に、本発明の実施の形態である、LSIパッケージ13の表面に垂直な方向に電源モジュール11を搭載し、更に、これらを基板16に配置した構造を示す。LSIパッケージ13はLSIチップ19を収納しており、モジュール11からチップ19を経てモジュール11に戻る給電経路は図示されるように短くなっている。また、パッケージ13のシールド面に近接してモジュール11が設けられており、モジュール11からの電磁ノイズの不要輻射を有効に抑制する構成となっている。
【0011】
図12の左側に、従来の構造を示す。つまり図12の左側では、電源モジュール11とLSIパッケージ13が、それぞれ、基板16に実装されている。このように電源モジュール11をLSIパッケージ13に近接して配置しても、基板16の内層321、322を介して給電する距離が必要となる。
【0012】
この場合、電源モジュール11からLSIチップ19を経て、電源モジュール11に戻る給電経路は図示されるように、図12の右側の構造に比べて長くなる。この給電経路は、所定の周波数の電磁波に対してはアンテナに等価であり、モジュール11やチップ19を電磁ノイズ源とすれば、不要な電磁波を放射する経路となる。逆に、所定の周波数の電磁波を受信し、LSIチップの動作に影響を与えることにもなる。
【0013】
図12の右側に示す構造とすることで、給電距離を従来の構成より格段に短縮することができ、電源ノイズの低減、また、電源部の高効率・高速応答、放射電磁界の低減が実現できる。
【0014】
近年ではGHzオーダで動作するLSIチップもあり、数cmの給電経路はGHzオーダのアンテナに等価になる恐れもある。しかし、LSIチップが発生するGHzオーダの電磁波は、電源モジュールの動作に悪影響を及ぼさない。なぜなら1)電源モジュール自体がGHzオーダの電磁波に対して応答できないこと、かつ、2)電源モジュールの回路自体がコモンモードで遮蔽されており、外部からの電磁波の影響を受けにくいこと等の理由による。
よって、図12の右側の構成により、GHzオーダで動作するLSIチップの上に電源モジュールを搭載しても、特に問題は生じない。
【0015】
B)次に本発明の実施の形態を、図1から図11を用いて説明する。
図1及び図2は、本発明を適用したLSIモジュール23の第1の実施例である。図2は図1の断面図となっている。
【0016】
ヒートスプレッダ28に、電源モジュール11を取り付ける穴を設け、モジュール11のリードがLSIパッケージ29の上面にある電極12(図示せず)に接続できるよう構成している。LSIパッケージ29は、その製造の初期の段階からヒートスプレッダ28を設けた基板構成とし、上記の穴を開けても良い。尚、ヒートスプレッダ28や、後述のヒートシンク17は、パッケージ又はLSIチップの熱を放出する放熱板の作用を有する。
【0017】
スルーホール301(図2)は、半田ボール181と電極121を接続している。これにより、電源モジュール11へ入力電力を供給し、電源モジュール11により規定された電圧Vmoが、電極122とスルーホール302、ボンディングワイヤ156を介してLSIチップ19へ供給される。これにより、LSIチップ19への給電距離は従来技術と比較して短くなるので、電源ノイズの低減、また、電源部の高効率・高速応答、放射電磁界の低減が実現できる。
【0018】
尚、チップ19は銀ペースト31(図2)によりヒートスプレッダ28に固定され、ボンディングワイヤ153〜156により、LSIパッケージ13と所定の電気的接続を行なった後、チップ封止樹脂22を用いてパッケージ13に封止され、収納されている。
【0019】
また、LSIチップ19と電源モジュール11の間にヒートスプレッダ28があり、これが電磁シールドの役割も果たすため、チップ19は電源モジュール11によるノイズの影響を受けにくくなっている。
【0020】
図3、図4は本発明のLSIモジュール23の第2の実施の態様である。図4は図3の断面図となっている。電源モジュール11には、その中央に開口が設けられ、ヒートシンク17は、その開口を介して、電源モジュール11の負荷であるLSIチップ19に取り付けられている(図4)。チップ19はチップ封止樹脂23によりLSIパッケージ13に固定されている。
【0021】
電源モジュール11とLSIパッケージ13は、半田ボール182(図4)を介して接続される。これにより、LSIチップ19の放熱を妨げることなく電源モジュール11をLSIパッケージ13に搭載することができる。尚、図5に、LSIチップ19の発熱がヒートシンク17を必要としない場合の、LSIモジュール23の外観を示す。LSIチップの発熱が少ない場合には、第1又は第3の実施例に示すLSIモジュール構成とすれば、電磁ノイズの不要輻射をより効果的に抑制することができる。
【0022】
図6、図7に、本発明を適用したLSIモジュール23の第3の実施例を示す。LSIパッケージ13の上面にある電極12を介して電気的接続を行いつつ、電源モジュール11を搭載する。
【0023】
ボンディングワイヤ151(図7)は、LSIリードピン14と電極12を接続している。これにより、電源モジュール11への入力となる電力を供給し、電源モジュール11により規定された出力電力が、電極12とLSIチップ19間を接続するボンディングワイヤ152を介してLSIチップ19へ供給される。
【0024】
これにより、LSIチップ19への給電距離は従来と比較して短くなるので、電源ノイズの低減、また、電源部の高効率・高速応答、放射電磁界の低減が実現できる。
【0025】
図8に示すように、電極12のパターンを共通化しておけば、これらに接続されるべく規格化されたピン配置を有する電源モジュール11を、他の種類のICやLSIパッケージ13に搭載でき、部品共通化によるコスト低減の効果がある。
【0026】
また、電源モジュール11とLSIパッケージ13を、半田接続、ソケットその他容易に取り付け取り外し可能な接続としておけば、LSIモジュール23の製造中または製造後に、電源モジュール11に不具合が発生しても、モジュール11のみの交換が可能となるので、モジュール23の製造コストを低減することができる。
【0027】
図9に、本発明を適用したLSIモジュール23の第4の実施例を示す。電源モジュール構成要素201〜204を、LSIパッケージ13の上に配置した。この構成によっても、第1の実施例と同様に、LSIチップ19の放熱を妨げることはない。但し、本発明が適用される環境下では、LSIパッケージ13で必要とされる電源の電圧Vpは、電源モジュール11の出力電圧Vmoであり、電源モジュール11の入力電圧Vmiより低いことが通常となる。
【0028】
このため、1)LSIパッケージ13を単に通過したVmiなる電圧にパッケージ13が耐え得る構造となっていること、2)Vmiなる入力電圧は、LSIパッケージ13の電源モジュール構成要素201〜204のみに印加され、パッケージ13の他の電子素子に印加されないこと、3)電源モジュール11の出力電圧Vmoのみが、LSIパッケージ13の他の電子素子に印加されるようパッケージ13が構成されていること等が条件となる。
【0029】
LSIチップ19の入力電圧が5Vから3.3V、2.5Vと低電圧化しており、このようなLSIチップ19を製造するプロセス技術と、電源モジュール11を製造するプロセス技術は通常異なり、LSIチップ19は、電源モジュール11へ印加されるVmiなる電圧に耐えられない。このため、LSIパッケージ13の配線構造により、チップ19とモジュール構成要素201〜204を絶縁する必要があるためである。
【0030】
図10は、本発明を適用したLSIモジュール23の第5の実施例である。LSIチップ19に対する電源供給ラインの電源変動の許容範囲は、一般に、基準値の5〜10%以内である。従来技術では、LSIモジュールに電源モジュール11が搭載されていなかったため、LSIモジュールに対する電源変動の許容範囲は、LSIチップ19に対する電源変動の許容範囲と等しくなる。本発明を適用すれば、LSIモジュール23に対する電源供給は、電源モジュール11を経由してLSIチップ19に送られるので、LSIチップ19に対する電源変動の許容範囲は、電源モジュール11に対する電源変動の許容範囲と為し得る。
【0031】
電源モジュール11に対する電源変動の許容範囲は、一般に、基準値の10〜20%以内で良いため、LSIチップ19に対する電源変動の許容範囲が広がり、LSIモジュール23の動作範囲が向上する。また、電源変動を検出するためにLSIチップ19の内部に設けられた、電圧変動検出回路部27は、LSIチップ19に対する電源供給ライン25だけでなく、LSIモジュールに対する電源供給ライン24を監視すること、つまり電圧変動検出用ライン26を設けて、チップ19に印加される異常電圧を早期に検出する。
【0032】
図11は、図10のLSIモジュール23における、LSIチップ19と電源モジュール11間の双方向制御の方法を説明するフローチャートである。
【0033】
電源モジュール11から電源電圧1が供給されると、LSIチップ19は、スタートアップシーケンスを開始する。ここで、LSIチップ19が高速動作を必要としているために通常より高めの電圧が必要であるときは、LSIチップ19から電源モジュール11へ制御信号1を出力する。
【0034】
電源モジュール11は、制御信号1を受信し、要求された電源電圧2を出力する。また逆に、LSIチップ19が、低消費電力モードになり通常より低めの電圧でよい場合には、LSIチップ19から電源モジュール11へ制御信号2を出力する。電源モジュール11は、制御信号2を受信し、要求された電源電圧3を出力する。
【0035】
さらに、電源モジュール11が異常を検出した場合には、電源モジュール11からLSIチップ19に対し制御信号3を出力する。LSIチップ19は、制御信号3を受信し、シャットダウン処理を行う。
【0036】
C)次に、本発明を適用した半導体集積回路モジュールの製造方法について簡単に説明する。
1)LSIパッケージと、電源モジュールを用意する。
LSIパッケージは、第1の実施例(図1)で示すような、ヒートスプレッダ28を表面に有し、所定の個所に、電気的接続を行なうための穴がもうけられている。
【0037】
これらの電気的接続は、複数の電源モジュールと接続可能とするため、接続パターンやピン配置を共通化、規格化しておく。
また、第2の実施例(図3)に示すように、ヒートシンク17を取り付け可能であってもよい。LSIパッケージの発熱が少なければ、第3の実施例(図6)のように、ヒートシンクやヒートスプレッダを設けなくとも良い。
【0038】
第4の実施例(図9)の場合には、パッケージ13における、電源モジュールの配線とLSIチップの配線とは、十分な絶縁がなされる。また、LSIチップ内部に、電圧変動検出回路部27を設けておく。
【0039】
電源モジュールは、第1の実施例のように、ピンによりLSIパッケージ29に接続されてもよいし、第2の実施例のように、半田ボールにより182により接続されてもよい。パッケージの発熱量に応じて、適宜、ヒートシンク17をパッケージに取り付けるための開口を設ける。第4の実施例を製造するためには、パッケージ13において、電源モジュールのための配線が、必要な電源入出力を除き、LSIチップの配線と絶縁されている必要がある。
【0040】
2)LSIパッケージと、電源モジュールとを、これらが搭載される基板の実装効率を落とさぬため、これらを重ねて基板に搭載する。
本発明を適用した実施例では、電源モジュールがLSIパッケージの鉛直上面に積み重ねられているが、電源モジュール上にLSIパッケージを積んでも良い。この場合、電源モジュールの配線と、LSIチップの配線とを絶縁し、電源モジュールを経由して基板に電気的接続がなされるような、バイパス線路を設ける必要がある。
【0041】
【発明の効果】
電源ノイズを低減でき、電源部の高効率・高速応答、さらに電磁波の不要輻射を低減できる。
【0042】
電源モジュールとその負荷となるLSI等のチップとの給電距離を縮めることが可能なため、電源ノイズの放射を低減できる。
給電距離を縮めることで給電ラインの抵抗及びインダクタンスが小さくなるので、電源モジュールの電源部の効率が高まり、電源電圧の変動が少なくなり、高速応答が可能となる。
【0043】
また、LSIパッケージを複数有する基板において、それぞれのパッケージに必要な電源モジュールを個々のパッケージが搭載できるので、これらを半導体集積回路モジュールとして取り扱うことで、基板上に必要な電源の種類(電圧種)を減らすことができ、電源モジュール以外の電子回路を搭載する、基板の実装効率が向上する。
電源が1種類の場合でも、電源モジュールをLSIパッケージ上面に実装できるので、基板の実装効率が向上する。
これにより基板の表面及び内部の電源プレーンを1面とでき、基板を安価に製造できる。
【0044】
更に、電源モジュールのピン配置を共通化することで、電源モジュールとLSIパッケージの規格化ができるため、LSIパッケージごとに電源モジュールを設計する必要がなくなり、設計工数を削減し、製造原価を低減することができる。
【0045】
【図面の簡単な説明】
【図1】本発明を適用した第1の実施例であるLSIモジュールを示す概念図である。
【図2】図1のLSIモジュールの縦断面を示す図である。
【図3】本発明を適用した第2の実施例であるLSIモジュールを示す概念図である。
【図4】図3のLSIモジュールの縦断面を示す図である。
【図5】図3のLSIモジュールの変形例を示す概念図である。
【図6】本発明を適用した第3の実施例であるLSIモジュールを示す概念図である。
【図7】図6のLSIモジュールの縦断面を示す図である。
【図8】図6のLSIモジュールのピン配置の規格化を示す概念図である。
【図9】本発明を適用した第4の実施例であるLSIモジュールを示す概念図である。
【図10】本発明を適用した第5の実施例であるLSIモジュールを示す概念図である。
【図11】図10のLSIモジュールにおける、LSIチップと電源モジュールとの間の制御方法を説明するフローチャートである。
【図12】本発明を適用したLSIモジュールと、従来技術との差異を説明するための図である。
【符号の説明】
11…電源モジュール
12、121〜122…電極
13…LSIパッケージ 14…LSIリードピン
151〜156…ボンディングワイヤ
16…基板 17…ヒートシンク
181〜182…半田ボール 19…LSIチップ
201〜204…電源モジュール構成要素
22…チップ封止樹脂 23…LSIモジュール
24…LSIモジュールに対する電源供給ライン
25…LSIチップに対する電源供給ライン
26…電圧変動検出用ライン
27…電圧変動検出回路部
28…ヒートスプレッダ
29…LSIパッケージ(基板構成)
301、302…スルーホール
31…銀ペースト
321〜322…基板の内層
Claims (6)
- 半導体集積回路を封止したパッケージと、電源チップ単体、又は、電源チップ単体及びその周辺部品と、複数の電極とを有し、当該パッケージに搭載され当該パッケージに給電する電源モジュールを有する半導体集積回路モジュールであって、
基板から前記電源モジュールに給電する電源モジュールの電極を通すための第1の開口部及び前記電源モジュールから前記半導体集積回路へ給電する電源モジュールの電極を通すための第2の開口部を設けた放熱板で覆われており、
前記放熱板で覆われた前記パッケージの表面に、
前記基板と電気的に接続される第1の電極と、前記半導体集積回路と電気的に接続される第2の電極を設け、
前記放熱板に設けた開口部を介して、前記第1の電極及び前記第2の電極と前記電源モジュールの電極とを電気的に接続することで、
前記パッケージの前記放熱板を設置した側に前記電源モジュールを搭載し、かつ、前記電源モジュールから前記パッケージへ給電する半導体集積回路モジュール。 - 請求項1記載の半導体集積回路モジュールにおいて、
前記パッケージに封止された半導体集積回路と、前記電源モジュールとの間にインタフェースを有し、双方向に制御する機能を有する半導体集積回路モジュール。 - 請求項2記載の半導体集積回路モジュールにおいて、
前記電源モジュールが前記パッケージから取り外し可能である半導体集積回路モジュール。 - 請求項1記載の半導体集積回路モジュールにおいて、
前記パッケージの入力電圧より、前記電源モジュールの出力電圧の方が小さい半導体集積回路モジュール。 - 半導体集積回路を封止したパッケージと、当該パッケージに搭載され当該パッケージに給電する電源モジュールを有する半導体集積回路モジュールの使用方法であって、
電源モジュールから半導体集積回路に対し第1の電圧が供給されるステップと、
半導体集積回路が、スタートアップシーケンスを開始するステップと、
半導体集積回路が、電源モジュールへ第1の制御信号を出力するステップと、
電源モジュールが、第1の制御信号に応答して、半導体集積回路に対し、第2の電圧を出力するステップとを含む半導体集積回路モジュールの使用方法。 - 半導体集積回路を封止したパッケージと、当該パッケージに搭載され当該パッケージに給電する電源モジュールを有する半導体集積回路モジュールの使用方法であって、
電源モジュールから半導体集積回路に対し第1の電圧が供給されるステップと、
半導体集積回路が、スタートアップシーケンスを開始するステップと、
電源モジュールが、半導体集積回路に対し、第3の制御信号を出力するステップと、
半導体集積回路が、第3の制御信号を受信し、シャットダウン処理を行うステップとを含む半導体集積回路モジュールの使用方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001275887A JP3944369B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体集積回路モジュール及びその使用方法 |
EP05028093A EP1650805A3 (en) | 2001-09-12 | 2002-02-15 | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
EP02003595A EP1294023B1 (en) | 2001-09-12 | 2002-02-15 | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
DE60227139T DE60227139D1 (de) | 2001-09-12 | 2002-02-15 | Halbleiter-IC-Module, Herstellungsmethode und Verwendung |
EP05028092A EP1650804A3 (en) | 2001-09-12 | 2002-02-15 | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
US10/077,779 US6777795B2 (en) | 2001-09-12 | 2002-02-20 | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001275887A JP3944369B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体集積回路モジュール及びその使用方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003086754A JP2003086754A (ja) | 2003-03-20 |
JP2003086754A5 JP2003086754A5 (ja) | 2005-06-02 |
JP3944369B2 true JP3944369B2 (ja) | 2007-07-11 |
Family
ID=19100674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001275887A Expired - Fee Related JP3944369B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体集積回路モジュール及びその使用方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6777795B2 (ja) |
EP (3) | EP1294023B1 (ja) |
JP (1) | JP3944369B2 (ja) |
DE (1) | DE60227139D1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004288834A (ja) * | 2003-03-20 | 2004-10-14 | Fujitsu Ltd | 電子部品の実装方法、実装構造及びパッケージ基板 |
US7732904B2 (en) * | 2003-10-10 | 2010-06-08 | Interconnect Portfolio Llc | Multi-surface contact IC packaging structures and assemblies |
US7250672B2 (en) * | 2003-11-13 | 2007-07-31 | International Rectifier Corporation | Dual semiconductor die package with reverse lead form |
US7280372B2 (en) * | 2003-11-13 | 2007-10-09 | Silicon Pipe | Stair step printed circuit board structures for high speed signal transmissions |
US7652381B2 (en) | 2003-11-13 | 2010-01-26 | Interconnect Portfolio Llc | Interconnect system without through-holes |
US7278855B2 (en) | 2004-02-09 | 2007-10-09 | Silicon Pipe, Inc | High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture |
TWI237882B (en) * | 2004-05-11 | 2005-08-11 | Via Tech Inc | Stacked multi-chip package |
EP1744604B1 (en) | 2005-07-12 | 2010-12-29 | Alcatel Lucent | Amplifier with feedback bridge |
DE102006033175A1 (de) * | 2006-07-18 | 2008-01-24 | Robert Bosch Gmbh | Elektronikanordnung |
US8253420B2 (en) * | 2009-12-04 | 2012-08-28 | Volterra Semiconductor Corporation | Integrated electrical circuit and test to determine the integrity of a silicon die |
JP2014179484A (ja) * | 2013-03-15 | 2014-09-25 | Toshiba Corp | 半導体記憶装置 |
KR102041644B1 (ko) * | 2014-01-08 | 2019-11-07 | 삼성전기주식회사 | 전력 모듈 패키지와 이의 제작방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444298A (en) * | 1993-02-04 | 1995-08-22 | Intel Corporation | Voltage converting integrated circuit package |
US5444296A (en) * | 1993-11-22 | 1995-08-22 | Sun Microsystems, Inc. | Ball grid array packages for high speed applications |
US5556811A (en) * | 1993-12-21 | 1996-09-17 | Intel Corporation | Method of optimizing operating parameters of an integrated circuit package having a voltage regulator mounted thereon |
US5440520A (en) * | 1994-09-16 | 1995-08-08 | Intel Corporation | Integrated circuit device that selects its own supply voltage by controlling a power supply |
JPH08279593A (ja) | 1995-04-04 | 1996-10-22 | Nec Corp | 高密度実装を可能にした半導体装置 |
US5694297A (en) * | 1995-09-05 | 1997-12-02 | Astec International Limited | Integrated circuit mounting structure including a switching power supply |
US5808377A (en) * | 1996-01-11 | 1998-09-15 | Intel Corporation | Power supply contention prevention circuit |
JPH11177015A (ja) | 1997-12-11 | 1999-07-02 | Canon Inc | 半導体パッケージおよび半導体パッケージ実装用中間基板 |
US6159765A (en) * | 1998-03-06 | 2000-12-12 | Microchip Technology, Incorporated | Integrated circuit package having interchip bonding and method therefor |
US6181008B1 (en) * | 1998-11-12 | 2001-01-30 | Sarnoff Corporation | Integrated circuit power supply |
JP2000349228A (ja) | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 積層型半導体パッケージ |
JP4012655B2 (ja) | 1999-08-30 | 2007-11-21 | 京セラ株式会社 | 半導体装置 |
US6184580B1 (en) * | 1999-09-10 | 2001-02-06 | Siliconware Precision Industries Co., Ltd. | Ball grid array package with conductive leads |
US6394175B1 (en) * | 2000-01-13 | 2002-05-28 | Lucent Technologies Inc. | Top mounted cooling device using heat pipes |
KR100370231B1 (ko) * | 2000-06-13 | 2003-01-29 | 페어차일드코리아반도체 주식회사 | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 |
-
2001
- 2001-09-12 JP JP2001275887A patent/JP3944369B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-15 EP EP02003595A patent/EP1294023B1/en not_active Expired - Lifetime
- 2002-02-15 EP EP05028092A patent/EP1650804A3/en not_active Withdrawn
- 2002-02-15 EP EP05028093A patent/EP1650805A3/en not_active Withdrawn
- 2002-02-15 DE DE60227139T patent/DE60227139D1/de not_active Expired - Lifetime
- 2002-02-20 US US10/077,779 patent/US6777795B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE60227139D1 (de) | 2008-07-31 |
EP1294023B1 (en) | 2008-06-18 |
EP1650804A3 (en) | 2010-09-08 |
EP1650805A3 (en) | 2010-09-08 |
EP1650805A2 (en) | 2006-04-26 |
EP1294023A2 (en) | 2003-03-19 |
EP1294023A3 (en) | 2004-12-29 |
US20030047800A1 (en) | 2003-03-13 |
EP1650804A2 (en) | 2006-04-26 |
JP2003086754A (ja) | 2003-03-20 |
US6777795B2 (en) | 2004-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6346743B1 (en) | Embedded capacitor assembly in a package | |
US5825628A (en) | Electronic package with enhanced pad design | |
US6054759A (en) | Semiconductor chip and package with heat dissipation | |
US5847951A (en) | Method and apparatus for voltage regulation within an integrated circuit package | |
US6369443B1 (en) | Semiconductor device with stacked vias | |
JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
JP2002184933A (ja) | 半導体装置 | |
JP2000223651A (ja) | 対向マルチチップ用パッケージ | |
JP3944369B2 (ja) | 半導体集積回路モジュール及びその使用方法 | |
US6307255B1 (en) | Multi-layer lead frame for a semiconductor device | |
US20040169266A1 (en) | Power supply packaging system | |
JPH07326644A (ja) | テープキャリアおよびこれを用いた半導体デバイス の実装構造 | |
JP2004031650A (ja) | リードレスパッケージおよび半導体装置 | |
JP2003086754A5 (ja) | ||
JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
US20080036049A1 (en) | Stacked integration module and method for manufacturing the same | |
US20090154112A1 (en) | Packaging structure of power module | |
JP3024596B2 (ja) | フィルムキャリアテープを用いたbga型半導体装置 | |
JP2003007914A (ja) | 半導体装置 | |
JPH05267561A (ja) | 高速処理用電子部品搭載用基板 | |
US7187065B2 (en) | Semiconductor device and semiconductor device unit | |
WO1997013275A1 (en) | Electronic package with enhanced pad design | |
JP3033541B2 (ja) | Tabテープ、半導体装置及び半導体装置の製造方法 | |
US20120025898A1 (en) | Circuit Device | |
JP3149836B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040811 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040811 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |