KR100232214B1 - 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법 - Google Patents

패키지 양면 실장형 피.씨.비 카드 및 그 제조방법 Download PDF

Info

Publication number
KR100232214B1
KR100232214B1 KR1019960022280A KR19960022280A KR100232214B1 KR 100232214 B1 KR100232214 B1 KR 100232214B1 KR 1019960022280 A KR1019960022280 A KR 1019960022280A KR 19960022280 A KR19960022280 A KR 19960022280A KR 100232214 B1 KR100232214 B1 KR 100232214B1
Authority
KR
South Korea
Prior art keywords
package
substrate
card
ultra
wireless type
Prior art date
Application number
KR1019960022280A
Other languages
English (en)
Other versions
KR980007900A (ko
Inventor
조용진
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960022280A priority Critical patent/KR100232214B1/ko
Priority to TW086102138A priority patent/TW344871B/zh
Priority to DE19725424A priority patent/DE19725424C2/de
Priority to US08/878,599 priority patent/US5926376A/en
Publication of KR980007900A publication Critical patent/KR980007900A/ko
Application granted granted Critical
Publication of KR100232214B1 publication Critical patent/KR100232214B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

본 발명은 적어도 하나 이상의 초박형 와이어리스 타입 패키지를 내장한 패키지 양면 실장형 피·씨·비 카드를 구현하여, 피·씨·비 카드에 대한 패키지의 실장 조밀도 및 열방출 성능을 향상시킬 수 있도록 한 것이다.
이를 위해, 본 발명은 상면(2a) 및 바텀면(2b)을 가지며, 상기 상면(2a) 및 바텀면(2b)에 적어도 하나의 요입홈(2)이 구비되는 피·씨·비 기판(1)과, 상기 피·씨·비 기판(1)의 요입홈(2) 내에 각각 부착되어 상기 기판(1)의 회로에 전기적으로 연결되는 인너리드(6)와, 피·씨·비 기판(1)의 상면(2a) 및 바텀면(2b) 사이에 적어도 하나 이상 실장되는 초박형 와이어리스 타입 패키지(3)를 포함하여서 된 패키지 양면 실장형 피·씨·비 카드가 제공된다.

Description

패키지 양면 실장형 피·씨·비 카드 및 그 제조방법
제1도는 여러 가지 유형의 패키지가 실장된 종래의 피·씨·비 카드를 나타낸 정면도.
제2도는 초박형 와이어리스 타입 패키지가 내장된 본 발명의 제1실시예에 따른 피·씨·비 카드를 나타낸 종단면도.
제3도는 제2도의 구성요소들의 실장 순서를 설명하기 위한 분해도.
제4도는 제2도의 A-A선을 나타낸 횡단면도.
제5(a)도 및 제5(b)도는 제2도의 B부 상세도로서, 제5(a)도는 피·씨·비 기판의 인너리드와 초박형 와이어리스 타입 패키지의 솔더링되기 전의 상태를 나타낸 종단면도.
제5(b)도는 피·씨·비 기판의 인너리드와 초박형 와이어리스 타입 패키지의 솔더링되기 후의 상태를 나타낸 종단면도.
제6(a)도 및 제6(b)도는 본 발명의 제2실시예를 나타낸 것으로서, 복수개의 초박형 와이어리스 타입 패키지가 피·씨·비 카드에 실장된 상태를 나타낸 종단면도.
제7(a)도 및 제7(b)도는 본 발명의 제3실시예를 나타낸 것으로서, 제7(a)도는 본 발명의 피·씨·비 카드가 표준형으로 적층된 상태를 나타낸 종단면도.
제7(b)도는 본 발명의 피·씨·비 카드가 패키지 상호간의 열적 간섭이 방지되도록 열간섭 방지형으로 적층된 상태를 나타낸 종단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 피·씨·비 기판 2 : 요입홈
3 : 초박형 와이어리스 타입 패키지 4 : 절연부재
5 : 반도체 칩 6 : 인너리드
7 : 솔더 8 : 콘택트리드
9 : 전열기 10 : 히트 스프레드
15 : 범프
본 발명은 패키지가 양면에 실장되는 피·씨·비 카드(PCB card : Printed Circuit Board card) 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 컴퓨터 확장 슬롯(expended slot)내에 삽입하기 위한 패키지 양면 실장 타입 피·씨·비 카드에 관한 것이다.
일반적으로, 종래의 피·씨·비 카드(1a)는 제1도에 나타낸 바와 같이, DIP(Dual-In-Line Package)(11), QFP(Quad Flat Package)(12), MCM(Multi Chip Module)(13), piggy-back 타입 패키지(14)등과 같은 여러 가지 다른 유형의 패키지가 피·씨·비 기판(1a)상에 실장되어 메모리 모듈을 이루게 된다.
그러나, 이러한 유형의 패키지들은 종래의 피·씨·비 기판(1a)에 실장되어 메모리 모듈을 구성할 경우, 메모리 모듈의 높이(즉, 피·씨·비 기판 저면으로부터 피·씨·비 기판에 실장된 패키지의 상면 까지의 총높이)를 증가시키는 단점이 있었다.
특히, piggy-back 타입 패키지(14)의 경우 다른 패키지에 비해 메모리 모듈인 피·씨·비 카드의 두께를 더욱 두껍게 만든다.
그 결과, 예를 들어 종래의 피·씨·비 기판에 실장된 piggy-back 타입 패키지(14)의 경우, 메모리 모듈의 슬림화를 어렵게 만들며, 열방출을 방해하게 된다.
따라서, 종래의 피·씨·비 카드는 보통 컴퓨터 장착시, 피·씨·비 카드의 두께에 기인한 상호간의 간섭을 피하기 위해 서로 일정 간격 이격된 상태로 컴퓨터의 확장 슬롯(도시는 생략함) 내로 삽입되어야 하므로 피·씨·비 카드의 상호 간섭을 피하기 위하여 넓은 공간이 요구되었다.
즉, 종래에는 피·씨·비 카드의 설치 공간이 충분히 확보될 수 없는 경우, 인접한 피·씨·비 카드 상호 간의 열적·전기적 간섭에 의해 피·씨·비 기판(1a) 및 실장된 패키지의 회로 손상을 초래하게 되는 문제점이 있었다.
또한, 종래에는 피·씨·비 기판(1a)에 실장되는 각종 패키지가 실장 조밀도 및 공간 효율을 저하시킬 뿐만 아니라, 열방출 성능의 부족으로 인해 피·씨·비 카드의 회로 손상 및 패키지 손상을 유발하는 등 많은 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 적어도 하나 이상의 초박형 와이어리스 타입 패키지를 구비한 패키지 양면 실장형 피·씨·비 카드를 구현하여 메모리 모듈의 실장조밀도 및 공간효율을 향상시키는데 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명은 상면 및 바텀면을 가지며, 상기 상면 및 바텀면에 적어도 하나의 요입홈이 구비되는 피·씨·비 기판과, 상기 피·씨·비 기판의 요입홈 내에 각각 부착되어 상기 기판의 회로에 전기적으로 연결되는 인너리드와, 피·씨·비 기판의 상면 및 바텀면 사이에 적어도 하나 이상 실장되는 초박형 와이어리스 타입 패키지;를 포함하여서 됨을 특징으로 하는 패키지 양면 실장형 피·씨·비 카드가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 본 발명은 피·씨·비 기판의 상면 및 바텀면상에 적어도 하나 이상의 요입홈이 형성되는 단계와, 상기 피·씨·비 기판 상면 바텀면 상의 각 요입홈 가장자리에 인너리드가 부착되는 단계와, 상기 인너리드의 외측면에 솔더가 도포되는 단계와, 상기 피·씨·비 기판 상면 및 바텀면 상의 각 요입홈 내부로 초박형 와이어리스 타입 패키지가 삽입되어 상기 패키지의 콘택트리드가 상기 솔더위에 위치하도록 안착되는 단계와, 상기 솔더를 가열하여 용융시키는 단계와, 상기 용융된 솔더를 냉각시켜 상기 요입홈 가장자리의 인너리드와 초박형 와이어리스 타입 패키지의 콘택트리드가 접합되어 전기적으로 접속되도록 하는 단계를 포함하여서 됨을 특징으로 하는 패키지 양면 실장형 피·씨·비 카드 제조방법이 제공된다.
이하, 본 발명의 실시예들을 첨부도면 제2도 내지 제6도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 제2도 내지 제5도를 참조하여 본 발명의 제1실시예에 따른 피·씨·비 카드를 설명한다.
제2도는 초박형 와이어리스 타입 패키지가 내장된 본 발명의 제1실시예에 따른 피·씨·비 카드를 나타낸 종단면도이고, 제3도는 제2도의 구성요소의 실장순서를 설명하기 위한 분해도이며, 제4도는 제2도의 A-A선을 나타낸 횡단면도이다.
그리고, 제5(a)도 및 제5(b)도는 제2도의 B부 상세도로서, 제5(a)도는 피·씨·비 기판의 인너리드와 초박형 와이어리스 타입 패키지의 솔더링되기 전의 상태를 나타낸 종단면도이고, 제5(b)도는 피·씨·비 기판의 인너리드와 초박형 와이어리스 타입 패키지의 솔더링된 후의 상태를 나타낸 종단면도이다.
제2도에 도시된 바와 같이, 본 발명의 제1실시예에 따른 피·씨·비 카드는 상면(2a)과 바텀면(2b) 상에 형성되는 복수개의 요입홈(즉, 캐비티) 영역을 구비한 피·씨·비 기판(1)과, 상기 요입홈에 각각 복수개의 초박형 와이어리스 타입 패키지(3)를 포함하여 구성된다.
이 때, 상기 초박형 와이어리스 타입 패키지(3)에는 콘택트리드(8)와 칩(5) 상면의 본딩패드간의 전기적 접속이 이루어지도록 범프(15)가 사용된다.
보다 바람직하게는, 상기 범프(15)는 콘택트리드(8)와 칩(5) 상면의 본딩패드간의 전기적 접속에 와이어를 사용하는 것을 피할 수 있도록 함과 더불어 접속부 사이의 간격을 줄이기 위하여 금(Au) 재질로서 볼 모양을 이루도록 형성된다.
한편, 상기 초박형 와이어리스 타입 패키지(3)는 피·씨·비 기판(1)의 상면(2a) 및 바텀면(2b)상에 정의된 요입홈(2) 가장자리의 인너리드(6)에 의해 피·씨·비 기판(1)에 접속된다.
그리고, 상기 초박형 와이어리스 타입 패키지(3)는 내부에 전기적 회로를 가지는 칩(5)과, 칩(5)으로부터 발생한 열을 방산(放散)시키기 위한 히트 스프레드(10)와, 콘택트리드(8)와, 상기 콘택트리드(8)와 칩(5)을 접속시키기 위한 범프(15)와, 상기 피·씨·비 기판(1)과 각 초박형 와이어리스 타입 패키지(3)간의 전기적 접속을 위해 형성되는 피·씨·비 기판(1)의 인너리드(6)와 패키지의 콘택트리드(8)간의 접속을 위한 솔더(7)를 포함하여 구성된다.
그리고, 상기 히트 스프레드(10)와 콘택트리드(8)는 전기적으로 절연성을 가지고 열적으로는 전도성을 갖는 히트 스프레드(10) 바텀면(2b)상의 본딩테이프(도시는 생략함)에 의해 상호 결합된다.
또한, 절연부재(4)는 초박형 와이어리스 타입 패키지(3)의 손상 및 산화가 방지되도록 피·씨·비 기판(1)의 상면(2a) 및 바텀면(2b) 상에 부착된다.
이와 같이 구성된 본 발명의 제1실시예에 따른 피·씨·비 카드의 실장과정은 다음과 같다.
제3도는 피·씨·비 카드의 실장과정을 나타낸 것으로서, 먼저 피·씨·비 기판(1)의 상면(2a) 및 바텀면(2b)에 형성된 요입홈(2)의 가장자리에 인너리드(6)를 각각 부착한다.
상기 인너리드(6)는 콘택트리드(8)에 의해 초박형 와이어리스 타입 패키지(3)의 단자 역할을 하게 된다.
이 때, 상기 인너리드(6)의 외측면에는 가해지는 온도에 의해 순간적으로 용융 및 응고되어지는 솔더(7)가 도포된다.
한편, 상기와 같이 솔더(7)가 도포된 후에는 피·씨·비 기판(1)의 상면(2a) 및 바텀면(2b)에 형성된 요입홈(2)에 초박형 와이어리스 타입 패키지(3)를 각각 안착시킨 상태에서 제5도에 나타낸 바와 같이 전열기(9)를 이용하여 솔더(7)에 열을 가해 솔더(7)를 순간 용융시켜 인너리드(6)와 패키지의 콘택트리드(8)간의 접속을 수행하게 된다.
즉, 인너리드(6)와 패키지의 콘택트리드(8)간의 접착시, 솔더(7)는 용융된 상태에서 표면장력에 의해 콘택트리드(8)의 표면을 적신 후, 냉각됨에 따라 응고되어 인너리드(6)와 패키지의 콘택트리드(8)를 전기적으로 접속시키게 된다.
한편, 솔더링후에는 피·씨·비 기판(1)의 상면(2a) 및 바텀면(2b) 상에 전기적 절연성 및 열전도성이 우수한 절연부재(4)를 입히게 된다.
상기 절연부재(4)는 패키지를 외부에서 가해지는 충격으로부터 보호될 수 있도록 함과 동시에, 칩(5)에서 발생한 열이 잘 전달되어 외부로 방출되도록 작용하게 된다.
즉, 칩(5) 동작시 초박형 와이어리스 타입 패키지(3)로부터 발생한 열은 히트 스프레드(10)로 빨리 전달되고, 상기 히트 스프레드(10)로 전달된 열은 열전도성이 뛰어난 절연부재(4)로 전달되어 빠른 시간내에 외부로 방출된다.
제3도에는 초박형 와이어리스 타입 패키지(3)가 피·씨·비 기판(1)의 상면(2a) 위로나 바텀면(2b) 아래로 노출되어 있지 않은 상태만을 도시하였지만, 상면(2a) 위로나 바텀면(2b) 아래로 노출될 수도 있다.
제4도는 제2도의 A-A선을 나타낸 횡단면도로서, 콘택트리드(8)는 범프(15)와 접촉하고 있는 초박형 와이어리스 타입 패키지(3)의 히트 스프레드(10) 상면에 부분적으로 배치되어 있으며, 범프(15)는 칩(5)의 본딩패드(도시는 생략함)와 접촉된다.
즉, 제4도는 콘택트리드(8)가 범프(15)의 사용에 의해 칩(5)과 어떻게 접속하고 있는지 보여준다.
한편, 제3도와 같이 피·씨·비 기판(1)에 요입홈(2)을 형성하는 대신 통공을 형성할 수도 있다.
상기에서 박형 와이어리스 타입 패키지(3)는 제4도에 나타난 바와 같이 피·씨·비 기판(1)의 상면(2a) 및 바텀면(2b)을 넘지 않도록 그 사이에 놓일 수도 있고, 상면(2a) 및 바텀면(2b)을 넘어 면외부로 노출되도록 놓일 수도 있다.
한편, 제5(a)도 및 제5(b)도를 참조하여, 솔더(7)를 초박형 및 피·씨·비 기판(1)의 양면에 형성된 요입홈(2) 가장자리에 부착되는 인너리드(6)에 연결시키는 과정을 설명하면 다음과 가다.
제5(a)도 및 제5(b)도는 하나(single)의 콘택트리드(8)와, 솔더(7), 인너리드(6)의 접합과정을 통해 설명하였으나, 하나의 접합에 한정되지 않음은 물론이다.
우선, 초박형 와이어리스 타입 패키지(3)는 콘택트리드(8)가 위치한 피·씨·비 기판(1)의 요입홈(2) 내로 삽입된다.
이 때, 상기 콘택트리드(8)와 인너리드(6) 사이에는 솔더(7)가 개재된다.
이와 같이 된 상태에서 히팅수단(예:電熱器)인 전열기(9)에 의해 솔더(7)가 가열되면, 솔더(7)가 순간 용융된다.
이 때, 솔더링 온도는 약 230℃가 바람직하다.
한편, 솔더(7)가 용융된 후에는 용융 솔더(7)가 상호간의 전기적 접속이 가능하도록 인너리드(6)와 콘택트리드(8)를 접합시키게 된다.
또한, 상기에서 용융된 솔더(7)는 유동(流動)성이 있으나, 인너리드(6)와 용융된 솔더사이에 작용하는 표면장력 및, 콘택트리드(8)와 용융된 솔더 사이에 작용하는 표면장력에 기인하여, 상기 솔더(7)가 인너리드(6)와 콘택트리드(8) 사이를 타고 흘러내리는 현상이 방지된다.
한편, 제6도를 참조하여 본 발명의 제2실시예를 설명하면 다음과 같다.
제6(a)도 및 제6(b)도는 본 발명의 제2실시예를 나타낸 것으로서, 제2실시예에서는 복수개의 초박형 와이어리스 타입 패키지(3)가 피·씨·비 기판(1)상면(2a) 및 바텀면(2b)에 형성된 요입홈(2) 내에서 서로 적층되어 질 수 있으며, 이는 인너리드(6)에 접합되는 솔더(7) 및 상기 솔더(7)에 접합되는 콘택트리드(8)에 의해 가능하다.
그 결과, 적층된 각각의 초박형 와이어리스 타입 패키지(3)는 피·씨·비에 대해 전기적으로 연결된다.
이하에서는 제7도를 참조하여 본 발명의 제3실시예를 설명하고자 한다.
제7(a)도 및 제7(b)도는 본 발명의 제3실시예를 나타낸 것으로서, 제7(a)도는 본 발명의 피·씨·비 카드가 표준형으로 적층된 상태를 나타낸 종단면도이고, 제7(b)도는 본 발명의 피·씨비 카드가 패키지 상호간의 열적 간섭이 방지되도록 열간섭 방지형으로 적층된 상태를 나타낸 종단면도이다.
즉, 제7(a)도 및 제7(b)도는 제2도에 나타낸 본 발명의 제1실시예에 따른 피씨비 카드를 여러층으로 적층한 것으로서, 제7(a)도는 각 피·씨·비 카드에 내장된 초박형 와이어리스 타입의 패키지가 다른 이웃하는 피·씨·비 카드에 내장된 패키지와 일렬을 이루도록 적층한 것이다.
반면, 제7(b)도는 피·씨·비 카드의 적층이 완료된 후에 피·씨·비 카드에 내장된 초박형 와이어리스 타입의 패키지가 서로 지그재그(zigzag) 형태로 배치되도록 한 적층형태를 보여주는 것으로서, 상·하부 피·씨·비 카드에 각장 내장된 패키지 간의 열적 간섭을 방지할 수 있는 구조이다.
이하, 본 발명의 효과 및 장점은 다음과 같다.
먼저, 본 발명은 패키지가 실장된 상태에서의 피·씨·비 카드의 두께를 종래의 피·씨·비 카드에 비해 줄일 수 있게 된다.
즉, 종래와 같이 피·씨·비 기판의 상면에만 각종 타입의 패키지를 실장할때에 비해, 메모리 모듈의 실장 조밀도 및 공간효율을 향상시킬 수 있게 된다.
또한, 본 발명의 제1실시예에 따르면 패키지가 피·씨·비 카드의 면을 넘지 않도록 내장되고, 절연부재(4)에 의해 덮히므로 인해, 외부에서 가해지는 충격으로부터 패키지가 효과적으로 보호된다.
또한, 본 발명의 제2실시예에 따르면 피·씨·비 카드의 요입홈(2)에 실장되는 초박형 와이어리드 타입 패키지(3)의 적층이 가능하며, 제3실시예에 따르면 피·씨·비 카드간의 적층이 가능해지게 된다.
뿐만 아니라, 본 발명의 피·씨·비 카드는 패키지 작동시의 열방출 성능이 우수하므로 피·씨·비 기판(1) 및 초박형 와이어리스 타입 패키지(3)의 전기적 손상을 방지하여 피·씨·비 카드의 신뢰성을 향상시킬 수 있게 된다.
한편, 본 발명은 상기한 실시예들에 한정되지 않으며, 본 발명의 기술 사상 및 청구범위의 범주를 벗어나지 않는 한 여러 가지 형태로 변경 가능함은 물론이다.

Claims (6)

  1. 상면 및 바텀면을 가지며, 상기 상면 및 바텀면에 적어도 하나의 요입홈이 구비되며 내부에 전기적 회로가 형성된 피·씨·비 기판과, 상기 피·씨·비 기판의 요입홈 내에 각각 부착되어 상기 피·씨·비 기판의 회로에 적기적으로 연결되는 인너리드와, 피·씨·비 기판의 상면 및 바텀면 사이에 적어도 하나 이상 실장되는 초박형 와이어리스 타입 패키지를 포함하여서 됨을 특징으로 하는 패키지 양면 실장형 피·씨·비 카드.
  2. 제1항에 있어서, 상면 및 바텀면에 형성된 요입홈 내에 초박형 와이어리스 타입 패키지가 실장된 피·씨·비 카드를 복수매 적층시, 각 카드에 내장된 초박형 와이어리스 타입 패키지가 수직방향을 따라 일렬로 배치되도록 피·씨·비 카드를 적층하거나, 각 카드에 내장된 초박형 와이어리스 타입 패키지가 수직방향을 따라 지그재그형으로 배치되어 상·하부 패키지 간의 열적 간섭이 방지되도록 상기 피·씨·비 카드를 적층하여서 됨을 특징으로 하는 패키지 양면 실장형 피·씨·비 카드.
  3. 제1항 또는 제2항에 있어서, 상기 피·씨·비 기판의 요입홈 내에 위치하게 되는 초박형 와이어리스 타입 패키지는, 내부에 전기적 회로가 형성된 반도체 칩과, 상기 반도체 칩 상면의 본딩패드 위에 형성되는 범프와, 상기 범프에 일단이 접합되고 상기 요입홈 가장자리에 부착된 인너리드에 타단이 접합되어 상기 반도체 칩과 피·씨·비 기판을 전기적으로 연결시키는 콘택트리드와, 상기 콘택트리드 상면에 부착되어 칩에서 발생하는 열을 외부로 방출시키는 히트 스프레드를 포함하여서 이루어짐을 특징으로 하는 패키지 양면 실장형 피·씨·비 카드.
  4. 제1항 또는 제2항에 있어서, 상기 피·씨·비 기판의 상면 및 바텀면에는 내장된 패키지의 산화 및 손상을 방지하는 절연부재가 입혀짐을 특징으로 하는 패키지 양면 실장형 피·씨·비 카드.
  5. 피·씨·비 기판의 상면 및 바텀면상에 적어도 하나 이상의 요입홈이 형성되는 단계와, 상기 피·씨·비 기판 상면 및 바텀면 상의 각 요입홈 가장자리에 인너리드가 부착되는 단계와, 상기 인너리드의 외측면에 솔더가 도포되는 단계와, 상기 피·씨·비 기판 상면 및 바텀면 상의 각 요입홈 내부로 초박형 와이어리스 타입 패키지가 삽입되어 상기 패키지의 콘택트리드가 상기 솔더위에 위치하도록 안착되는 단계와, 상기 솔더를 가열하여 용융시키는 단계와, 상기 용융된 솔더를 냉각시켜 상기 요입홈 가장자리의 인너리드와 초박형 와이어리스 타입 패키지의 콘택트리드가 접합되어 전기적으로 접속되도록 하는 단계를 포함하여서는 됨을 특징으로 하는 패키지 양면 실장형 피·씨·비 카드 제조방법.
  6. 제5항에 있어서, 상기 피·씨·비 기판 상면 및 바텀면의 요입홈 내에 적어도 둘 이상의 패키지가 스택된 상태로 삽입되는 단계가 포함됨 특징으로 하는 패키지 양면 실장형 피·씨·비 카드 제조방법.
KR1019960022280A 1996-06-19 1996-06-19 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법 KR100232214B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960022280A KR100232214B1 (ko) 1996-06-19 1996-06-19 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
TW086102138A TW344871B (en) 1996-06-19 1997-02-21 In-face package mounting type PCB card
DE19725424A DE19725424C2 (de) 1996-06-19 1997-06-16 Leiterplatte mit in der Fläche montierten Bauteilen
US08/878,599 US5926376A (en) 1996-06-19 1997-06-19 Printed circuit board card for mounting packages in faces thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022280A KR100232214B1 (ko) 1996-06-19 1996-06-19 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980007900A KR980007900A (ko) 1998-03-30
KR100232214B1 true KR100232214B1 (ko) 1999-12-01

Family

ID=19462465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022280A KR100232214B1 (ko) 1996-06-19 1996-06-19 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법

Country Status (4)

Country Link
US (1) US5926376A (ko)
KR (1) KR100232214B1 (ko)
DE (1) DE19725424C2 (ko)
TW (1) TW344871B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416586B1 (ko) * 2000-08-17 2004-02-05 삼성전자주식회사 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지
US7777308B2 (en) 2007-12-06 2010-08-17 Samsung Electronics Co., Ltd. Integrated circuit packages including sinuous lead frames

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
KR100242994B1 (ko) * 1996-12-28 2000-02-01 김영환 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
JP3939429B2 (ja) 1998-04-02 2007-07-04 沖電気工業株式会社 半導体装置
DE19826588C1 (de) * 1998-06-15 1999-11-11 Siemens Ag Steuergerät für ein Kraftfahrzeug
RU2176134C2 (ru) 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
DE19837663C2 (de) * 1998-08-19 2000-06-29 Siemens Ag Aufbau eines Steuergerätes
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US6627984B2 (en) * 2001-07-24 2003-09-30 Dense-Pac Microsystems, Inc. Chip stack with differing chip package types
DE102006021023A1 (de) * 2006-04-28 2007-10-31 Würth Elektronik Rot am See GmbH & Co. KG Baugruppenaufbau
US8837159B1 (en) 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US9161452B2 (en) * 2013-06-17 2015-10-13 Microcosm Technology Co., Ltd. Component-embedded printed circuit board and method of forming the same
GB2523145A (en) * 2014-02-14 2015-08-19 Nokia Technologies Oy A circuit board and associated apparatus and methods
USD807085S1 (en) 2016-01-19 2018-01-09 Newage Products, Inc. Modular cabinet system
US9947635B1 (en) * 2016-10-14 2018-04-17 Advanced Semiconductor Engineering, Inc. Semiconductor package, interposer and semiconductor process for manufacturing the same
KR102397905B1 (ko) 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930018579A (ko) * 1992-02-10 1993-09-22 문정환 초박형 메모리 모듈

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US505563A (en) * 1893-09-26 Vehicle
US3942245A (en) * 1971-11-20 1976-03-09 Ferranti Limited Related to the manufacture of lead frames and the mounting of semiconductor devices thereon
JPS51150068A (en) * 1975-06-19 1976-12-23 Citizen Watch Co Ltd Electronic circuit block
US4413308A (en) * 1981-08-31 1983-11-01 Bell Telephone Laboratories, Incorporated Printed wiring board construction
GB8412674D0 (en) * 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4994938A (en) * 1988-12-28 1991-02-19 Texas Instruments Incorporated Mounting of high density components on substrate
US4964019A (en) * 1989-12-27 1990-10-16 Ag Communication Systems Corporation Multilayer bonding and cooling of integrated circuit devices
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JPH04127461A (ja) * 1990-09-18 1992-04-28 Nec Corp 樹脂封止型半導体装置
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
KR940022803A (ko) * 1993-03-05 1994-10-21 김광호 반도체 패키지 및 그 실장에 적합한 인쇄회로기판
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
JPH0851265A (ja) * 1994-08-05 1996-02-20 Hitachi Denshi Ltd プリント回路基板
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US5763947A (en) * 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
US5714800A (en) * 1996-03-21 1998-02-03 Motorola, Inc. Integrated circuit assembly having a stepped interposer and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930018579A (ko) * 1992-02-10 1993-09-22 문정환 초박형 메모리 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416586B1 (ko) * 2000-08-17 2004-02-05 삼성전자주식회사 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지
US7777308B2 (en) 2007-12-06 2010-08-17 Samsung Electronics Co., Ltd. Integrated circuit packages including sinuous lead frames

Also Published As

Publication number Publication date
TW344871B (en) 1998-11-11
DE19725424A1 (de) 1998-01-02
DE19725424C2 (de) 2001-11-15
KR980007900A (ko) 1998-03-30
US5926376A (en) 1999-07-20

Similar Documents

Publication Publication Date Title
KR100232214B1 (ko) 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
US6545351B1 (en) Underside heat slug for ball grid array packages
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US7050303B2 (en) Semiconductor module with vertically mounted semiconductor chip packages
US7400032B2 (en) Module assembly for stacked BGA packages
JP3066579B2 (ja) 半導体パッケージ
US6054759A (en) Semiconductor chip and package with heat dissipation
US5541446A (en) Integrated circuit package with improved heat dissipation
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US5796159A (en) Thermally efficient integrated circuit package
JPH07226457A (ja) 電子パッケージ及びその製造方法
JPH0964099A (ja) 半導体装置及びその実装構造
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
JPH07254666A (ja) 半導体装置及びｂｇａパッケージ
US8040682B2 (en) Semiconductor device
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
KR100281056B1 (ko) 반도체장치및반도체장치모듈
US7692311B2 (en) POP (package-on-package) device encapsulating soldered joints between external leads
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
JPH09326450A (ja) 半導体装置およびその製造方法
JPH11345900A (ja) 半導体装置
KR100474193B1 (ko) 비지에이패키지및그제조방법
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH08172144A (ja) 半導体装置及びその製造方法
KR102552424B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee