JP3649993B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP3649993B2
JP3649993B2 JP2000143719A JP2000143719A JP3649993B2 JP 3649993 B2 JP3649993 B2 JP 3649993B2 JP 2000143719 A JP2000143719 A JP 2000143719A JP 2000143719 A JP2000143719 A JP 2000143719A JP 3649993 B2 JP3649993 B2 JP 3649993B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
rewiring layer
semiconductor elements
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000143719A
Other languages
English (en)
Other versions
JP2001217381A (ja
Inventor
喜孝 愛場
光孝 佐藤
寿夫 浜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2001217381A publication Critical patent/JP2001217381A/ja
Application granted granted Critical
Publication of JP3649993B2 publication Critical patent/JP3649993B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法に係り、特に、複数の半導体素子を一体化して表面実装可能とした半導体装置及びそのような半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体チップの高密度化が著しく進み、半導体チップのサイズが縮小している。これに伴い、半導体チップを基板に表面実装するための突起電極のピッチも縮小している。また、表面実装用の突起電極も周辺配列から、半導体チップの実装面全体に突起電極が配列される構造（いわゆるエリアバンプ）へと移行しつつある。このような表面実装用の半導体装置は、単一の半導体チップ上に再配線層を形成して、再配線層に突起電極を形成したものである。すなわち、再配線層により突起電極を適当な位置に配列して、半導体装置の実装面を有効に使用したものである。
【０００３】
一方、半導体チップがウェーハに形成された段階において、半導体チップの電極を再配線し、表面実装用の突起電極を形成してから、各半導体チップをウェーハから切り出す技術が開発されている。このような技術はウェーハレベルパッケージング技術と称される。
【０００４】
【発明が解決しようとする課題】
突起電極の構造上及び実装基板の構造上の制約により、突起電極のピッチを狭めるには限界がある。したがって、半導体チップのサイズが縮小して実装面の面積が小さくなると、必要な数の突起電極を限られた実装面積以内に形成することが難しくなる。
【０００５】
すなわち、エリアバンプ構造により半導体チップの実装面全体に突起電極が配置されてしまうと、それ以上半導体チップのサイズを小さくすることはできなくなる。この場合、突起電極がチップの外側に位置するいわゆるファンアウト構造を採用しなければならない。しかし、これでは半導体チップのサイズが小さくなっても、半導体装置自体のサイズは縮小できない。
【０００６】
また、突起電極のピッチを極限まで狭めて半導体装置を製造した場合、高度な表面実装技術が必要となる。この場合、高度な表面実装技術を有していない顧客はそのような半導体装置を使用できないという問題がある。
【０００７】
本発明は上述の問題点に鑑みなされたものであり、複数の半導体チップを一体化してパッケージすることにより、パッケージされた半導体装置の実装面の面積を実質的に増加し、従来の表面実装技術でも対応可能な突起電極の構造を有する半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上述の目的を達成するために、請求項１記載の発明による半導体装置は、
複数の別個に分離された半導体素子と、
該複数の半導体素子同士を電気的に接続し、かつ一体化して保持する再配線層と、
該再配線層上に設けられた樹脂層と、
前記樹脂層の開口部内に設けられ前記再配線層に電気的に接続する複数のポストと、
前記樹脂層の表面に設けられ前記ポストに電気的に接続する複数の突起電極と
よりなる半導体装置であって、
前記複数の半導体素子は互いに異なる機能を有し、全体として一つの機能を提供するように構成する。
【０００９】
上述の構成によれば、複数の半導体素子を一体化して再配線層により接続しているので、半導体装置を基板に実装することにより、各々半導体素子を別々に基板に実装する必要はない。これにより、基板への実装工程数を減らすことができる。
【００１０】
また、複数の半導体素子が再配線層により電気的に接続されているため、半導体装置として必要な実装用突起電極の数は、個々の半導体チップの電極数の総和より少なくなっている。したがって、半導体装置に設けられる突起電極を、従来の表面実装技術で処理可能な突起電極の構造を用いて形成しても、半導体装置の実装面の面積以内に収めることができる。また、複数の半導体素子に相当する実装面を共通して使用できるため、例えば、一つの半導体装置では実装面の面積が足りない場合でも、他の半導体素子の実装面の面積に余裕があれあば、その分の面積を使用することができる。これにより、半導体装置全体としての実装面の面積以内で必要な数の突起電極を形成することができる。
【００１１】
また、複数の半導体素子を一体的にパッケージして配線できるため、複数の半導体素子を個々に基板に実装する場合に比較して、実装面積を縮小することができる。すなわち、半導体装置が実装される基板側において、複数の半導体素子同士を接続する配線が不要となり、配線により占められる面積を削除することができる。
【００１２】
また、複数の半導体素子が互いに異なる機能を有しており、全体として一つの機能を提供するように構成されているため、一つの半導体装置のみで完結した動作を行うことができる。半導体装置内では半導体素子同士は互いに近接した状態で配置され、再配線層により接続されているため、半導体素子間の配線距離は非常に短い。したがって、半導体素子間の信号の伝送距離が短く、高速動作が可能となる。
【００１３】
また、請求項２記載の発明は、請求項１記載の半導体装置であって、
前記複数の半導体素子のうちの少なくとも一つは他の半導体素子の上に重ねられて配置される構成とする。
【００１４】
この構成によれば、半導体素子が重ねられて設けられているため、半導体装置の実装面積を増大しないで、複数の半導体素子を有する半導体装置を形成することができる。
【００１５】
請求項３記載の発明は、請求項２記載の半導体装置であって、
前記少なくとも一つの半導体素子は前記再配線層上に配置され、前記再配線層と前記少なくとも一つの半導体素子とは他の再配線層により接続され、前記突起電極は該他の再配線層に対して設けられる構成とする。
【００１６】
この構成によれば、半導体素子が他の半導体装置に重なった位置関係で配置されるので、半導体装置の実装面積を増大しないで、複数の半導体素子を有する半導体装置を形成することができる。
【００１７】
また、請求項４記載の発明は、
複数の別個に分離された半導体素子と、
該複数の半導体素子同士を電気的に接続し、かつ一体化して保持する再配線層と、
該再配線層上に設けられた樹脂層と、
前記樹脂層の開口部内に設けられ前記再配線層に電気的に接続する複数のポストと、
前記樹脂層の表面に設けられ前記ポストに電気的に接続する複数の突起電極と
よりなる半導体装置であって、
前記複数の半導体素子は同種の半導体素子である構成とする。
【００１８】
上述の構成によれば、複数の半導体素子を一体化して再配線層により接続しているので、半導体装置を基板に実装することにより、各々半導体素子を別々に基板に実装する必要はない。これにより、基板への実装工程数を減らすことができる。
【００１９】
また、複数の半導体素子が再配線層により電気的に接続されているため、半導体装置として必要な実装用突起電極の数は、個々の半導体チップの電極数の総和より少なくなっている。したがって、半導体装置に設けられる突起電極を、従来の表面実装技術で処理可能な突起電極の構造を用いて形成しても、半導体装置の実装面の面積以内に収めることができる。また、複数の半導体素子に相当する実装面を共通して使用できるため、例えば、一つの半導体装置では実装面の面積が足りない場合でも、他の半導体素子の実装面の面積に余裕があれあば、その分の面積を使用することができる。これにより、半導体装置全体としての実装面の面積以内で必要な数の突起電極を形成することができる。
【００２０】
また、複数の半導体素子を一体的にパッケージして配線できるため、複数の半導体素子を個々に基板に実装する場合に比較して、実装面積を縮小することができる。すなわち、半導体装置が実装される基板側において、複数の半導体素子同士を接続する配線が不要となり、配線により占められる面積を削除することができる。
【００２１】
また、半導体装置内では半導体素子同士は互いに近接した状態で配置され、再配線層により接続されているため、半導体素子間の配線距離は非常に短い。したがって、半導体素子間の信号の伝送距離が短く、高速動作が可能となる。
【００２２】
また、複数の同種の半導体素子が隣接して配置されて一つの半導体を構成するため、例えば、メモリチップ等のような半導体素子に適用すれば、実装面積の増大を抑えながらメモリ容量を増やすことができる。
【００２３】
請求項５記載の発明は、請求項４記載の半導体装置であって、
前記複数の半導体素子は、ウェーハ状態において隣接するもの同士を一体的に切り出して形成したものである構成とする。
【００２４】
この構成によれば、ウェーハの段階で複数の半導体素子同士を再配線層により接続して一体化してから半導体装置として切り出すので、個々の半導体素子をウェーハから切り出す工程を省略することができる。また、ウェーハレベルでの精度の高い位置関係が維持されるので、個々に半導体素子を搭載する場合よりも、半導体素子同士の位置決め工程を省略することができる。
【００２５】
また、請求項６記載の発明は、半導体装置の製造方法であって、
複数の別個に分離された半導体素子を互いに隣接して配置する工程と、
前記複数の半導体素子の電極を電気的に接続する再配線層を形成する工程と、
前記再配線層上に該再配線層と電気的に接続する複数のポストを形成する工程と、
前記ポストを樹脂封止する工程と、
前記樹脂表面に前記ポストと電気的に接続する複数の突起電極を形成する工程と
を有する構成である。
【００２６】
上述の構成によれば、複数の半導体素子を一体化して再配線層により接続しているので、半導体装置を基板に実装することにより、各々半導体素子を別々に基板に実装する必要はない。これにより、基板への実装工程数を減らすことができる。
【００２７】
また、複数の半導体素子が再配線層により電気的に接続されているため、半導体装置として必要な実装用突起電極の数は、個々の半導体チップの電極数の総和より少なくなっている。したがって、半導体装置に設けられる突起電極を、従来の表面実装技術で処理可能な突起電極の構造を用いて形成しても、半導体装置の実装面の面積以内に収めることができる。また、複数の半導体素子に相当する実装面を共通して使用できるため、例えば、一つの半導体素子では実装面の面積が足りない場合でも、他の半導体素子の実装面の面積に余裕があれあば、その分の面積を使用することができる。これにより、半導体装置全体としての実装面の面積以内で必要な数の突起電極を形成することができる。
【００２８】
また、複数の半導体素子を一体的にパッケージして配線できるため、複数の半導体素子を個々に基板に実装する場合に比較して、実装面積を縮小することができる。すなわち、半導体装置が実装される基板側において、複数の半導体素子同士を接続する配線が不要となり、配線により占められる面積を削除することができる。
【００２９】
また、半導体装置において、半導体素子同士は互いに近接した状態で配置され、再配線層により接続されているため、半導体素子間の配線距離は非常に短い。したがって、半導体素子間の信号の伝送距離が短く、高速動作が可能となる。
【００３０】
また、請求項７記載の発明は、半導体装置の製造方法であって、
複数の半導体素子をウェーハ上に形成する工程と、
前記ウェーハ上に形成された所定の数の該半導体素子同士を電気的に接続する再配線層を前記ウェーハ上に形成する工程と、
前記所定の数の前記複数の半導体素子を一体的に切り出し、前記再配線層上に該再配線層と電気的に接続する複数のポストを形成する工程と、
前記ポストを樹脂封止する工程と、
前記樹脂表面に前記ポストと電気的に接続する複数の突起電極を形成する工程と
を有する構成とする。
【００３１】
この構成によれば、ウェーハの段階で複数の半導体素子同士を再配線層により接続して一体化してから半導体装置として切り出すので、個々の半導体素子をウェーハから切り出す工程を省略することができる。また、ウェーハレベルでの精度の高い位置関係が維持されるので、半導体素子同士の位置決め工程を省略することができる。
【００３２】
また、請求項８記載の発明は、半導体装置の製造方法であって、
第１の半導体素子の電極形成面上に、該第１の半導体素子より小さい第２の半導体素子を配置して固定し、
第１の半導体素子と第２の半導体素子とを電気的に接続する再配線層を形成し、
該再配線層に表面実装用の複数の突起電極を設ける
各段階を有する構成とする。
【００３３】
この構成によれば、第２の半導体素子が第１の半導体素子に重ねられて設けられているため、半導体装置の実装面積を増大しないで、複数の半導体素子を有する半導体装置を作成することができる。
【００３４】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００３５】
図１は本発明の第１の実施の形態による半導体装置の製造工程を簡略的に示す図である。本発明の第１の実施の形態による半導体装置１０は、図１（ｂ）に示すように、複数の半導体チップよりなる。すなわち、半導体装置１０は、特定用途集積回路（ＡＳＩＣ）１２とメモリ１４とマイクロプロッセッサ（ＭＰＵ）１６とが一体的にパッケージングされた構造である。図１（ｃ）に示すように、ＡＳＩＣ１２とメモリ１４とＭＰＵ１６とは再配線層１８により互いに電気的に接続される。すなわち、再配線層１８による配線は、ＡＳＩＣ１２とメモリ１４とＭＰＵ１６との間をまたいで延在する。これにより、ＡＳＩＣ１２とメモリ１４とＭＰＵ１６とは再配線層１８により機能的に接続され、半導体装置１０はそれ自体で一つの機能を提供することができる。再配線層１８が形成された後、再配線層１８に対して表面実装用の複数の突起電極２０が形成される。
【００３６】
上述のように、半導体装置１０は、異なる機能を有する複数の半導体チップを一体化して配線を施した後で実装用突起電極が形成されているので、半導体装置１０を基板に実装することにより、各々半導体チップを別々に基板に実装する必要はない。すなわち、従来技術ではＡＳＩＣ１２とメモリ１４とＭＰＵ１６とを個別に基板に実装していたものに対して、半導体装置１０ではこれら半導体チップを一度に基板に実装することができる。これにより、基板への実装工程数を減らすことができる。
【００３７】
また、上述の半導体装置１０は、複数の半導体チップが再配線層１８により電気的に接続されているため、半導体装置１０として必要な突起電極２０の数は、個々の半導体チップの電極数の総和より少なくなっている。したがって、半導体装置１０に設けられる突起電極２０を、従来の表面実装技術で処理可能な突起電極の構造を用いて形成しても、半導体装置１０の実装面の面積以内に収めることができる。また、複数の半導体チップに相当する実装面を共通して使用できるため、例えば、一つの半導体チップでは実装面の面積が足りない場合でも、他の半導体チップの実装面の面積に余裕があれあば、その分の面積を使用することができる。これにより、半導体装置１０全体としての実装面の面積以内で必要な数の突起電極を形成することができる。
【００３８】
また、複数の半導体チップが一体的にパッケージされて配線されているため、複数の半導体チップを個々に基板に実装する場合に比較して、実装面積を縮小することができる。すなわち、半導体装置１０が実装される基板側において、複数の半導体チップ同士を接続する配線が不要となり、配線により占められる面積を削除することができる。
【００３９】
また、半導体装置において、ＡＳＩＣ１２とメモリ１４とＭＰＵ１６とは互いに近接した状態で配置され、再配線層１８により接続されているため、各半導体チップ間の配線距離は非常に短い。したがって、半導体チップ間の信号の伝送距離が短く、高速動作が可能となる。
【００４０】
なお、本実施の形態では、ＡＳＩＣ１２とメモリ１４とＭＰＵ１６とにより半導体装置１０が一つの完結した機能を果たすように構成したが、本発明はこれに限定されるものではない。すなわち、複数のチップにより、ある機能の一部を達成することとしてもよい。
【００４１】
次に、図２乃至７を参照しながら、半導体装置１０の製造工程についてより詳細に説明する。
【００４２】
まず、図２（ａ）に示されるように、個別のウェーハから切り出した状態のＡＳＩＣ１２とメモリ１４とＭＰＵ１６とを準備する。次に、図２（ｂ）に示すように、ＡＳＩＣ１２とメモリ１４とＭＰＵ１６とを、搭載治具２２に貼りつける。以下、ＡＳＩＣ１２とメモリ１４とＭＰＵ１６の各々を半導体チップと称する。搭載治具２２は、例えば、接着材シートが設けられた金属板により構成される。各半導体チップはその電極面が露出するように、反対側の背面が搭載治具２２の接着材シートに貼りつけられる。
【００４３】
次に、各半導体チップの電極面にフォトレジストを形成する。そして、形成されたフォトレジストをエッチングによりパターン化して、電極パッド２４のみを露出させる。次に、図３に示すように、露出した電極パッド２４上に無電解メッキ法により銅ポスト２６を所定の高さに形成する。
【００４４】
各半導体チップの電極２４上に銅ポスト２６を形成した後、図４に示すように、各半導体チップと銅ポスト２６とを封止樹脂２８により封止する。その後、封止樹脂２８の表面に銅ポスト２６が現れるように、封止樹脂２８を化学的機械研磨（ＣＭＰ）により研磨して平坦化する。得られた封止樹脂２８の表面に再配線層１８を形成する。
【００４５】
再配線層１８は既知の半導体製造プロセスを用いて形成される。図５（ｂ）に示すように、再配線層１８は、各半導体チップの銅ポスト２６を接続する配線パターン１８ａと外部に接続するための銅ポスト用ランド１８ｂとを含む。
【００４６】
次に、再配線層１８の表面に露出したランド１８ｂ上に銅ポスト３２を無電解メッキ法により形成する。得られた銅ポスト３２を、封止樹脂２８と同様の封止樹脂３４により封止する。そして、封止樹脂３４の表面をＣＭＰ法により研磨して平坦化する。その後、図６に示されるように、封止樹脂３４の表面に露出した銅ポスト３２上に突起電極としてのハンダボール３６を形成して、半導体装置１０が完成する。
【００４７】
なお、搭載治具２２はこの時点で除去してもよいし、そのまま残して半導体装置１０の補強部材あるいは放熱部材として使用することもできる。
【００４８】
次に、本発明の第２の実施の形態について図８を参照しながら説明する。図８は本発明の第２の実施の形態による半導体装置を説明するための図である。本発明の第２の実施の形態による半導体装置は、複数の同種の半導体チップを一体化した構成を有する。図８に示す例においては、４つのメモリ１４を一体化して互いに電気的に接続している。
【００４９】
すなわち、ウェーハから切り出された４つのメモリ１４を近接して搭載治具２２に配置し、本発明の第１の実施の形態による半導体装置１０と同様な方法により半導体装置として形成する。したがって、４つのメモリ１４は再配線層により互いに電気的に接続され、かつ一体的に保持される。この場合、複数の同種の半導体チップが一体的に保持されるため、各半導体チップで共通の電極は一つにまとめることができ、その分突起電極の数を減少することができる。
【００５０】
本実施の形態のように同種の複数の半導体チップを用いる場合、図９に示すように、半導体チップをウェーハ上に形成した状態で再配線層１８を形成することもできる。すなわち、一般的に半導体チップは多数のチップを一枚のウェーハにより形成し、個々の半導体チップに切り出すことが行われる。本実施の形態では、個々の半導体チップに切り出す前に、再配線層１８をまとめてウェーハ上に形成するものである。再配線層１８が形成された半導体チップは、図８の例であるならば、４つまとめた状態で切り出され、搭載治具２２に貼りつけられる。
【００５１】
上述のように、ウェーハの状態で再配線層１８を形成することにより、個々の半導体チップ（メモリ１４）に切り出してから所定の配置関係で搭載治具２２上に配置するという工程を省略することができる。また、一つの半導体装置における半導体チップ同士の位置関係を一定に維持することができる。
【００５２】
一体的に切り出された半導体チップが搭載治具２２に貼りつけられた後の工程は上述の半導体装置１０と同様であり、その説明は省略する。
【００５３】
次に、本発明の第２の実施の形態による半導体装置をメモリモジュールに適用した例を説明する。図１０は単一のメモリチップをパッケージにしたものを複数個有するメモリモジュールの平面図であり、図１１（ａ）及び図１１（ｂ）は、ウェーハ段階で再配線層を形成し一体化して切り出したメモリチップを有するメモリモジュールの平面図である。
【００５４】
図１０に示されるメモリモジュール４０は、個々のメモリチップパッケージ４０ａからメモリモジュール４０の外部接続端子４０ｂに対して別々に配線する必要があり、配線部分をメモリチップパッケージ４０ａの間に設けなければならない。
【００５５】
一方、図１１（ａ）に示されるメモリモジュール４２は、メモリチップ４２ａをウェーハレベルで再配線して１０個のメモリチップ４２ａを一体的に切り出したものであり、各メモリチップ４２ａの間には配線は設けられない。したがって、図１１（ａ）に示したメモリモジュール４２は、図１０に示したメモリモジュール４０より多くのメモリチップを同じサイズのメモリモジュール内に収容することができる。
【００５６】
また、図１１（ｂ）に示されるメモリモジュール４４は、メモリチップ４４ａをウェーハレベルで再配線して３個のメモリチップを一体的に切り出したものであり、この３個一体化したメモリチップ４２ａの間には配線は設けられない。したがって、図１１（ｂ）に示したメモリモジュール４４は、図１０に示したメモリモジュール４０より多くのメモリチップを同じサイズのメモリモジュール内に収容することができる。
【００５７】
なお、上述の第１の実施の形態による半導体装置の構成と、第２の実施の形態による半導体装置の構成を組み合わせることも可能である。すなわち、図１２に示すように、複数のメモリ１４ (図の場合は二個）と、ＡＳＩＣ１２と、ＭＰＵ１６とを組み合わせて再配線層により互いに電気的に接続し、一体的にパッケージングすることも可能である。このような構成とすることにより、本発明の第１の実施の形態による効果と第２の実施の形態による効果との両方を享受した半導体を実現することができる。
【００５８】
次に、本発明の第３の実施の形態について説明する。本発明の第３の実施の形態による半導体装置５０は、図１６（ｂ）に示すように、半導体チップ５２の上に半導体チップ５４を重ねて固定した状態でパッケージングして一つの半導体装置としたものである。
【００５９】
まず、図１３に示すように、半導体チップ５２の電極面上に半導体チップ５４を固定する。半導体チップ５２の電極パッド５２ａは周辺配列であり、半導体チップ５２の中央部分には、電極パッド５２ａは形成されていない。半導体チップ５４は半導体チップ５２より十分小さいサイズであり、半導体チップ５２の中央部分の電極パッド５２ａが設けられていない領域に収まるサイズである。半導体チップ５４は半導体チップ５２の中央部分に接着材５６により接着される。このとき、半導体チップ５４の電極面が上を向くように、半導体チップ５４の背面が半導体チップ５２に接着される。
【００６０】
次に、図１４（ａ）及び図１４（ｂ）に示すように、重ね合わせた半導体チップ５２の電極パッド５２ａ及び半導体チップ５４の電極パッド５４ａに銅ポスト６０を形成する。このとき、半導体チップ５２の電極パッド５２ａ上に形成される銅ポスト６０は、半導体チップ５４の高さ（厚み）より高く形成する。そして、図１５（ａ）及び図１５（ｂ）に示すように、半導体チップ５２及び５４と銅ポスト６０とを封止樹脂６２により封止する。
【００６１】
次に、図１５（ｂ）に示すように、封止樹脂６２の表面をＣＭＰ法により研磨して半導体チップ５２及び５４上に形成された銅ポスト６０を封止樹脂６２の表面に露出させる。その後、図１６（ａ）及び１６（ｂ）に示すように、封止樹脂６２の表面に再配線層６４を形成してから銅ポスト６６を形成する。次に、銅ポスト６６を封止樹脂６８により封止する。そして、封止樹脂６８の表面をＣＭＰ法により研磨して平坦とし、且つ銅ポスト６６を封止樹脂の表面に露出させる。続いて、露出した銅ポスト６６に対してハンダボルー７０を形成する。再配線層６４、銅ポスト６６、封止樹脂６８及びハンダボール７０の形成工程は、上述の第１の実施の形態による半導体装置１０と同様であり、その説明は省略する。
【００６２】
本実施の形態による半導体装置では、半導体チップが重ねられてパッケージングされているため、半導体装置の実装面積を増大しないで、複数の半導体チップを基板に実装することができる。
【００６３】
なお、図１６（ａ）に示される封止樹脂６８内の複数の線は、再配線層６４における配線パターンを模式的に示したものである。配線パターンは半導体チップ５２と半導体チップ５４との間にまたがって延在し、半導体チップ５２と半導体チップ５４とを電気的に接続している。
【００６４】
上述の第３の実施の形態では、半導体チップ５２及び５４を各々のウェーハから切り出してから、半導体チップ５２に半導体チップ５４を重ねて固定している。しかし、図１７に示すように、半導体チップ５４のみをウェーハから切り出し、切り出した個別の半導体チップ５４をウェーハ状態の半導体チップ５２に重ねて固定することとしてもよい。
【００６５】
半導体チップ５４が固定されたウェーハ状態の半導体チップ５２は、ウェーハ状態のまま、上述の第３の実施の形態と同様に、銅ポスト形成、封止樹脂による封止、再配線層の形成、銅ポスト形成、封止樹脂による封止、ハンダボール形成といった工程にかけられる。その後、図１８に示されるように、ウェーハ状態で完成した半導体装置は個々の半導体装置に切り出される。
【００６６】
次に、本発明の第４の実施の形態について説明する。図１９は本発明の第４の実施の形態による半導体装置８０の構成を示す図である。図２０は図１９に示した半導体装置８０の各層の構成を示す模式図である。
【００６７】
図１９に示すように、本発明の第４の実施の形態による半導体装置８０は、三層構造を有している。一層目は上述の第１の実施の形態による半導体装置１０の図４（ｂ）に示す構成と同様であり、その説明は省略する。二層目には半導体チップ８２が一層目の半導体チップ１２、１４及び１６に重なった位置関係で再配線層８４上に配置される。三層目は上述の第１の実施の形態による半導体装置１０の図７（ｂ）に示す再配線層１８、銅ポスト３２、封止樹脂３４、及びハンダボール３６からなる構成と同様である。
【００６８】
本実施例による半導体装置８０の一層目は、半導体装置１０の搭載治具２２、半導体チップ１２、１４、１６、銅ポスト２６及び封止樹脂２８よりなる構成と同様な方法で形成される。半導体装置８０の二層目は、図１９に示すように、一層目の封止樹脂２８の上に形成された再配線層８４を有する。再配線層８４は、再配線層１８と同様に、配線パターンとランドとを有する。半導体チップ１２、１４及び１６は再配線層８４の配線パターンにより接続される。再配線層８４のランド上には銅ポスト８６が形成され、封止樹脂８８で封止される。
【００６９】
ここで、再配線層８４の配線パターンにより、ランドは再配線層８４の周囲に配置される。すなわち、再配線層８４の表面の中央部分にはランドが設けられないように配線パターンが形成される。そして、この中央部分に半導体チップ８２が接着材にて固定される。続いて、再配線層８４のランド及び半導体チップ８２の電極パッド上に銅ポスト８６が形成され、封止樹脂８８により封止される。その後、封止樹脂８８はＣＭＰ法により研磨されて、表面に銅ポスト８６が露出する。以上で半導体装置８０の二層目の形成が終了する。
【００７０】
次に、半導体装置８０の三層目が上述のように形成された二層目の上に形成される。三層目は半導体装置１０の再配線層１８、銅ポスト３２、封止樹脂３４、及びハンダボール３６からなる構成と同様であり、その説明は省略する。
【００７１】
半導体装置８０において、二層目に設けられた半導体チップ８２は、一層目に設けられた半導体チップ１２、１４及び１６に重なった位置関係で再配線層８６上に配置固定される。したがって、半導体チプ８２の追加によって、半導体装置８０の実装面積は増大することはない。よって、小さな実装面積でより多くの数の半導体チップを基板に実装することができる。
【００７２】
なお、図２０（ｂ）に示した複数の線は、再配線層８４の配線パターンを模式的に示したものであり、複数の半導体チップにまたがって配線されていることがわかる。また、図２０（ｃ）に示した複数の線は、再配線層１８の配線パターンを模式的に示すものであり、一層目の半導体チップ１２、１４及び１６と二層目の半導体チップ８２とにまたがって配線されていることがわかる。
【００７３】
また、本実施の形態では、一層目の半導体チップ１２、１４及び１６の略中央に半導体チップ８２が重なるように配置したが、本発明はこれに限定されるものではない。すなわち、再配線層８４による配線パターンを適宜設定することにより、二層目の半導体チップ８２の位置は再配線層８４の任意の場所とすることができる。
【００７４】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、複数の半導体素子を一体化して再配線層により接続しているので、半導体装置を基板に実装することにより、各々半導体素子を別々に基板に実装する必要はない。これにより、基板への実装工程数を減らすことができる。
【００７５】
また、複数の半導体素子が再配線層により電気的に接続されているため、半導体装置として必要な実装用突起電極の数は、個々の半導体チップの電極数の総和より少なくなっている。したがって、半導体装置に設けられる突起電極を、従来の表面実装技術で処理可能な突起電極の構造を用いて形成しても、半導体装置の実装面の面積以内に収めることができる。また、複数の半導体素子に相当する実装面を共通して使用できるため、例えば、一つの半導体装置では実装面の面積が足りない場合でも、他の半導体素子の実装面の面積に余裕があれあば、その分の面積を使用することができる。これにより、半導体装置全体としての実装面の面積以内で必要な数の突起電極を形成することができる。
【００７６】
また、複数の半導体素子を一体的にパッケージして配線できるため、複数の半導体素子を個々に基板に実装する場合に比較して、実装面積を縮小することができる。すなわち、半導体装置が実装される基板側において、複数の半導体素子同士を接続する配線が不要となり、配線により占められる面積を削除することができる。
【００７７】
また、複数の半導体素子が互いに異なる機能を有しており、全体として一つの機能を提供するように構成されているため、一つの半導体装置のみで完結した動作を行うことができる。半導体装置内では半導体素子同士は互いに近接した状態で配置され、再配線層により接続されているため、半導体素子間の配線距離は非常に短い。したがって、半導体素子間の信号の伝送距離が短く、高速動作が可能となる。
【００７８】
また、請求項２記載の発明によれば、半導体素子が重ねられて設けられているため、半導体装置の実装面積を増大しないで、複数の半導体素子を有する半導体装置を形成することができる。
【００７９】
請求項３記載の発明によれば、半導体素子が他の半導体装置に重なった位置関係で配置されるので、半導体装置の実装面積を増大しないで、複数の半導体素子を有する半導体装置を形成することができる。
【００８０】
また、請求項４記載の発明によれば、複数の半導体素子を一体化して再配線層により接続しているので、半導体装置を基板に実装することにより、各々半導体素子を別々に基板に実装する必要はない。これにより、基板への実装工程数を減らすことができる。
【００８１】
また、複数の半導体素子が再配線層により電気的に接続されているため、半導体装置として必要な実装用突起電極の数は、個々の半導体チップの電極数の総和より少なくなっている。したがって、半導体装置に設けられる突起電極を、従来の表面実装技術で処理可能な突起電極の構造を用いて形成しても、半導体装置の実装面の面積以内に収めることができる。また、複数の半導体素子に相当する実装面を共通して使用できるため、例えば、一つの半導体装置では実装面の面積が足りない場合でも、他の半導体素子の実装面の面積に余裕があれあば、その分の面積を使用することができる。これにより、半導体装置全体としての実装面の面積以内で必要な数の突起電極を形成することができる。
【００８２】
また、複数の半導体素子を一体的にパッケージして配線できるため、複数の半導体素子を個々に基板に実装する場合に比較して、実装面積を縮小することができる。すなわち、半導体装置が実装される基板側において、複数の半導体素子同士を接続する配線が不要となり、配線により占められる面積を削除することができる。
【００８３】
また、半導体装置内では半導体素子同士は互いに近接した状態で配置され、再配線層により接続されているため、半導体素子間の配線距離は非常に短い。したがって、半導体素子間の信号の伝送距離が短く、高速動作が可能となる。
【００８４】
また、複数の同種の半導体素子が隣接して配置されて一つの半導体を構成するため、例えば、メモリチップ等のような半導体素子に適用すれば、実装面積の増大を抑えながらメモリ容量を増やすことができる。
【００８５】
請求項５記載の発明によれば、ウェーハの段階で複数の半導体素子同士を再配線層により接続して一体化してから半導体装置として切り出すので、個々の半導体素子をウェーハから切り出す工程を省略することができる。また、ウェーハレベルでの精度の高い位置関係が維持されるので、個々に半導体素子を搭載する場合よりも、半導体素子同士の位置決め工程を省略することができる。
【００８６】
また、請求項６記載の発明によれば、複数の半導体素子を一体化して再配線層により接続しているので、半導体装置を基板に実装することにより、各々半導体素子を別々に基板に実装する必要はない。これにより、基板への実装工程数を減らすことができる。
【００８７】
また、複数の半導体素子が再配線層により電気的に接続されているため、半導体装置として必要な実装用突起電極の数は、個々の半導体チップの電極数の総和より少なくなっている。したがって、半導体装置に設けられる突起電極を、従来の表面実装技術で処理可能な突起電極の構造を用いて形成しても、半導体装置の実装面の面積以内に収めることができる。また、複数の半導体素子に相当する実装面を共通して使用できるため、例えば、一つの半導体素子では実装面の面積が足りない場合でも、他の半導体素子の実装面の面積に余裕があれあば、その分の面積を使用することができる。これにより、半導体装置全体としての実装面の面積以内で必要な数の突起電極を形成することができる。
【００８８】
また、複数の半導体素子を一体的にパッケージして配線できるため、複数の半導体素子を個々に基板に実装する場合に比較して、実装面積を縮小することができる。すなわち、半導体装置が実装される基板側において、複数の半導体素子同士を接続する配線が不要となり、配線により占められる面積を削除することができる。
【００８９】
また、半導体装置において、半導体素子同士は互いに近接した状態で配置され、再配線層により接続されているため、半導体素子間の配線距離は非常に短い。したがって、半導体素子間の信号の伝送距離が短く、高速動作が可能となる。
【００９０】
また、請求項７記載の発明によれば、ウェーハの段階で複数の半導体素子同士を再配線層により接続して一体化してから半導体装置として切り出すので、個々の半導体素子をウェーハから切り出す工程を省略することができる。また、ウェーハレベルでの精度の高い位置関係が維持されるので、半導体素子同士の位置決め工程を省略することができる。
【００９１】
また、請求項８記載の発明によれば、第２の半導体素子が第１の半導体素子に重ねられて設けられているため、半導体装置の実装面積を増大しないで、複数の半導体素子を有する半導体装置を作成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置の製造工程の概要を説明するための模式図である。
【図２】本発明の第１の実施の形態による半導体装置の製造工程において、複数の半導体チップが搭載治具に配置された状態を示す模式図である。
【図３】本発明の第１の実施の形態による半導体装置の製造工程において、半導体チップ上に銅ポストが形成された状態を示す模式図である。
【図４】本発明の第１の実施の形態による半導体装置の製造工程において、銅ポスト及び半導体チップが封止された状態を示す模式図である。
【図５】本発明の第１の実施の形態による半導体装置の製造工程において、再配線層が形成された状態を示す模式図である。
【図６】本発明の第１の実施の形態による半導体装置の製造工程において、再配線層上に銅ポストが形成された状態を示す模式図である。
【図７】本発明の第１の実施の形態による半導体装置の製造工程においてハンダボールが形成された状態を示す模式図である。
【図８】本発明の第２の実施の形態による半導体装置の製造工程において、複数の半導体チップが搭載治具に配置された状態を示す模式図である。
【図９】本発明の第２の実施の形態による半導体装置の製造工程において、ウェーハから複数の半導体チップを一体的に切り出して使用する方法を説明するための模式図である。
【図１０】従来の半導体装置によるメモリチップを使用したメモリモジュールの模式図である。
【図１１】本発明の第２の実施の形態による半導体装置を使用したメモリモジュールの模式図である。
【図１２】複数の同種半導体チップと複数の異種半導体チップとを組み合わせた半導体装置の一例を示す模式図である。
【図１３】本発明の第３の実施の形態による半導体装置の製造工程において、半導体チップを積み重ねる工程を示す模式図である。
【図１４】本発明の第３の実施の形態による半導体装置の製造工程において、銅ポストを半導体チップ上に形成して封止した状態を示す模式図である。
【図１５】本発明の第３の実施の形態による半導体装置の製造工程において、封止樹脂の表面を研磨した状態を示す模式図である。
【図１６】本発明の第３の実施の形態による半導体装置の製造工程において、ハンダボールが形成された状態を示す模式図である。
【図１７】本発明の第３の実施の形態による半導体装置の変形例の製造工程において、半導体チップをウェーハ状態の半導体装置に重ね合わせる工程を示す模式図である。
【図１８】本発明の第３の実施の形態による半導体装置の変形例の製造工程において、ハンダボールが形成された状態を示す模式図である。
【図１９】本発明の第４の実施の形態による半導体装置の構成を示す模式図である。
【図２０】本発明の第４の実施の形態による半導体装置の各層の構成を示す模式図である。
【符号の説明】
１０，８０ 半導体装置
１２ ＡＳＩＣ
１４ メモリ
１６ ＭＰＵ
１８，６４，８４ 再配線層
１８ａ 配線パターン
１８ｂ ランド
２０，３６，７０ ハンダボール
２２ 搭載治具
２２ａ 金属板
２２ｂ 接着材シート
２４，５２ａ 電極パッド
２６，３２，６０，６６，８６ 銅ポスト
２８，３４，６２，６８，８８ 封止樹脂
４０，４２，４４ メモリモジュール
４０ａ，４２ａ，４４ａ メモリチップ
４０ｂ，４２ｂ，４２ｃ 外部接続端子
５２，５４，８２ 半導体チップ
５６ 接着材

Claims (8)

  1. 複数の別個に分離された半導体素子と、
    該複数の半導体素子同士を電気的に接続し、かつ一体化して保持する再配線層と、
    該再配線層上に設けられた樹脂層と、
    前記樹脂層の開口部内に設けられ前記再配線層に電気的に接続する複数のポストと、
    前記樹脂層の表面に設けられ前記ポストに電気的に接続する複数の突起電極と
    よりなる半導体装置であって、
    前記複数の半導体素子は互いに異なる機能を有し、全体として一つの機能を提供することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、前記複数の半導体素子のうちの少なくとも一つは他の半導体素子の上に重ねられて配置されることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置であって、前記少なくとも一つの半導体素子は前記再配線層上に配置され、前記再配線層と前記少なくとも一つの半導体素子とは他の再配線層により接続され、前記突起電極は該他の再配線層に対して設けられることを特徴とする半導体装置。
  4. 複数の別個に分離された半導体素子と、
    該複数の半導体素子同士を電気的に接続し、かつ一体化して保持する再配線層と、
    該再配線層上に設けられた樹脂層と、
    前記樹脂層の開口部内に設けられ前記再配線層に電気的に接続する複数のポストと、
    前記樹脂層の表面に設けられ前記ポストに電気的に接続する複数の突起電極と
    よりなる半導体装置であって、
    前記複数の半導体素子は同種の半導体素子であることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置であって、
    前記複数の半導体素子は、ウェーハ状態において隣接するもの同士を一体的に切り出して形成したものであることを特徴とする半導体装置。
  6. 複数の別個に分離された半導体素子を互いに隣接して配置する工程と、
    前記複数の半導体素子の電極を電気的に接続する再配線層を形成する工程と、
    前記再配線層上に該再配線層と電気的に接続する複数のポストを形成する工程と、
    前記ポストを樹脂封止する工程と、
    前記樹脂表面に前記ポストと電気的に接続する複数の突起電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 複数の半導体素子をウェーハ上に形成する工程と、
    前記ウェーハ上に形成された所定の数の該半導体素子同士を電気的に接続する再配線層を前記ウェーハ上に形成する工程と、
    前記所定の数の前記複数の半導体素子を一体的に切り出し、前記再配線層上に該再配線層と電気的に接続する複数のポストを形成する工程と、
    前記ポストを樹脂封止する工程と、
    前記樹脂表面に前記ポストと電気的に接続する複数の突起電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 半導体装置の製造方法であって、
    第１の半導体素子の電極形成面上に、該第１の半導体素子より小さい第２の半導体素子を配置して固定し、
    前記第１の半導体素子と前記第２の半導体素子とを電気的に接続する再配線層を形成し、
    該再配線層に表面実装用の複数の突起電極を設ける
    各段階を有することを特徴とする半導体装置の製造方法。
JP2000143719A 2000-01-28 2000-05-16 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3649993B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/493,005 US6348728B1 (en) 2000-01-28 2000-01-28 Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
US493005 2000-01-28

Publications (2)

Publication Number Publication Date
JP2001217381A JP2001217381A (ja) 2001-08-10
JP3649993B2 true JP3649993B2 (ja) 2005-05-18

Family

ID=23958495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000143719A Expired - Fee Related JP3649993B2 (ja) 2000-01-28 2000-05-16 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US6348728B1 (ja)
JP (1) JP3649993B2 (ja)
KR (1) KR100606178B1 (ja)
TW (1) TW455962B (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP3651346B2 (ja) * 2000-03-06 2005-05-25 カシオ計算機株式会社 半導体装置およびその製造方法
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP4441974B2 (ja) * 2000-03-24 2010-03-31 ソニー株式会社 半導体装置の製造方法
JP3917344B2 (ja) * 2000-03-27 2007-05-23 株式会社東芝 半導体装置及び半導体装置の実装方法
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
CN100350607C (zh) * 2001-12-07 2007-11-21 富士通株式会社 半导体器件及其制造方法
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW577160B (en) 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
CN100461391C (zh) * 2002-02-04 2009-02-11 卡西欧计算机株式会社 半导体装置
EP2866258B1 (en) * 2002-05-31 2019-04-17 Socionext Inc. Semiconductor device and manufacturing method thereof
CN100524706C (zh) * 2002-05-31 2009-08-05 富士通微电子株式会社 半导体器件的制造方法
JP4408015B2 (ja) * 2002-10-30 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
TWI234253B (en) 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
KR100452820B1 (ko) * 2002-07-12 2004-10-15 삼성전기주식회사 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
EP1527480A2 (en) * 2002-08-09 2005-05-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
DE10319541A1 (de) * 2003-04-30 2004-07-08 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
TWI255538B (en) * 2003-06-09 2006-05-21 Siliconware Precision Industries Co Ltd Semiconductor package having conductive bumps on chip and method for fabricating the same
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
JP2005072223A (ja) * 2003-08-25 2005-03-17 Casio Comput Co Ltd 半導体装置
JP4324773B2 (ja) * 2003-09-24 2009-09-02 セイコーエプソン株式会社 半導体装置の製造方法
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
KR100609011B1 (ko) * 2003-12-05 2006-08-03 삼성전자주식회사 웨이퍼 레벨 모듈 및 그의 제조 방법
JP3923944B2 (ja) * 2004-01-08 2007-06-06 沖電気工業株式会社 半導体装置
KR100593439B1 (ko) * 2004-02-24 2006-06-28 삼성전자주식회사 메모리 모듈 및 이의 신호 라인 배치 방법
JP4415747B2 (ja) * 2004-04-30 2010-02-17 ソニー株式会社 半導体装置の製造方法
JP2005347299A (ja) 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP4265997B2 (ja) 2004-07-14 2009-05-20 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006041438A (ja) 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
JP4381269B2 (ja) * 2004-09-27 2009-12-09 三洋電機株式会社 半導体集積回路装置
US7615856B2 (en) 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
JP2006120943A (ja) 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5456970B2 (ja) 2005-02-02 2014-04-02 日本電気株式会社 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法
JP3914239B2 (ja) 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7157372B1 (en) 2005-06-14 2007-01-02 Cubic Wafer Inc. Coaxial through chip connection
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP4899548B2 (ja) * 2006-03-13 2012-03-21 日本電気株式会社 半導体装置の製造方法
KR100703816B1 (ko) * 2006-04-21 2007-04-04 삼성전자주식회사 웨이퍼 레벨 반도체 모듈과 그 제조 방법
JP4337860B2 (ja) * 2006-10-06 2009-09-30 カシオ計算機株式会社 半導体装置
JP4480710B2 (ja) * 2006-12-04 2010-06-16 Ｏｋｉセミコンダクタ株式会社 半導体装置内蔵基板
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
KR100854221B1 (ko) * 2007-08-27 2008-08-25 주식회사 동부하이텍 반도체 디바이스의 제조 방법
US7863100B2 (en) * 2009-03-20 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with layered packaging and method of manufacture thereof
US20100327173A1 (en) * 2009-06-29 2010-12-30 Charles Gerard Woychik Integrated Direct Conversion Detector Module
JP5541618B2 (ja) 2009-09-01 2014-07-09 新光電気工業株式会社 半導体パッケージの製造方法
JP5581519B2 (ja) * 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
US8460968B2 (en) 2010-09-17 2013-06-11 Stats Chippac Ltd. Integrated circuit packaging system with post and method of manufacture thereof
CN103650135B (zh) * 2011-11-16 2017-03-15 松下电器产业株式会社 半导体装置
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
KR101934581B1 (ko) 2012-11-02 2019-01-02 에스케이하이닉스 주식회사 반도체 패키지
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
BR112015021244A2 (pt) * 2014-10-03 2018-05-08 Intel Coproration pacote de matrizes empilhadas sobrepostas com colunas verticais
US10049953B2 (en) * 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
WO2017135257A1 (ja) * 2016-02-01 2017-08-10 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
KR102577265B1 (ko) * 2018-12-06 2023-09-11 삼성전자주식회사 반도체 패키지
US11088110B2 (en) * 2019-01-28 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, circuit board structure and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5708300A (en) * 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6025647A (en) * 1997-11-24 2000-02-15 Vlsi Technology, Inc. Apparatus for equalizing signal parameters in flip chip redistribution layers
JP3480291B2 (ja) * 1998-01-08 2003-12-15 日立電線株式会社 半導体装置及び電子装置
US6144751A (en) * 1998-02-24 2000-11-07 Velandia; Erich M. Concentrically aligned speaker enclosure
US5994766A (en) * 1998-09-21 1999-11-30 Vlsi Technology, Inc. Flip chip circuit arrangement with redistribution layer that minimizes crosstalk
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps

Also Published As

Publication number Publication date
KR20010077826A (ko) 2001-08-20
TW455962B (en) 2001-09-21
KR100606178B1 (ko) 2006-07-31
US20020050639A1 (en) 2002-05-02
JP2001217381A (ja) 2001-08-10
US6348728B1 (en) 2002-02-19
US6627479B2 (en) 2003-09-30

Similar Documents

Publication Publication Date Title
JP3649993B2 (ja) 半導体装置及び半導体装置の製造方法
US10734367B2 (en) Semiconductor package and method of fabricating the same
TWI423401B (zh) 在上側及下側具有暴露基底表面之半導體推疊封裝組件
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7531890B2 (en) Multi-chip package (MCP) with a conductive bar and method for manufacturing the same
JP4484846B2 (ja) くりぬかれた基板を備えるスタック半導体パッケージアセンブリ
US7326592B2 (en) Stacked die package
US20040009630A1 (en) Semiconductor device and method for manufacturing the same
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
TW201029147A (en) Module having stacked chip scale semiconductor packages
US7816754B2 (en) Ball grid array package construction with raised solder ball pads
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US20060097377A1 (en) Flip chip bonding structure using non-conductive adhesive and related fabrication method
US9443793B2 (en) Semiconductor device
CN104685624B (zh) 重组晶圆级微电子封装
KR20220030005A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
CN107818958B (zh) 底部封装结构及制作方法
JP2009064897A (ja) 半導体装置及びその製造方法
KR100912427B1 (ko) 적층 칩 패키지 및 그 제조 방법
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US11824001B2 (en) Integrated circuit package structure and integrated circuit package unit
US20080164620A1 (en) Multi-chip package and method of fabricating the same
JP2007059493A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees