KR100854221B1 - 반도체 디바이스의 제조 방법 - Google Patents

반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR100854221B1
KR100854221B1 KR1020070086057A KR20070086057A KR100854221B1 KR 100854221 B1 KR100854221 B1 KR 100854221B1 KR 1020070086057 A KR1020070086057 A KR 1020070086057A KR 20070086057 A KR20070086057 A KR 20070086057A KR 100854221 B1 KR100854221 B1 KR 100854221B1
Authority
KR
South Korea
Prior art keywords
photoresist
insulating layer
redistribution layer
forming
bond pad
Prior art date
Application number
KR1020070086057A
Other languages
English (en)
Inventor
김정배
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070086057A priority Critical patent/KR100854221B1/ko
Application granted granted Critical
Publication of KR100854221B1 publication Critical patent/KR100854221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 디바이스의 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 반도체 다이에 형성된 절연층을 에칭하여 본드패드를 외부로 노출시킬 때 포토레지스트를 이용하여 간접적으로 에칭함으로써, 본드패드 표면에 이종물질이 발생되는 것을 방지하고 본드패드와 재배선층 사이의 전기적 특성을 향상하는 데 있다.
이를 위해 본 발명은 본드패드를 갖는 다수의 반도체 다이로 이루어진 웨이퍼를 준비하는 웨이퍼 준비 단계와, 반도체 다이와 본드패드를 덮도록 포토레지스트를 형성하는 포토레지스트 형성 단계와, 본드패드와 대응되는 영역 이외의 영역에 형성된 포토레지스트를 제거하는 포토레지스트 제거 단계와, 반도체 다이와 포토레지스트를 덮도록 제1절연층을 형성하는 제1절연층 형성 단계와, 포토레지스트가 외부로 노출되도록 제1절연층을 연마하여 평탄화하는 평탄화 단계와, 평탄화 단계에서 노출된 포토레지스트를 제거하는 포토레지스트 제거 단계 및, 본드패드와 제1절연층의 표면에 재배선층을 형성하는 재배선층 형성단계를 포함하는 반도체 디바이스의 제조 방법을 개시한다.
반도체 디바이스, 포토레지스트, 이종물질

Description

반도체 디바이스의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 디바이스의 제조 방법에 관한 것으로서, 보다 자세하게는 절연층을 에칭하여 본드패드를 외부로 노출시킬 때 포토레지스트를 이용하여 간접적으로 에칭함으로써, 본드패드 표면에 이종물질이 발생되는 것을 방지하고 본드패드와 재배선층 사이의 전기적 특성을 향상시킬 수 있는 반도체 디바이스의 제조 방법에 관한 것이다.
오늘날 반도체 산업의 주요 추세 중의 하나는 가급적 반도체 디바이스를 소형화하는 것이다. 소형화의 요구는 특히 반도체 패키지 산업에 있어서 두드러지는데, 패키지(package)란 미세회로가 설계된 집적회로가 들어 있는 반도체 다이의 입출력 및 전원 단자들을 외부와 전기적으로 연결하고 습기나 먼지 등의 주위 환경으로부터 보호할뿐만 아니라, 기계적인 충격에도 잘 견딜 수 있도록 플라스틱 수지나 세라믹으로 봉한 형태를 말한다.
패키징 기술은 완성된 집적회로 패키지를 회로기판(Circuit Board)에 장착시키는 조립 공정을 빠르고 정확하게 할 뿐만 아니라 전체적인 필요 면적과 공간을 최대한 줄일 수 있도록 연구, 개발되어 가고 있다. 패키지는 사용되는 재료와 회로기판에 실장시키는 형태에 따라 구분할 수 있다. 반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(SMT, Surface Mount Technology)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(CeramicLeadedChip Carrier), BGA(Ball Grid Array) 등이 있다.
최근에 패키지 방법으로는 칩을 절단하지 않은 웨이퍼(wafer) 상태에서 모든 조립 과정을 마치는 웨이퍼 레벨 패키지(wafer level package) 기술이 차세대 기술로 각광 받고 있다. 현재까지의 반도체 패키지 공정은 웨이퍼를 각각의 칩으로 절단한 후 이루어지는 데 반해, 웨이퍼 레벨 패키지 기술은 여러 칩들이 붙어있는 웨이퍼 상태에서 모든 공정을 마친 후 이를 소잉(Sawing)해 곧바로 완제품을 만든다. 따라서, 이 기술을 적용할 경우 현재 사용되고 있는 플라스틱 수지나 세라믹등의 봉지재로 봉하는 종래의 반도체 패키지 보다 전체적인 패키지 비용을 더욱 낮출 수 있으며, 크기도 줄일 수 있다.
이러한 웨이퍼 레벨 패키지(wafer level package)로 형성된 반도체 디바이스는 집적도를 높이기 위하여 절연층과 메탈층이 서로 교번하여 형성되고 메탈층과 메탈층 사이에 형성된 절연층(예를 들면 산화막)을 에칭하여 서로 전기적으로 연결될수 있다. 그러나 본드패드와 같이 대면적으로 형성된 메탈을 외부로 노출하기 위 해 절연층을 직접적으로 에칭하면 본드패드의 표면에 절연층이 잔류하여 이종물질(예를들면, 산화막의 잔류물)이 발생하게 된다. 상기 본드패드는 외부로 노출되어 메탈층인 재배선층과 전기적으로 연결되어야 하지만, 상기 본드패드와 재배선층 사이에 이종물질이 잔류하게 되어, 전기적 특성이 저하되기 쉽다. 그리고 이종물질로 인한 전기적 특성을 개선하기 위해서, 이종물질이 잔류하게 되어도, 전기적인 특성이 강한 새로운 배선 물질을 개발하거나, 이종물질이 발생되지 않는 배선물질을 개발해야 하는데 이러한 신규 배선 물질을 개발하기 위해서는 많은 시간과 인력 자원의 투자가 필요하고 또한 신규 장비 투자를 위한 비용이 증가하게 된다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 반도체 다이에 형성된 절연층을 에칭하여 본드패드를 외부로 노출시킬 때 포토레지스트를 이용하여 간접적으로 에칭함으로써, 절연층을 직접 에칭할때 본드패드의 표면에 잔류하던 이종물질이 제거되므로, 본드패드와 재배선층 사이의 전기적 특성을 향상시킬 수 있는 반도체 디바이스의 제조 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 본드패드에 잔류하는 이종물질을 제거하는데 일반적으로 사용하는 포토리소그라피 공정장비를 이용하므로, 신규 장비에 관한 투자와 신규 물질 개발에 관한 비용 및 시간을 감소시켜 수율을 향상할 수 있는 반도체 디바이스의 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 디바이스의 제조 방법은 본드패드를 갖는 다수의 반도체 다이로 이루어진 웨이퍼를 준비하는 웨이퍼 준비 단계와, 상기 반도체 다이와 상기 본드패드를 덮도록 포토레지스트를 형성하는 포토레지스트 형성 단계와, 상기 본드패드와 대응되는 영역 이외의 영역에 형성된 상기 포토레지스트를 제거하는 포토레지스트 제거 단계와, 상기 반도체 다이와 상기 포토레지스트를 덮도록 제1절연층을 형성하는 제1절연층 형성 단계와, 상기 포토레지스트가 외부로 노출되도록 상기 제1절연층을 연마하여 평탄화하는 평탄화 단계와, 상기 평탄화 단계에서 노출된 상기 포토레지스트를 제거하는 포토레지스트 제거 단계 및 상기 본드패드와 상기 제1절연층의 표면에 재배선층을 형성하는 재배선층 형성단계를 포함하여 이루어질 수 있다.
상기 포토레지스트 제거 단계에서 상기 포토레지스트가 제거되어 상기 본드패드가 외부로 노출될 수 있다.
상기 재배선층 형성 단계에서 상기 재배선층은 본드패드에 전기적으로 연결되고 상기 제1절연층 표면까지 연장되어, 상기 재배선층은 제1절연층의 상부영역에 형성된 적어도 하나의 랜드를 포함할 수 있다.
상기 재배선층 형성 단계 이후에는 상기 재배선층의 랜드만 노출되도록 하며, 상기 재배선층을 덮는 제2절연층을 형성하는 제2절연층 형성 단계와, 상기 재배선층의 랜드에 적어도 하나의 솔더볼을 형성하는 솔더볼 용착 단계 및 상기 반도체 다이와 상기 재배선층 및 상기 제2절연층을 소잉하여 웨이퍼에서 낱개의 반도체 디바이스로 분리하는 웨이퍼 소잉 단계를 더 포함할 수 있다.
상기 재배선층은 적어도 하나의 상기 솔더볼과 적어도 하나의 상기 반도체 다이의 본드패드를 전기적으로 연결할 수 있다.
상술한 바와 같이, 본 발명에 의한 반도체 디바이스의 제조 방법은 반도체 다이에 형성된 절연층을 에칭하여 본드패드를 외부로 노출시킬 때 포토레지스트를 이용하여 간접적으로 에칭함으로써, 본드패드 표면에 이종물질이 발생되는 것을 방지하고 본드패드와 재배선층 사이의 전기적 특성을 향상시킬 수 있게 된다.
또한 상기와 같이 하여 본발명에 의한 반도체 디바이스의 제조 방법은 본드패드에 잔류하는 물질을 제거하는데 일반적으로 사용하는 포토리소그라피 공정장비를 이용하므로, 신규 장비에 관한 투자와 신규 물질 개발에 관한 비용 및 시간을 감소시켜 수율을 향상할 수 있게 된다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도가 도시되어 있다.
도 1에 도시된 바와 같이 본 발명의 반도체 디바이스의 제조 방법은 웨이퍼 준비 단계(S1), 포토레지스트 형성 단계(S2), 포토레지스트 에칭(etching) 단계(S3), 제1절연층 형성 단계(S4), 평탄화 단계(S5), 포토레지스트 제거 단계(S6), 재배선층 형성 단계(S7), 제2절연층 형성 단계(S8), 솔더볼 용착 단계(S9) 및 웨이퍼 소잉(sawing) 단계(S10)를 포함한다.
도 2a 내지 도 2j를 참조하면 도 1에 도시된 반도체 디바이스의 제조 방법을 도시한 단면도가 도시되어 있다. 도 1에 도시된 반도체 디바이스의 제조방법을 도 2의 단면도를 이용하여 자세히 설명하고자 한다.
도 2a에 도시된 바와 같이, 상기 웨이퍼 준비 단계(S1)에서는 대략 평평하거나 완전히 평평한 제1면(111)과, 상기 제1면(111)의 반대면으로서 대략 평평하거나 완전히 평평한 제2면(112)을 가지며, 상기 제1면(111)에는 적어도 하나의 본드패드(113)가 형성된 반도체 다이(110)를 준비한다. 상기 본드패드(113)는 알루미늄(Al), 구리(Cu) 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
도 2b에 도시된 바와 같이, 상기 포토레지스트 형성 단계(S2)에서는 상기 반도체 다이(110)의 제1면(111)에 감광성 수지인 포토레지스트(photoresist, 120)를 일정 두께로 형성한다. 상기 포토레지스트(120)는 스핀코팅, 롤러식 도포 및 그 등가 방법중 선택된 어느 하나의 방법에 의해 형성 할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다. 상기 포토레지스트(120)는 양성포토레지스트(positive photoresist) 또는 음성포토레지스트(negative photoresist)가 될 수 있으며, 포토레지스트는 노브락계 수지, 감광제, 용제, PHS(poly hydroxy strene)계 및 그 등가물중 선택된 어느 하나로 형성할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
도 2c에 도시된 바와 같이, 상기 포토레지스트 에칭(etching) 단계(S3)에서는 상기 반도체 다이(110)의 제1면(111)에 형성된 포토레지스트(120)가 양성 포토레지스트일 경우 상기 반도체 다이(110)의 본드패드(113)가 형성된 부분 이외의 영역을 마스크를 통해 노광한후, 현상하여 상기 반도체 다이(110)의 본드패드(113)와 대응되는 영역 이외의 영역에 형성된 포토레지스트(120)를 제거할 수 있으며, 양성 포토레지스트일 경우 포토레지스트(120a)가 역사다리꼴 모양으로 형성 될 수 있는데 이는 하기할 재배선층(140) 형성 시 재배선층(140)의 단락현상을 방직하는 역할을 한다. 상기 노광은 가시광선, 적외선, 전자빔, 레이저 및 그의 등가방법을 이용할 수 있으나, 여기서 그 방법을 한정하는 것은 아니다. 여기서, 상기 본드패드(113) 위의 포토레지스트(120a)가 역사다리꼴로 형성되는 이유는, 노광 공정시 마스크를 통하여 빛이 회절 되기 때문이다.
도 2d에 도시된 바와 같이, 상기 제1절연층 형성 단계(S4)에서는 반도체 다이(110)의 제1면(111)과 포토레지스트(120a)에 제1절연층(130)을 일정한 두께로 형 성 한다. 상기 제1절연층(130)의 형성은 산화, 질화, 스크린 프린팅, 스프레이, 스핀 코팅 및 그 등가 방법중 선택된 어느 하나의 방법에 의해 형성할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다. 상기 제1절연층(130)은 산화막, 질화막, 폴리이미드(Polyimide), 에폭시(epoxy), 벤조 클로로 부텐(BCB, Benzo Cyclo Butene), 폴리 벤즈 옥사졸(PBO, Poly Benz Oxazole) 및 그 등가물중 선택된 어느 하나로 형성할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
도 2e에 도시된 바와 같이, 상기 평탄화 단계(S5)에서는 상기 포토레지스트(120)가 상기 제1절연층(130)이 형성된 면으로 노출될 때까지 평탄화 작업을 진행한다. 상기 평탄화는 화학적 기계적 연마(CMP, chemical mechanical polish) 및 그 등가 방법중 선택된 어느 하나의 방법에 의해 형성할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다.
도 2f에 도시된 바와 같이, 상기 포토레지스트 제거 단계(S6)에서는 상기 평탄화 단계(S5)에서 외부로 노출된 포토레지스트(120)을 제거하여 상기 반도체 다이(110)의 본드패드(113)가 외부로 노출되도록 한다. 상기 포토레지스트는 황산용액, 산소, 플라즈마 및 그 등가물 선택된 어느 하나로 제거할 수 있으나, 여기서 그 재거 물질을 한정하는 것은 아니다. 이때 상기 반도체 다이(110)의 본드패드(113)가 외부로 노출되도록 하는데 포토레지스트(120)를 이용하여 간접적으로 에칭 함으로써, 절연층을 직접 에칭할때와 비교하여 본드패드의 표면에 이종물질이 잔류하지 않게 된다. 일반적으로, 본드패드(113)와 포토레지스트(120a) 사이의 접착력은 본드패드(113)와 제1절연막(130) 사이의 접착력 보다 훨씬 작으므로, 상기 포토레지스터(120a)의 제거공정에 의해 상기 본드패드(113)가 외부로 노출될때, 상기 본드패드(113)의 표면에 이종 물질이 거의 남아 있지 않게 된다. 따라서, 반도체 다이(110)의 본드패드(113)와 재배선층(140)의 사이의 전기적 특성이 향상된다.
도 2g에 도시된 바와 같이, 상기 재배선층 형성 단계(S7)에서는 상기 반도체 다이(110)의 본드패드(113)에 전기적으로 연결되도록 재배선층(140)을 형성한다. 이때, 재배선층(140)은 실질적으로 상기 본드패드(113)에 전기적으로 연결된 동시에, 상기 제1절연층(130)의 표면에서 일정 길이로 연장되어 형성되도록 한다. 좀더 구체적으로 상기 반도체 다이(110)의 본드패드(113)에 전기적으로 접속되도록 여러층의 금속층을 물리기상증착(PVD, physical vapor deposition), 화학기상증착(CVD, chemical vapor deposition) 및 그 등가 방법 중 선택된 어느 하나를 이용하여 반도체 다이(110) 및 제1절연층(130)의 상부 영역 전체에 형성한다. 이후, 통상의 사진 식각(photolithography) 공정을 이용하여 일정 패턴을 갖는 재배선층(140)을 형성한다. 즉, 상기 본드패드(113)에 전기적으로 연결된 동시에, 제1절연층(130)에 위치하도록 상기 재배선층(140)을 패터닝한다. 또한, 상기 재배선층(140)은 구리(Cu), 티나늄(Ti), 니켈(Ni), 팔라듐(Pd), 그 합금 및 그 등가물중 선택된 어느 하나로 형성할 수 있으나, 상기 금속 재질을 한정하는 것은 아니다.
도 2h에 도시된 바와 같이, 상기 제2절연층 형성 단계(S8)에서는 상기 반도체 다이(110)의 제1면(111)에 형성된 제1절연층(130) 및 재배선층(140)의 일부에 일정 두께의 제2절연층(150)이 형성되도록 한다. 물론, 상기 제2절연층(150)은 하기할 솔더볼(160)이 형성될 재배선층(140)의 랜드(141)를 제외한 제1절연층(130) 및 재배선층(140)의 표면에 형성되도록 한다. 상기 제2절연층(150)은 산화, 질화, 스크린 프린팅, 스프레이, 스핀 코팅 및 그 등가 방법중 어느 하나를 이용하여 형성할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다. 이와 같이 하여 상기 제2절연층(150)은 외부 환경으로부터 재배선층(140)을 격리하고 안전하게 보호하며, 하기할 솔더볼(160)이 상기 재배선층(140)의 랜드(141)에 용이하게 용착되도록 한다.
도 2i에 도시된 바와 같이, 상기 솔더볼 용착 단계(S9)에서는 상기 재배선층(140) 중 상기 제2절연층(150)을 통하여 외부로 노출된 랜드(land, 141)에 솔더볼(160)을 용착한다. 예를 들면, 상기 노출된 랜드(141)에 점도가 있는 휘발성 플럭스(flux)를 도포한 후, 그것에 솔더볼(160)을 임시로 안착한다. 이후, 반도체 디바이스를 대략 100 내지 300℃의 온도를 갖는 퍼니스(furnace)에 넣었다 꺼냄으로써, 상기 솔더볼(160)이 상기 랜드(141)에 강하게 전기적 및 기계적으로 접속되도록 한다. 물론, 상기 퍼니스 내에서 상기 플럭스는 모두 휘발되어 제거된다.
도 2j에 도시된 바와 같이, 상기 웨이퍼 소잉(sawing) 단계(S10)에서는 다이 아몬드 휠 또는 레이저 빔과 같은 소잉 툴(170)을 이용하여 웨이퍼에서 낱개의 반도체 디바이스(100)로 소잉(sawing)한다. 예를 들면, 소잉 툴(170)로 상기 반도체 다이(110), 제1절연층(130) 및 제2절연층(150)의 일정 영역을 소잉함으로써, 웨이퍼로부터 낱개의 반도체 디바이스(100)가 분리되도록 한다.
상기 반도체 디바이스(100)는 반도체 다이(110)의 본드패드(113)가 외부로 노출되도록 하는데 포토레지스트(120)를 이용하여 간접적으로 에칭 하여, 절연층을 직접 에칭할 때 본드패드(113)의 표면에 잔류하던 이종물질이 제거되므로, 반도체 다이(110)의 본드패드(113)와 재배선층(140)의 계면사이에 전기적 특성이 향상된다. 그리고 포토레지스트(120)를 이용하여 간접적으로 에칭하는 방법으로 이종물질을 제거할 수 있으므로, 새로운 배선을 개발하기 위한 인력 및 장비가 도입될 때 발생하는 추가 비용 및 시간을 감소시킬 수 있다.
이상에서 설명한 것은 본 발명에 의한 반도체 디바이스의 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 2a 내지 도 2h는 도 1에 도시된 반도체 디바이스의 제조 방법을 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 반도체 디바이스
110; 반도체 다이 113; 본드패드
120; 포토레지스트 130; 제1절연층
140; 재배선층 150; 제2절연층
160; 솔더볼 170; 소잉툴

Claims (5)

  1. 본드패드를 갖는 다수의 반도체 다이로 이루어진 웨이퍼를 준비하는 웨이퍼 준비 단계;
    상기 반도체 다이와 상기 본드패드를 덮도록 포토레지스트를 형성하는 포토레지스트 형성 단계;
    상기 본드패드와 대응되는 영역 이외의 영역에 형성된 상기 포토레지스트를 제거하는 포토레지스트 제거 단계;
    상기 반도체 다이와 상기 포토레지스트를 덮도록 제1절연층을 형성하는 제1절연층 형성 단계;
    상기 포토레지스트가 외부로 노출되도록 상기 제1절연층을 연마하여 평탄화하는 평탄화 단계;
    상기 평탄화 단계에서 노출된 상기 포토레지스트를 제거하는 포토레지스트 제거 단계; 및
    상기 본드패드와 상기 제1절연층의 표면에 재배선층을 형성하는 재배선층 형성단계를 포함하여 이루어진 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 포토레지스트 제거 단계에서 상기 포토레지스트가 제거되어 상기 본드패드가 외부로 노출되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 재배선층 형성 단계에서 상기 재배선층은 상기 본드패드에 전기적으로 연결되고 상기 제1절연층 표면까지 연장되어, 상기 재배선층은 상기 제1절연층의 상부영역에 적어도 하나의 랜드를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  4. 제 3 항에 있어서, 상기 재배선층 형성 단계 이후에는
    상기 재배선층의 랜드가 노출되도록 하며, 상기 재배선층을 덮는 제2절연층을 형성하는 제2절연층 형성 단계;
    상기 재배선층의 랜드에 적어도 하나의 솔더볼을 형성하는 솔더볼 용착 단계; 및
    상기 반도체 다이와 상기 재배선층 및 상기 제2절연층을 소잉하여 웨이퍼에서 낱개의 반도체 디바이스로 분리하는 웨이퍼 소잉 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  5. 제 4 항에 있어서,
    재배선층은 적어도 하나의 상기 솔더볼과 적어도 하나의 상기 반도체 다이의 본드패드를 전기적으로 연결하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020070086057A 2007-08-27 2007-08-27 반도체 디바이스의 제조 방법 KR100854221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070086057A KR100854221B1 (ko) 2007-08-27 2007-08-27 반도체 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086057A KR100854221B1 (ko) 2007-08-27 2007-08-27 반도체 디바이스의 제조 방법

Publications (1)

Publication Number Publication Date
KR100854221B1 true KR100854221B1 (ko) 2008-08-25

Family

ID=39878604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086057A KR100854221B1 (ko) 2007-08-27 2007-08-27 반도체 디바이스의 제조 방법

Country Status (1)

Country Link
KR (1) KR100854221B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144204A (ja) 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
KR20010077826A (ko) * 2000-01-28 2001-08-20 아끼구사 나오유끼 재배선층에 의해 상호 접속된 복수의 반도체 소자를가지는 반도체 장치
KR20030002628A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
KR20050050570A (ko) * 2003-11-25 2005-05-31 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조 방법
KR20050101041A (ko) * 2004-04-16 2005-10-20 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 제조방법
KR20060024320A (ko) * 2005-04-25 2006-03-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144204A (ja) 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
KR20010077826A (ko) * 2000-01-28 2001-08-20 아끼구사 나오유끼 재배선층에 의해 상호 접속된 복수의 반도체 소자를가지는 반도체 장치
KR20030002628A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
KR20050050570A (ko) * 2003-11-25 2005-05-31 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2005158929A (ja) 2003-11-25 2005-06-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR20050101041A (ko) * 2004-04-16 2005-10-20 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 제조방법
KR20060024320A (ko) * 2005-04-25 2006-03-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US9934998B2 (en) Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
US20170338177A1 (en) Packaged Semiconductor Devices and Packaging Devices and Methods
US7335986B1 (en) Wafer level chip scale package
US8759964B2 (en) Wafer level package structure and fabrication methods
TWI606523B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
US8994185B2 (en) Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US6008070A (en) Wafer level fabrication and assembly of chip scale packages
TWI579960B (zh) 形成具有絕緣環形圈的導電性直通矽晶穿孔（ｔｓｖ）之半導體裝置及方法
TWI588921B (zh) 半導體裝置以及形成用於傳導互連結構之保護和支撐結構之方法
US9401289B2 (en) Semiconductor device and method of backgrinding and singulation of semiconductor wafer while reducing kerf shifting and protecting wafer surfaces
KR20150045375A (ko) 반도체 디바이스 및 이의 제조 방법
US11094669B2 (en) Wafer level molded PPGA (pad post grid array) for low cost package
TW201721815A (zh) 半導體封裝結構及其製作方法
US10679915B2 (en) Package structure and manufacturing method thereof
TW201727850A (zh) 半導體裝置及其製造方法
US20040089946A1 (en) Chip size semiconductor package structure
CN108257934B (zh) 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
TW202105543A (zh) 封裝結構的製造方法
KR100854221B1 (ko) 반도체 디바이스의 제조 방법
US20200105666A1 (en) Semiconductor device and method of fabricating the same
US20060084259A1 (en) Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer
TWM589366U (zh) 具有增強互連的晶片封裝組件
TWI766280B (zh) 晶圓級晶片尺寸封裝結構及其製造方法
KR100881394B1 (ko) 웨이퍼 레벨 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee