TWI766280B - 晶圓級晶片尺寸封裝結構及其製造方法 - Google Patents

晶圓級晶片尺寸封裝結構及其製造方法 Download PDF

Info

Publication number
TWI766280B
TWI766280B TW109116062A TW109116062A TWI766280B TW I766280 B TWI766280 B TW I766280B TW 109116062 A TW109116062 A TW 109116062A TW 109116062 A TW109116062 A TW 109116062A TW I766280 B TWI766280 B TW I766280B
Authority
TW
Taiwan
Prior art keywords
wafer
conductive pillars
chip
layers
layer
Prior art date
Application number
TW109116062A
Other languages
English (en)
Other versions
TW202143419A (zh
Inventor
林俊辰
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW109116062A priority Critical patent/TWI766280B/zh
Priority to CN202010863430.1A priority patent/CN113675155A/zh
Publication of TW202143419A publication Critical patent/TW202143419A/zh
Application granted granted Critical
Publication of TWI766280B publication Critical patent/TWI766280B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種晶圓級晶片尺寸封裝結構，包括第一晶片、重佈線路層、多個球底金屬層、多個導電柱、第二晶片、封裝膠體以及多個連接部。重佈線路層位於第一晶片上且電性連接至其焊墊。球底金屬層位於重佈線路層上。導電柱位於一部分的球底金屬層上。第二晶片位於另一部分的球底金屬層上。第二晶片具有面向所述多個球底金屬層的主動面。導電柱圍繞第二晶片。封裝膠體至少包封第二晶片與導電柱的部分側壁。封裝膠體的頂面低於導電柱的頂面。連接部位於導電柱上且藉由導電柱以及球底金屬層與重佈線路層電性連接。連接部延伸至封裝膠體的頂面。另提供一種晶圓級晶片尺寸封裝結構的製造方法。

Description

晶圓級晶片尺寸封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種晶圓級晶片尺寸封裝結構及其製造方法。
晶圓級封裝技術(Wafer Level Packaging)是在整片晶圓上執行晶片尺寸的封裝技術，也就是在晶圓階段就完成了大部分的封裝工作，因此，晶圓級晶片尺寸封裝可以縮小封裝體尺寸，並且在製程及材料成本上也相當具有優勢。
一般而言，會有諸多因素影響晶圓級晶片尺寸封裝的可靠度。舉例而言，若位於晶圓上的構件具有接合強度不佳或於製程中損壞等情況，都會對晶圓級晶片尺寸封裝產生不良影響，進而降低晶圓級晶片尺寸封裝的可靠度。因此，如何減少會對晶圓級晶片尺寸封裝產生不良影響的情況發生，進而可以提升晶圓級晶片尺寸封裝的可靠度，已成為本領域研究人員的一大挑戰。
本發明提供一種晶圓級晶片尺寸封裝結構及其製造方法，其可以減少會對晶圓級晶片尺寸封裝結構產生不良影響的情況發生，進而可以提升晶圓級晶片尺寸封裝結構的可靠度。
本發明的一種晶圓級晶片尺寸封裝結構，包括第一晶片、重佈線路層、多個球底金屬層、多個導電柱、第二晶片、封裝膠體以及多個連接部。第一晶片具有多個焊墊。重佈線路層位於第一晶片上且電性連接至焊墊。球底金屬層位於重佈線路層上。導電柱位於一部分的球底金屬層上。第二晶片位於另一部分的球底金屬層上，且第二晶片具有面向球底金屬層的主動面。導電柱圍繞第二晶片。封裝膠體至少包封第二晶片與導電柱的部分側壁。封裝膠體的頂面低於所述多個導電柱的頂面。連接部位於導電柱上。連接部藉由導電柱以及球底金屬層與重佈線路層電性連接且連接部延伸至封裝膠體的頂面。
本發明的一種晶圓級晶片尺寸封裝結構的製造方法，包括提供晶圓。晶圓包括多個第一晶片,且每一第一晶片具有多個焊墊。形成重佈線路層於晶圓上且電性連接至多個焊墊。形成多個球底金屬層於重佈線路層上。形成多個導電柱於多個球底金屬層上，其中兩相鄰的多個導電柱具有一開口。配置第二晶片於開口中，其中第二晶片具有面向多個球底金屬層的主動面且電性連接至多個球底金屬層。形成封裝膠體以至少包封第二晶片與多個導電柱的部分側壁。形成多個連接部於導電柱上。連接部藉由導電柱以及球底金屬層與重佈線路層電性連接。
基於上述，本發明藉由球底金屬層與封裝膠體的配置可以減少會對晶圓級晶片尺寸封裝結構產生不良影響的情況(如位於晶圓上的第二晶片以及導電柱具有接合強度不佳或第二晶片於製程中損壞)發生，進而可以提升晶圓級晶片尺寸封裝結構的可靠度。另一方面，由於連接部可以延伸至封裝膠體的頂面，因此，連接部可以具有較佳的接合強度，以進一步提升晶圓級晶片尺寸封裝結構的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
以下將參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖6A與圖1B至圖6B分別是依照本發明的一實施例的晶圓級晶片尺寸封裝結構在不同階段的製造過程中的部分頂視圖與部分剖視圖。圖6C至圖6D是接續圖6B的部分剖視圖。圖7A至圖7D是圖3B至圖4B的形成方法的部分剖視圖。
在本實施例中，晶圓級晶片尺寸封裝結構100的製造方法可以包括以下步驟。
請同時參照圖1A與圖1B，提供晶圓110，其中晶圓110包括多個第一晶片112，且第一晶片112具有多個焊墊1121。如圖1A所示，多個第一晶片112可以是陣列排列於晶圓110上。在一實施例中，焊墊1121可以是鋁接墊，但本發明不限於此。焊墊1121可以是任何適宜的導電接墊。
請同時參照圖2A與圖2B，於晶圓110上形成重佈線路層120。舉例而言，可以是於晶圓110的第一晶片112上形成重佈線路層120且電性連接至焊墊1121。在本實施例中，重佈線路層120可以包括導電層122以及介電層124。形成重佈線路層120的步驟可以如下。首先，於晶圓110上形成導電材料(未繪示)。接著，對導電材料進行圖案化製程，以形成導電層122，其中導電層122與焊墊1121電性連接。然後，於導電層122上形成介電材料(未繪示)。之後，於介電材料中形成多個通孔1241，以形成介電層124並暴露出部分導電層122。因此，後續位於通孔1241中的構件可以藉由導電層122電性連接至焊墊1121。
進一步而言，如圖2A所示，介電層124中的多個通孔1241可以具有不同尺寸。舉例而言，靠近第一晶片112的邊緣的通孔1241可以具有較大尺寸，而靠近第一晶片112的中心的通孔1241可以具有較小尺寸，但本發明不限於此。
此外，應說明的是，儘管圖2B僅繪示出一層導電層122與一層介電層124，然而，本發明不限制導電層122與介電層124的層數，可視實際設計上的需求而定。此外，導電層122與介電層124也可以藉由適宜的材料與形成方法所形成。
請同時參照圖3A與圖3B，於重佈線路層120上形成多個球底金屬層130，其中球底金屬層130可以提升後續位於晶圓110上的構件的接合強度，減少因接合強度不佳而對晶圓級晶片尺寸封裝結構100產生不良影響的情況發生，進而可以提升晶圓級晶片尺寸封裝結構100的可靠度。
在本實施例中，球底金屬層130可以包括第一球底金屬層132以及第二球底金屬層134，其中每一第一晶片112上的第一球底金屬層132可以圍繞第二球底金屬層134。換句話說，每一第一晶片112上的第一球底金屬層132位於第二球底金屬層134的兩側。進一步而言，於後續製程中可以將不同構件分別配置於第一球底金屬層132與第二球底金屬層134上。
請同時參照圖4A與圖4B，於多個球底金屬層130上形成多個導電柱140，其中導電柱140可以與第一晶片112電性連接。舉例而言，可以於一部分的球底金屬層130(如第一球底金屬層132)上形成多個導電柱140，且藉由一部分的球底金屬層130(如第一球底金屬層132)以及重佈線路層120的導電層122電性連接至第一晶片112。另一方面，兩相鄰的導電柱140之間可以具有開口OP，舉例而言，開口OP可以暴露出另一部分的球底金屬層130(如第二球底金屬層134)。換句話說，另一部分的球底金屬層130(如第二球底金屬層134)上可以不形成導電柱140。
請同時參照圖5A與圖5B，於球底金屬層130上配置第二晶片150。舉例而言，可以是於另一部分的球底金屬層130(如第二球底金屬層134)上配置第二晶片150。進一步而言，可以是於兩相鄰的導電柱140之間的開口OP中配置第二晶片150，因此導電柱140可以圍繞第二晶片150。在此，第一晶片112與第二晶片150可以是任何適宜的晶片，例如主動或被動晶片。
在本實施例中，第二晶片150具有面向球底金屬層130的主動面150a。換句話說第二晶片150相對於主動面150a的背面150b可以遠離球底金屬層130。第二晶片150可以採用覆晶（flip-chip）的方式電性連接至球底金屬層130。舉例而言，第二晶片150還可以具有位於主動面150a上的多個導電部152，且多個導電部152接合於球底金屬層130(如第二球底金屬層134)。這樣，可以實現第二晶片150與球底金屬層130(如第二球底金屬層134)之間的電性連接。
請同時參照圖6A與圖6B，形成封裝膠體160以至少包封第二晶片150與導電柱140的部分側壁140s1，以有效地保護第二晶片150，減少第二晶片150於製程中損壞而對晶圓級晶片尺寸封裝結構100產生不良影響的情況發生，進而可以提升晶圓級晶片尺寸封裝結構100的可靠度。封裝膠體160的材料例如是環氧模壓樹脂(Epoxy Molding Compound, EMC)，且例如是藉由模具所形成，但本發明不限於此。
在本實施例中，導電柱140相對於導電層122的高度可以高於第二晶片150相對於導電層122的高度以及封裝膠體160相對於導電層122的高度。進一步而言，相對於導電層122的高度由高至低依序為導電柱140、封裝膠體160以及第二晶片150。換句話說，第二晶片150的背面150b可以低於封裝膠體160的頂面160a，而封裝膠體160的頂面160a可以低於導電柱140的頂面140a，以露出導電柱140的另一部分側壁140s2。然而，本發明不限於此，在未繪示的實施例中，封裝膠體160的頂面160a可以與導電柱140的頂面140a實質上共面。換句話說，封裝膠體160可以完全覆蓋導電柱140的側壁140s2。應說明的是，為了清楚的進行說明，圖6A省略繪示封裝膠體160。
請同時參照圖6C與圖6D，形成封裝膠體160後，可以於導電柱140上形成多個焊料層172。焊料層172的材料例如是錫。多個焊料層172的形成方法可以包括網版印刷、電鍍或塗佈。接著，可以對焊料層172進行迴焊製程，以於導電柱140上形成連接部170，其中連接部170可以藉由導電柱140以及球底金屬層130與重佈線路層120電性連接。在一些實施例中，連接部170可以為塊狀、半球狀或球狀之焊料。應說明的是，本發明的連接部170不限制以前述方法所形成，可以視實際設計上的需求而定。
進一步而言，連接部170可以延伸至封裝膠體160的頂面160a，且多個連接部170可以包覆導電柱140的另一部分側壁140s2，相對的增加了連接部170與導電柱140的接觸面積，換言之，由於導電柱140的頂面及側壁140s2完全的被包覆在連接部170內，因此，連接部170可以具有較佳的接合強度及較大的導電面積，同時，封裝膠體160也密封住多個導電柱140側壁140s1，相對的也增加了多個導電柱140的穩定度及結構強度，以進一步提升晶圓級晶片尺寸封裝結構100的可靠度。
之後，為了進一步降低晶圓級晶片尺寸封裝結構100的體積，可以選擇性地對晶圓110進行晶背研磨製程，以薄化晶圓110厚度。接著，可以對晶圓110進行切割製程，以形成單離之晶圓級晶片尺寸封裝結構100。切割製程例如包括以旋轉刀片或雷射光束進行切割。
經過上述製程後即可大致上完成本實施例之晶圓級晶片尺寸封裝結構100的製作。藉由球底金屬層130與封裝膠體160的配置可以減少會對晶圓級晶片尺寸封裝結構100產生不良影響的情況(如位於晶圓上的第二晶片150以及導電柱140具有接合強度不佳或第二晶片150於製程中損壞)發生。另一方面，由於連接部170可以延伸至封裝膠體160的頂面160a，因此，連接部170可以具有較佳的接合強度，進一步提升晶圓級晶片尺寸封裝結構100的可靠度。
在一實施例中，圖3B至圖4B的形成方法可以至少包括以下步驟。具體而言，下方僅為示例性的描述圖3B至圖4B可以藉由圖7A至圖7D的方法所形成，但本發明不限於此，圖3B至圖4B可以藉由適宜的方法所形成。
請同時參照圖7A與圖7B，首先，可以於重佈線路層120上於形成多個第一罩幕層10。第一罩幕層10可以具有多個對應通孔1241的開口，以定義出球底金屬層130的形成位置。在本實施例中，第一罩幕層10可以暴露出部分介電層124與被通孔1241暴露出來的部分導電層124。接著，可以進行電鍍製程，以於第一罩幕層10之間形成球底金屬層130。之後，移除第一罩幕層10(未繪示)。
請同時參照圖7C與圖7D，形成球底金屬層130後，於部分球底金屬層130(如第二球底金屬層134)上形成第二罩幕層20且暴露出另一部分的球底金屬層130(如第一球底金屬層132)。接著，進行電鍍製程，以於被暴露出的另一部分的球底金屬層130(如第一球底金屬層132)上形成導電柱140。之後，移除第二罩幕層20，以形成開口OP。在此，第一罩幕層10與第二罩幕層20可以藉由適宜的材料與形成方法所形成。
綜上所述，本發明藉由球底金屬層與封裝膠體的配置可以減少會對晶圓級晶片尺寸封裝結構產生不良影響的情況(如位於晶圓上的第二晶片以及導電柱具有接合強度不佳或第二晶片於製程中損壞)發生，進而可以提升晶圓級晶片尺寸封裝結構的可靠度。另一方面，由於連接部可以延伸至封裝膠體的頂面，因此，連接部可以具有較佳的接合強度，以進一步提升晶圓級晶片尺寸封裝結構的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:第一罩幕層 20:第二罩幕層 100:晶圓級晶片尺寸封裝結構 110:晶圓 112:第一晶片 1121:焊墊 120:重佈線路層 122:導電層 124:介電層 1241:通孔 130、132、134:球底金屬層 140:導電柱 140a、160a:頂面 140s、140s1、140s2:側壁 150:第二晶片 150a:主動面 150b:背面 152:導電部 160:封裝膠體 170:連接部 172:焊料層 OP:開口
圖1A至圖6A與圖1B至圖6B分別是依照本發明的一實施例的晶圓級晶片尺寸封裝結構在不同階段的製造過程中的部分頂視圖與部分剖視圖。在這些圖中，會先呈現一部分頂視圖，其後將呈現沿部分頂視圖中的線A-A’的部分剖視圖。舉例來說，圖1A是晶圓級晶片尺寸封裝結構在一個階段的製造過程中的部分頂視圖。圖1B是沿圖1A中的線A-A’的部分剖視圖。 圖6C至圖6D是接續圖6B的部分剖視圖。 圖7A至圖7D是圖3B至圖4B的形成方法的部分剖視圖。
100:晶圓級晶片尺寸封裝結構
110:晶圓
112:第一晶片
1121:焊墊
120:重佈線路層
122:導電層
124:介電層
130、132、134:球底金屬層
140:導電柱
140s1、140s2:側壁
150:第二晶片
150b:背面
160:封裝膠體
160a:頂面
170:連接部

Claims (8)

  1. 一種晶圓級晶片尺寸封裝結構，包括：第一晶片，具有多個焊墊；重佈線路層，位於所述第一晶片上且電性連接至所述多個焊墊；多個球底金屬層，位於所述重佈線路層上；多個導電柱，位於一部分的所述多個球底金屬層上；第二晶片，位於另一部分的所述多個球底金屬層上，且所述第二晶片具有面向所述多個球底金屬層的主動面，其中所述多個導電柱圍繞所述第二晶片；封裝膠體，至少包封所述第二晶片與所述多個導電柱的部分側壁，其中所述封裝膠體的頂面低於所述多個導電柱的頂面；以及多個連接部，位於所述多個導電柱上，其中所述多個連接部藉由所述多個導電柱以及所述多個球底金屬層與所述重佈線路層電性連接，且所述多個連接部延伸至所述封裝膠體的所述頂面，其中所述多個連接部為塊狀、半球狀或球狀之焊料。
  2. 如請求項1所述的晶圓級晶片尺寸封裝結構，其中所述多個連接部包覆所述多個導電柱的另一部分所述側壁。
  3. 一種晶圓級晶片尺寸封裝結構的製造方法，包括：提供晶圓，其中所述晶圓包括多個第一晶片，且每一所述多個第一晶片具有多個焊墊； 形成重佈線路層於所述晶圓上且電性連接至所述多個焊墊；形成多個第一罩幕層於所述重佈線路層上；進行電鍍製程，以於所述多個第一罩幕層之間形成多個球底金屬層，且形成所述多個球底金屬層於所述重佈線路層上；形成多個導電柱於所述多個球底金屬層上，其中兩相鄰的所述多個導電柱之間具有一開口；配置第二晶片於所述開口中，其中所述第二晶片具有面向所述多個球底金屬層的主動面且電性連接至所述多個球底金屬層；形成封裝膠體以至少包封所述第二晶片與所述多個導電柱的部分側壁；以及形成多個連接部於所述多個導電柱上，其中所述多個連接部藉由所述多個導電柱以及所述多個球底金屬層與所述重佈線路層電性連接，所述多個連接部為塊狀、半球狀或球狀之焊料。
  4. 如請求項3所述的晶圓級晶片尺寸封裝結構的製造方法，更包括：形成多個第二罩幕層於部分所述多個球底金屬層上且暴露出另一部分的所述多個球底金屬層；進行電鍍製程，以於被暴露出的所述另一部分的所述多個球底金屬層上形成所述多個導電柱；以及移除所述多個第二罩幕層，以形成所述開口。
  5. 如請求項3所述的晶圓級晶片尺寸封裝結構的製造方法，形成所述封裝膠體後更包括： 對所述晶圓進行晶背研磨製程，以薄化所述晶圓厚度。
  6. 如請求項3所述的晶圓級晶片尺寸封裝結構的製造方法，形成所述封裝膠體後更包括：對所述晶圓進行切割製程，以形成單離之晶圓級晶片尺寸封裝結構。
  7. 如請求項6所述的晶圓級晶片尺寸封裝結構的製造方法，形成所述多個連接部的步驟包括：形成多個焊料層於所述多個導電柱上，其中所述多個焊料層的形成方法包括網版印刷、電鍍或塗佈。
  8. 如請求項7所述的晶圓級晶片尺寸封裝結構的製造方法，其中形成所述多個焊料層於所述多個導電柱後更包括：對所述多個焊料層進行迴焊製程。
TW109116062A 2020-05-14 2020-05-14 晶圓級晶片尺寸封裝結構及其製造方法 TWI766280B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109116062A TWI766280B (zh) 2020-05-14 2020-05-14 晶圓級晶片尺寸封裝結構及其製造方法
CN202010863430.1A CN113675155A (zh) 2020-05-14 2020-08-25 晶圆级芯片尺寸封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109116062A TWI766280B (zh) 2020-05-14 2020-05-14 晶圓級晶片尺寸封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW202143419A TW202143419A (zh) 2021-11-16
TWI766280B true TWI766280B (zh) 2022-06-01

Family

ID=78537907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116062A TWI766280B (zh) 2020-05-14 2020-05-14 晶圓級晶片尺寸封裝結構及其製造方法

Country Status (2)

Country Link
CN (1) CN113675155A (zh)
TW (1) TWI766280B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201432871A (zh) * 2013-02-04 2014-08-16 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
TW201639095A (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
TW201714267A (zh) * 2015-10-08 2017-04-16 華亞科技股份有限公司 封裝上封裝構件及其製作方法
TW201733059A (zh) * 2016-03-11 2017-09-16 聯發科技股份有限公司 晶圓級晶片尺寸封裝及其形成方法
TW201807788A (zh) * 2016-08-30 2018-03-01 南茂科技股份有限公司 半導體封裝及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373748B (zh) * 2007-08-20 2011-06-15 宏茂微电子(上海)有限公司 晶圆级封装结构及其制作方法
CN104425396A (zh) * 2013-09-02 2015-03-18 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN104201120B (zh) * 2014-08-28 2017-05-24 通富微电子股份有限公司 半导体倒装封装方法
TWI582916B (zh) * 2015-04-27 2017-05-11 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
CN106486454A (zh) * 2015-08-31 2017-03-08 欣兴电子股份有限公司 无核心层封装结构
CN108022897A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201432871A (zh) * 2013-02-04 2014-08-16 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
TW201639095A (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
TW201714267A (zh) * 2015-10-08 2017-04-16 華亞科技股份有限公司 封裝上封裝構件及其製作方法
TW201733059A (zh) * 2016-03-11 2017-09-16 聯發科技股份有限公司 晶圓級晶片尺寸封裝及其形成方法
TW201807788A (zh) * 2016-08-30 2018-03-01 南茂科技股份有限公司 半導體封裝及其製造方法

Also Published As

Publication number Publication date
CN113675155A (zh) 2021-11-19
TW202143419A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US10109573B2 (en) Packaged semiconductor devices and packaging devices and methods
CN107818974B (zh) 具有伪连接件的半导体封装件及其形成方法
US9607967B1 (en) Multi-chip semiconductor package with via components and method for manufacturing the same
US10734367B2 (en) Semiconductor package and method of fabricating the same
KR20230069888A (ko) 고라우팅 밀도 패치를 갖는 반도체 패키지
US20180076179A1 (en) Stacked type chip package structure and manufacturing method thereof
US20190043819A1 (en) Electronic package having redistribution structure
US10163662B2 (en) Fabrication method of semiconductor package
US11488892B2 (en) Methods and structures for increasing the allowable die size in TMV packages
US10832999B2 (en) Packaging methods for semiconductor devices comprising forming trenches in separation regions between adjacent packaging substrates
TWI719205B (zh) 晶片封裝製程
KR20180013685A (ko) 반도체 다이 개별화 및 이에 의해 형성된 구조물
SG190487A1 (en) Semiconductor packages and methods of packaging semiconductor devices
US12080676B2 (en) Semiconductor package including a molding layer
US20090065936A1 (en) Substrate, electronic component, electronic configuration and methods of producing the same
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
TWI766280B (zh) 晶圓級晶片尺寸封裝結構及其製造方法
US11201142B2 (en) Semiconductor package, package on package structure and method of froming package on package structure
KR20100096914A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
KR101963182B1 (ko) 반도체 패키지 제조 방법
US20120223425A1 (en) Semiconductor device and fabrication method thereof
US12107062B2 (en) Semiconductor device with solder on pillar
US20240153886A1 (en) Semiconductor package
US20050146050A1 (en) Flip chip package structure and chip structure thereof
KR20070090618A (ko) 스택 패키지의 제조방법