KR20100096914A - 반도체 패키지 및 이를 이용한 스택 패키지 - Google Patents

반도체 패키지 및 이를 이용한 스택 패키지 Download PDF

Info

Publication number
KR20100096914A
KR20100096914A KR1020090016001A KR20090016001A KR20100096914A KR 20100096914 A KR20100096914 A KR 20100096914A KR 1020090016001 A KR1020090016001 A KR 1020090016001A KR 20090016001 A KR20090016001 A KR 20090016001A KR 20100096914 A KR20100096914 A KR 20100096914A
Authority
KR
South Korea
Prior art keywords
semiconductor
package
semiconductor chip
semiconductor package
substrate
Prior art date
Application number
KR1020090016001A
Other languages
English (en)
Inventor
박창준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090016001A priority Critical patent/KR20100096914A/ko
Publication of KR20100096914A publication Critical patent/KR20100096914A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 반도체 패키지 및 이를 이용한 스택 패키지는, 중앙부에 배치된 본딩패드를 가지며, 상기 중앙부로부터 양측 가장자리를 향하여 하부로 경사진 경사면을 갖는 반도체 칩과, 상기 반도체 칩의 양측 가장자리 부분에 형성된 관통 전극과, 상기 반도체 칩 상면 상에 상기 관통 전극과 상기 본딩패드를 연결하도록 형성된 배선 및 상기 반도체 칩의 하면으로 노출된 관통 전극 부분에 부착된 접속 단자를 포함한다.

Description

반도체 패키지 및 이를 이용한 스택 패키지{SEMICONDUCTOR PACKAGE AND STACK PACKAGE USING THE SAME}
본 발명은 반도체 패키지 및 이를 이용한 스택 패키지에 관한 것으로, 보다 상세하게는, 단차진 구조를 갖는 반도체 패키지 및 이를 이용한 스택 패키지에 관한 것이다.
오늘날 전자 산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다. 이러한 패키지 조립 기술은 웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩을 외부 환경으로부터 보호하고, 기판 상에 용이하게 실장되도록 하여 반도체 칩의 동작 신뢰성 확보하기 위한 기술이다.
기존의 패키지는 웨이퍼를 절단하여 개개의 반도체 칩들로 분리시킨 다음, 개개의 반도체 칩 별로 패키징 공정을 실시하는 방식으로 제조되었다. 그러나, 상기의 패키징 공정은 자체적으로 많은 단위 공정들, 즉, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는바, 반도체 칩 별로 각각의 패키징 공 정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징 소요 시간이 너무 많다는 문제점을 갖고 있다.
이에, 최근에는 개별 반도체 칩으로 분리된 상태에서 조립이 진행되지 않고, 웨이퍼 상태에서 재배선 작업과 볼 형태의 외부 접속 단자의 형성 및 개별 반도체 칩 분리하는 작업을 거쳐 제조하는 웨이퍼 레벨 패키지(Wafer Level Package)라는 기술이 제안되었다.
여기서, 웨이퍼 레벨 패키지의 제조 방법을 간단히 살펴보면, 우선, 상면에 회로 패턴이 형성된 반도체 칩 상면 전체에 절연막을 형성하고 포토(Photo) 공정을 통하여 본딩패드를 노출시키고, 상기 절연막으로 형성된 반도체 칩 상면 일부에 전기적 신호 연결을 위하여 금속층을 증착시킨다.
다음으로, 다시 포토 공정을 이용하여 상기 반도체 칩 상에 증착된 금속층과 볼 랜드를 도금한 후, 상기 금속층을 식각하여 솔더 범프가 형성될 영역을 노출시켜 상기 솔더 범프가 형성될 영역과 본딩 패드 간이 전기적으로 연결되도록 재배선층을 형성한다.
그런 다음, 상기 솔더 범프가 형성될 영역을 제외한 전 부분에 솔더 마스크를 형성시키고, 상기 노출된 솔더 범프 자리에 솔더를 부착하여 마운팅(SBM : Solder Ball Mounting)하며, 이어서, 각각의 반도체 패키지로 쏘잉(Sawing)하여 웨이퍼 레벨 패키지를 완성한다.
그러나, 전술한 종래 기술의 경우에는, 상기와 같은 재배선층 형성 공정 또 는 솔더 볼 마운팅 공정 수행시 발생하는 공정 온도에 의해, 각각의 상이한 열 팽창 계수를 갖는 웨이퍼를 이루는 구성 물질들이 수축과 팽창을 반복하게 되며, 이로 인해 상기 물질들이 수축함에 따라 웨이퍼에 휨(Warpage)이 발생하게 된다.
더욱이, 스택 목적으로 개발되는 TSV(Through Silicon Via) 기술 또는 RDL(ReDistribution Layer) 기술의 경우, 낮은 두께의 백-그라인딩(Back-Grinding)에 대한 작업성이 확보되어야 하나, 상기와 같은 웨이퍼의 휨에 의해 그 작업성을 확보하기가 매우 어려워, 상기와 같은 TSV 기술 또는 RDL 기술을 적용하면서도 박형 스택 패키지를 구현하기는 불가능하다.
본 발명은 웨이퍼의 휨을 방지함과 아울러, TSV 기술 또는 RDL 기술을 적용한 박형 스택 패키지를 용이하게 구현할 수 있는 반도체 패키지 및 이를 이용한 스택 패키지를 제공한다.
본 발명의 실시예에 따른 반도체 패키지는, 중앙부에 배치된 본딩패드를 가지며, 상기 중앙부로부터 양측 가장자리를 향하여 하부로 경사진 경사면을 갖는 반도체 칩; 상기 반도체 칩의 양측 가장자리 부분에 형성된 관통 전극; 상기 반도체 칩 상면 상에 상기 관통 전극과 상기 본딩패드를 연결하도록 형성된 배선; 및 상기 반도체 칩의 하면으로 노출된 관통 전극 부분에 부착된 접속 단자;를 포함한다.
상기 반도체 칩 상면에, 상기 관통 전극 상에 형성된 배선 부분을 노출시키 도록 형성된 솔더 마스크를 더 포함한다.
상기 접속 단자는 구 또는 필라 형상을 포함한다.
상기 구 형상의 접속 단자는 범프 또는 볼을 포함한다.
상기 필라 형상의 접속 단자는 핀을 포함한다.
또한, 본 발명의 실시예에 따른 반도체 패키지를 이용한 스택 패키지는, 기판; 및 청구항 1의 기재로 이루어지며, 상기 기판 상에 적어도 둘 이상이 수직으로 스택되고, 각 접속 단자를 통해 상호 물리적 및 전기적으로 연결된 적어도 둘 이상의 반도체 패키지;를 포함한다.
상기 스택된 반도체 패키지들 중, 최하부 반도체 패키지와 상기 기판 사이의, 기판 상면에 배치된 적어도 하나 이상의 추가 반도체 패키지를 더 포함한다.
상기 추가 반도체 패키지는 능동 소자, 수동 소자 및 타 기능 플립 칩 패키지 중 어느 하나를 포함한다.
본 발명은 웨이퍼의 상면 및 하면의 일부를 식각하여 가장자리에 경사면을 갖는 반도체 패키지를 형성함으로써, 상기 식각 공정으로 인해 웨이퍼의 휨을 방지함과 아울러, TSV 기술 또는 RDL 기술에 대한 작업성을 확보할 수 있다.
따라서, 본 발명은 웨이퍼의 휨을 방지하면서도 TSV 기술 또는 RDL 기술을 적용한 박형 스택 패키지를 용이하게 구현할 수 있다.
또한, 본 발명은 상기와 같이 웨이퍼의 상면 및 하면의 일부를 식각하여 반도체 칩이 단차를 가짐으로써, 스택 패키지 형성시 각 반도체 칩 간을 용이하게 정 렬시킬 수 있음과 아울러, 반도체 칩을 스택시, 기울어짐을 방지할 수 있다.
게다가, 본 발명은 상기와 같이 웨이퍼의 상면 및 하면의 일부를 식각하여 가장자리에 경사면을 갖는 반도체 패키지로 스택 패키지를 형성함으로써, 기판 상의 실장 밀도를 종래 보다 향상시킬 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지(100), 반도체 칩(102), 관통 전극(106), 배선(110) 및 접속 단자(116)를 포함한다.
반도체 칩(102)은 상면 중앙부에 배치된 본딩패드(104)를 포함한다.
또한, 반도체 칩(102)은 이러한 본딩패드(104)가 배치된 상면 중앙부로부터 양측 가장자리를 향하여 하부로 경사진 경사면(108)을 갖는다.
관통 전극(106)은 이러한 경사면(108)을 갖는 반도체 칩(102)의 경사면(108) 하부 가장자리 부분에 배치된다.
배선(110)은 이러한 관통 전극(106)과 상면 중앙부에 배치된 본딩패드(104) 간을 전기적으로 연결하며, 이러한 배선(110)은 예를 들면 구리와 같은 도전성 물질로 이루어진다.
접속 단자(116)는 반도체 칩(102)의 경사면 하부의 가장자리 부분에 배치되 며 반도체 칩(102)의 하면으로 노출된 관통 전극(106)에 부착된다.
이때, 이러한 접속 단자(116)는 예를 들면 도 1 및 도 2에 각각 도시된 바와 같이 구 또는 필라(115) 형상을 포함할 수 있다.
여기서, 이러한 구 형상의 접속 단자(116)는 예를 들면 범프 또는 볼을 포함할 수 있으며, 필라 형상의 접속 단자(115)는 예를 들면 핀을 포함할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 패키지(100)는 솔더 마스크(112)를 포함할 수 있으며, 이러한 솔더 마스크(112)는 반도체 칩(102) 상부 전면에 배치된다.
이때, 이러한 반도체 칩(102) 상부 전면에 배치되는 솔더 마스크(112)는 반도체 칩(102)의 경사면(108) 하부 가장자리 부분에 배치된 관통 전극(106) 상에 형성된 배선(110)의 일부 부분(114)을 노출시키도록 배치된다.
도 3은 본 발명의 실시예에 따른 반도체 패키지를 이용한 스택 패키지를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지를 이용한 스택 패키지(200)는, 기판(101), 반도체 패키지(100A, 100B), 봉지 부재(118) 및 외부 접속 단자(120)를 포함한다.
기판(101)은 상면에 배치된 본드핑거(103)를 포함한다.
각 반도체 패키지(100A, 100B)는 이러한 본드핑거(103)를 포함하는 기판(101) 상에 적어도 둘 이상이 수직으로 스택된다.
여기서, 이러한 각 반도체 패키지(100A, 100B)는, 각각 반도체 칩(102a, 102b), 관통 전극(106a, 106b), 배선(110a, 110b), 접속 단자(116a, 116b) 및 솔더 마스크(112a, 112b)를 포함한다.
각 반도체 칩(102a, 102b)은 상면 중앙부에 배치된 본딩패드(104a, 104b)를 포함한다.
또한, 각 반도체 칩(102a, 102b)은 이러한 본딩패드(104a, 104b)가 배치된 상면 중앙부로부터 양측 가장자리를 향하여 하부로 경사진 경사면(108a, 108b)을 갖는다.
각 관통 전극(106a, 160b)은 이러한 경사면(108a, 108b)을 갖는 각 반도체 칩(102a, 102b)의 경사면(108a, 108b) 하부 가장자리 부분에 배치된다.
각 배선(110a, 110b)은 이러한 관통 전극(106a, 106b)과 상면 중앙에 배치된 본딩패드(104a, 104b) 간을 전기적으로 연결하며, 이러한 배선(110a, 110b)은 예를 들면 구리와 같은 도전성 물질로 이루어진다.
각 접속 단자(116a, 116b)는 각 반도체 칩(102a, 102b)의 경사면(108a, 108b) 하부의 가장자리 부분에 배치되어, 각 반도체 칩(102a, 102b)의 하면으로 노출된 관통 전극(106a, 106b)에 부착된다.
이때, 이러한 각각의 접속 단자(116a, 116b)는 예를 들면 구 또는 필라 형상을 포함할 수 있다.
여기서, 이러한 구 형상의 접속 단자(116a, 116b)는 예를 들면 범프 또는 볼을 포함할 수 있으며, 필라 형상의 접속 단자(115a, 115b)는 예를 들면 핀을 포함할 수 있다.
각 솔더 마스크(112a, 112b)는 각 반도체 칩(102a, 102b) 상면에 배치된다. 이때, 이러한 각각의 반도체 칩(102a, 102b) 상면에 배치되는 솔더 마스크(112a, 112b)는 반도체 칩(102a, 102b)의 경사면(108a, 108b) 하부의 가장자리 부분에 배치된 관통 전극(106a, 106b) 상에 형성된 배선(110a, 110b)의 일부 부분(114a, 114b)을 노출시키도록 배치된다.
또한, 이러한 기판(101) 상에 적어도 둘 이상이 수직으로 스택된 각 반도체 패키지(100A. 100b)는 예를 들면 도 3 및 도 4에 도시된 바와 같이, 구(116a, 116b) 또는 필라(115a, 115b) 형상으로 이루어진 각 접속 단자(115a, 115b, 116a, 116b)를 통해 상호 물리적 및 전기적으로 연결된다.
한편, 본 발명의 실시예에 따른 반도체 패키지를 이용한 스택 패키지는, 도 5에 도시된 바와 같이, 스택된 반도체 패키지(100A, 100B) 중, 최하부 반도체 모듈(100B)과 기판(101) 사이의, 기판(101) 상면에 배치된 추가 반도체 패키지(122)를 더 포함할 수 있다.
이때, 이러한 추가 반도체 패키지(122)는 예를 들면 적어도 하나 이상의 능동 소자, 수동 소자 및 타 기능 플립 칩 패키지 중 어느 하나를 더 포함할 수 있다.
봉지 부재(118)는 이러한 스택된 각 반도체 패키지(100A, 100B)를 외부의 스트레스로부터 보호하기 위해, 스택된 반도체 패키지(100A, 100B)를 포함하는 기판(101)의 일면을 밀봉한다. 이러한 봉지 부재(118)는 예를 들면 EMC(Epoxy Molding Compound)를 포함한다.
외부 접속 단자(120)는 기판(101) 하면의 볼 랜드(도시안됨)에 실장수단으로서 다수 개 부착되며, 이러한 기판(101) 하면의 볼 랜드에 실장수단으로서 다수 개 부착된 외부 접속 단자(120)는 예를 들면 솔더 볼을 포함한다.
전술한 바와 같이 본 발명은, 웨이퍼의 상면 및 하면의 일부를 식각하여 가장자리에 경사면을 갖는 반도체 패키지를 형성함으로써, 상기 식각 공정으로 인해 웨이퍼의 휨을 방지함과 아울러, TSV 기술 또는 RDL 기술에 대한 작업성을 확보할 수 있다.
따라서, 웨이퍼의 휨을 방지하면서도 TSV 기술 또는 RDL 기술을 적용한 박형 스택 패키지를 용이하게 구현할 수 있다.
또한, 상기와 같이 웨이퍼의 상면 및 하면의 일부를 식각하여 반도체 칩이 단차를 가짐으로써, 스택 패키지 형성시 각 반도체 칩 간을 용이하게 정렬시킬 수 있음과 아울러, 반도체 칩의 기울어짐을 방지할 수 있다.
게다가, 상기와 같이 웨이퍼의 상면 및 하면의 일부를 식각하여 가장자리에 경사면을 갖는 반도체 패키지로 스택 패키지를 형성함으로써, 기판 상의 실장 밀도를 종래 보다 향상시킬 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1 내지 도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.
도 3 내지 도 5는 본 발명의 실시예에 따른 반도체 패키지를 이용한 스택 패키지를 설명하기 위해 도시한 단면도.

Claims (8)

  1. 중앙부에 배치된 본딩패드를 가지며, 상기 중앙부로부터 양측 가장자리를 향하여 하부로 경사진 경사면을 갖는 반도체 칩;
    상기 반도체 칩의 양측 가장자리 부분에 형성된 관통 전극;
    상기 반도체 칩 상면 상에 상기 관통 전극과 상기 본딩패드를 연결하도록 형성된 배선; 및
    상기 반도체 칩의 하면으로 노출된 관통 전극 부분에 부착된 접속 단자;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 칩 상면에, 상기 관통 전극 상에 형성된 배선 부분을 노출시키도록 형성된 솔더 마스크를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 접속 단자는 구 또는 필라 형상을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 구 형상의 접속 단자는 범프 또는 볼을 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 3 항에 있어서,
    상기 필라 형상의 접속 단자는 핀을 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 기판; 및
    청구항 1의 기재로 이루어지며, 상기 기판 상에 적어도 둘 이상이 수직으로 스택되고, 각 접속 단자를 통해 상호 물리적 및 전기적으로 연결된 적어도 둘 이상의 반도체 패키지;
    를 포함하는 것을 특징으로 하는 스택 패키지.
  7. 제 6 항에 있어서,
    상기 스택된 반도체 패키지들 중, 최하부 반도체 패키지와 상기 기판 사이의, 기판 상면에 배치된 적어도 하나 이상의 추가 반도체 패키지를 더 포함하는 것을 특징으로 하는 스택 패키지.
  8. 제 7 항에 있어서,
    상기 추가 반도체 패키지는 능동 소자, 수동 소자 및 타 기능 플립 칩 패키지 중 어느 하나를 포함하는 것을 특징으로 하는 스택 패키지.
KR1020090016001A 2009-02-25 2009-02-25 반도체 패키지 및 이를 이용한 스택 패키지 KR20100096914A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090016001A KR20100096914A (ko) 2009-02-25 2009-02-25 반도체 패키지 및 이를 이용한 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090016001A KR20100096914A (ko) 2009-02-25 2009-02-25 반도체 패키지 및 이를 이용한 스택 패키지

Publications (1)

Publication Number Publication Date
KR20100096914A true KR20100096914A (ko) 2010-09-02

Family

ID=43004385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016001A KR20100096914A (ko) 2009-02-25 2009-02-25 반도체 패키지 및 이를 이용한 스택 패키지

Country Status (1)

Country Link
KR (1) KR20100096914A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150012780A (ko) * 2013-07-26 2015-02-04 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
KR20170010814A (ko) * 2014-08-20 2017-02-01 선전 후이딩 테크놀로지 컴퍼니 리미티드 칩 패키지 모듈
TWI676244B (zh) * 2017-02-13 2019-11-01 聯發科技股份有限公司 半導體封裝及其製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150012780A (ko) * 2013-07-26 2015-02-04 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
KR20170010814A (ko) * 2014-08-20 2017-02-01 선전 후이딩 테크놀로지 컴퍼니 리미티드 칩 패키지 모듈
TWI676244B (zh) * 2017-02-13 2019-11-01 聯發科技股份有限公司 半導體封裝及其製造方法

Similar Documents

Publication Publication Date Title
US10297582B2 (en) BVA interposer
US10734367B2 (en) Semiconductor package and method of fabricating the same
KR101465948B1 (ko) 웨이퍼 레벨 스택 패키지 및 웨이퍼 레벨 스택 패키지 제조방법
KR101479512B1 (ko) 반도체 패키지의 제조방법
KR100537892B1 (ko) 칩 스택 패키지와 그 제조 방법
US10651050B2 (en) Semiconductor device packages and structures
US20130026658A1 (en) Wafer level chip scale package for wire-bonding connection
US20170186678A1 (en) Fan-out chip package and its fabricating method
US11488892B2 (en) Methods and structures for increasing the allowable die size in TMV packages
US9324681B2 (en) Pin attachment
KR20210048638A (ko) 반도체 패키지
EP2880684A1 (en) Reconstituted wafer-level microelectronic package
US20220208649A1 (en) Semiconductor package and method of manufacturing the same
US20210375755A1 (en) Semiconductor package with improved interposer structure
KR100959606B1 (ko) 스택 패키지 및 그의 제조 방법
US20050258536A1 (en) Chip heat sink device and method
KR20100096914A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
US20150325551A1 (en) Chip package and method for forming the same
KR101824727B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US6943103B2 (en) Methods for reducing flip chip stress
KR101013548B1 (ko) 스택 패키지
KR20220034596A (ko) 반도체 패키지
KR101013545B1 (ko) 스택 패키지 및 그의 제조방법
KR100842916B1 (ko) 스택 패키지의 제조방법
KR20070109322A (ko) 적층형 다중칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid