KR100881394B1 - 웨이퍼 레벨 패키지의 제조 방법 - Google Patents

웨이퍼 레벨 패키지의 제조 방법 Download PDF

Info

Publication number
KR100881394B1
KR100881394B1 KR1020070030523A KR20070030523A KR100881394B1 KR 100881394 B1 KR100881394 B1 KR 100881394B1 KR 1020070030523 A KR1020070030523 A KR 1020070030523A KR 20070030523 A KR20070030523 A KR 20070030523A KR 100881394 B1 KR100881394 B1 KR 100881394B1
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor chip
substrate
package
level
Prior art date
Application number
KR1020070030523A
Other languages
English (en)
Other versions
KR20080088102A (ko
Inventor
조철호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070030523A priority Critical patent/KR100881394B1/ko
Publication of KR20080088102A publication Critical patent/KR20080088102A/ko
Application granted granted Critical
Publication of KR100881394B1 publication Critical patent/KR100881394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

웨이퍼 레벨 패키지 제조 방법은, 다수의 센터 패드형 반도체 칩들로 구성된 웨이퍼의 후면에 백그라인딩 공정을 진행하는 단계; 상기 웨이퍼의 후면에 몰딩제 및 반도체 칩 보호용 필름 중 어느 하나를 형성하는 단계; 상기 웨이퍼의 각 반도체 칩 상면에 중앙부에 캐버티가 구비된 기판을 부착하는 단계; 상기 각 캐버티를 관통하여 대응하는 반도체 칩과 기판을 각각 금속 와이어로 연결시키는 단계; 상기 금속 와이어를 포함하여 각 기판의 캐버티 부분을 몰딩하는 단계; 상기 각 기판에 솔더볼을 형성하는 단계; 및 상기 웨이퍼 레벨을 각 반도체 칩 레벨로 절단하는 단계를 포함하는 것을 특징으로 한다.

Description

웨이퍼 레벨 패키지의 제조 방법{method for manufacturing of wafer level package}
도 1a 내지 도 1c는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위하여 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
102 : 반도체 칩 106 : 유니트 레벨 기판
108 : 캐버티 110 : 접속 패드
112 : 볼랜드 114 : 금속 와이어
116 : 몰딩부 118 : 솔더볼
120 : 본딩 패드 122 : 접착 부재
본 발명은 웨이퍼 레벨 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는, 제조 공정을 단순화할 수 있고, 제조 원가를 절감시킬 수 있는 웨이퍼 레벨 패키지의 제조 방법에 관한 것이다.
오늘날 전자 산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되 고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다.
이러한 패키지 조립 기술은 웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩을 외부 환경으로부터 보호하고, 기판 상에 용이하게 실장되도록 하여 반도체 칩의 동작 신뢰성 확보하기 위한 기술이다.
기존의 패키지는 웨이퍼를 절단하여 개개의 반도체 칩들로 분리시킨 다음, 개개의 반도체 칩 별로 패키징 공정을 실시하는 방식으로 제조되었다. 그러나, 상기의 패키징 공정은 자체적으로 많은 단위 공정들, 즉, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는 바, 반도체 칩 별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징 소요 시간이 너무 많다는 문제점을 갖고 있다.
이에, 최근에는 개별 반도체 칩으로 분리된 상태에서 조립이 진행되지 않고, 웨이퍼 상태에서 재배선 작업과 볼 형태의 외부 접속 단자의 형성 및 개별 반도체 칩 분리하는 작업을 거쳐 제조하는 웨이퍼 레벨 패키지(Wafer Level Package)라는 기술이 제안되었다.
한편, 웨이퍼 레벨 패키지의 제조 방법을 간단히 살펴보면, 우선, 상면에 회로 패턴이 형성된 반도체 칩 상면 전체에 절연막을 형성하고 포토 공정을 통하여 본딩 패드를 노출시키고, 상기 절연막으로 형성된 반도체칩 상면 일부에 전기적 신호연결을 위하여 메탈층을 증착시킨다.
다음으로, 다시 포토 공정을 이용하여 상기 반도체 칩 상에 증착된 메탈층과 볼랜드를 도금한 후, 상기 메탈층을 식각하여 솔더 범프가 형성될 영역을 노출시켜 상기 솔더 범프가 형성될 영역과 본딩 패드 간이 전기적으로 연결되도록 재배선층을 형성한다.
그런 다음, 상기 솔더 범프가 형성될 영역을 제외한 전 부분에 솔더 마스크를 형성시키고, 상기 노출된 솔더 범프 자리에 솔더를 부착하여 마운팅(mounting)하며, 각각의 패키지로 쏘잉(sawing)하여 웨이퍼 레벨 패키지를 제조한다.
그러나, 종래 웨이퍼 레벨 패키지는 반도체 칩의 패드 재배선 공정이 필수적으로 필요하며, 스퍼터링(Sputtering), 스핀 코팅(Spin Coating), 포토리소그라피( Photolithography), 도금(Plating) 공정, 에칭(Etching) 공정 등의 복잡한 공정을 사용하기 때문에 웨이퍼 레벨 패키지의 제조 공정 난이도가 높으며, 웨이퍼 레벨 패키지 제조 공정에 사용되는 원소재의 가격이 높아 제조 비용이 높다.
본 발명은 제조 공정을 단순화할 수 있고, 제조 원가를 절감시킬 수 있는 웨이퍼 레벨 패키지의 제조 방법을 제공한다.
본 발명에 따른 웨이퍼 레벨 패키지 제조 방법은, 다수의 센터 패드형 반도체 칩들로 구성된 웨이퍼의 후면에 백그라인딩 공정을 진행하는 단계; 상기 웨이퍼의 후면에 몰딩제 및 반도체 칩 보호용 필름 중 어느 하나를 형성하는 단계; 상기 웨이퍼의 각 반도체 칩 상면에 중앙부에 캐버티가 구비된 기판을 부착하는 단계; 상기 각 캐버티를 관통하여 대응하는 반도체 칩과 기판을 각각 금속 와이어로 연결시키는 단계; 상기 금속 와이어를 포함하여 각 기판의 캐버티 부분을 몰딩하는 단계; 상기 각 기판에 솔더볼을 형성하는 단계; 및 상기 웨이퍼 레벨을 각 반도체 칩 레벨로 절단하는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
(실시예)
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 종래 웨이퍼 레벨 패키지의 필수 공정인 재배선 공정을 진행하지 않고, 일반적인 반도체 패키지에 사용되는 반도체 패키지용 기판을 사용하여 볼 형태의 외부 접속 단자를 형성하는 방법으로 웨이퍼 레벨 패키지를 제조한다.
자세하게, 본 발명은 중앙부에 다수의 본딩 패드를 구비한 센터 패드형 반도체 칩들로 구성된 웨이퍼의 후면에 반도체 칩을 보호하기 위한 보호 필름 또는 몰딩제를 형성하고, 각 반도체 칩 상에 중앙부에 캐버티가 형성되어 있고 하면에 다수의 접속 패드 및 볼랜드가 구비된 일반적인 반도체 패키지 제조용 기판을 부착한다.
그런 다음, 상기 웨이퍼 레벨 단위에서 상기 반도체 칩의 본딩 패드와 기판의 접속 패드 간에 본딩 와이어를 형성하고, 캐버티 부분을 몰딩한 후, 개개의 반도체 패키지 단위로 절단하여 웨이퍼 레벨 패키지를 제조한다.
따라서, 본 발명에 따른 웨이퍼 레벨 패키지는 종래 웨이퍼 레벨 패키지의 필수 공정인 재배선 공정을 진행하지 않고, 일반적인 반도체 패키지에 사용되는 반도체 패키지용 기판을 사용하여 볼 형태의 외부 접속 단자를 형성함으로써 웨이퍼 레벨 패키지의 복잡한 제조 과정을 단순화할 수 있고, 웨이퍼 레벨 패키지의 제조 비용을 절감할 수 있다.
그리고, 종래 웨이퍼 레벨 패키지와 달리, 몰딩제로 반도체 칩을 완전히 밀봉하지 않고 반도체 칩의 상부 및 측면을 외부로 노출시킴으로써 반도체 패키지를 외부 온도에 따라 자유롭게 수축 및 팽창을 할 수 있도록 하여 열에 의해 반도체 패키지 내부에 작용하는 스트레스를 감소시켜 신뢰성을 향상시킬 수 있다.
또한, 와이어 본딩 공정 설비와 같은 종래 반도체 패키지 제조 설비를 활용 할 수 있으므로 웨이퍼 레벨 패키지를 제조하기 위한 투자비용이 절감시킬 수 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조 방법을 설명하기 위하여 도시한 도면이다.
도 1a를 참조하면, 중앙부에 다수의 본딩 패드(120)를 구비한 센터 패드형 반도체 칩(102)들로 이루어진 웨이퍼(100)의 후면에 백그라인딩 공정을 진행한다.
그런 다음, 상기 백그라인딩 공정이 진행된 웨이퍼(100)의 각 반도체 칩(102) 상에 중앙부에 캐버티(108)가 구비된 반도체 패키지용 기판을 접착 테이프 또는 액상 접착제와 같은 접착 부재(122)를 매개로 부착한다.
이때, 상기 반도체 패키지용 기판은 상기 웨이퍼(100)를 구성하고 있는 각 센터 패드형 반도체 칩(102)의 크기 및 형태에 대응하는 유니트 레벨 기판(106) 또는 웨이퍼(100)의 크기에 대응하는 유니트 레벨 기판(106)으로 구성된 스트립 레벨 기판(104)으로서, 일반적인 센터 패드형 반도체 칩(102)으로 패키지를 구성할 때 사용되는 기판이며, 하면에 다수의 접속 패드(110) 및 볼랜드(112)가 형성되어 있다.
그리고, 상기 웨이퍼(100) 상에 유니트 레벨 기판(106) 또는 스트립 레벨 기판(104)을 부착하는 방법은, 웨이퍼(100)의 크기 및 웨이퍼(100)에 구비된 반도체 칩(102)의 수에 맞추어 다수의 유니트 레벨 기판(106)으로 구성된 스트립 레벨 기판(10)을 웨이퍼(100) 상에 부착하거나, 또는, 상기 스트립 레벨 기판(104)을 각각 절단 및 분리하여 상기 웨이퍼(100)를 구성하고 있는 각 반도체 칩(102)에 개별적 으로 유니트 레벨 기판(106)을 부착하는 방식으로 진행된다.
도 2b를 참조하면, 웨이퍼 레벨에서 상기 각 반도체 칩(102)의 본딩 패드(120)와 상기 각 반도체 칩(102)에 접착 테이프 또는 액상 접착제와 같은 접착 부재(122)를 매개로 부착된 각 유니트 레벨 기판(106)의 접속 패드(110) 간에 본딩 와이어 공정을 진행하여 금속 와이어(114)를 연결한다.
그런 다음, 웨이퍼 레벨에서 상기 와이어 본딩 공정으로 형성된 상기 금속 와이어(114)를 보호하기 위하여 상기 유니트 레벨 기판(106)의 캐버티 부분을 몰딩하여 몰딩부(116)를 형성한다.
이어서, 상기 유니트 레벨 기판(106)의 후면에 형성된 볼랜드(112)에 솔더볼(118)을 형성한 후, 상기 웨이퍼 레벨을 각 반도체 칩 레벨로 절단하여 분리한다.
따라서, 본 발명은 일반적인 반도체 패키지에 사용되는 반도체 패키지용 기판을 사용함으로써 제조 과정을 단순화할 수 있다.
한편, 본 발명은 웨이퍼 레벨 패키지의 제조 과정 중에, 도 1c를 참조하면, 중앙부에 다수의 본딩 패드(120)를 구비한 센터 패드형 반도체 칩(102)들로 이루어진 웨이퍼(100)의 후면에 백그라인딩 공정을 진행한 후, 상기 웨이퍼(100)의 후면에 상기 반도체 칩(102)을 보호하기 위한 몰딩제 또는 보호 필름 등과 같은 반도체 칩(102) 보호물질(124)을 형성할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 다수의 반도체 칩으로 구성된 웨이퍼의 후면에 반도체 칩을 보호하기 위한 보호 필름 또는 몰딩제를 형성하고, 각 반도체 칩 상에 일반적인 반도체 패키지 제조용 기판을 부착하는 방법으로 웨이퍼 레벨 패키지를 제조한다.
따라서, 본 발명에 따른 웨이퍼 레벨 패키지는 종래 웨이퍼 레벨 패키지의 필수 공정인 재배선 공정을 진행하지 않고, 일반적인 반도체 패키지에 사용되는 반도체 패키지용 기판을 사용하여 볼 형태의 외부 접속 단자를 형성함으로써 웨이퍼 레벨 패키지의 복잡한 제조 과정을 단순화할 수 있고, 웨이퍼 레벨 패키지의 제조 비용을 절감할 수 있다.
그리고, 종래 웨이퍼 레벨 패키지와 달리, 몰딩제로 반도체 칩을 완전히 밀봉하지 않고 반도체 칩의 상부 및 측면을 외부로 노출시킴으로써 반도체 패키지를 외부 온도에 따라 자유롭게 수축 및 팽창을 할 수 있도록 하여 열에 의해 반도체 패키지 내부에 작용하는 스트레스를 감소시켜 신뢰성을 향상시킬 수 있다.
또한, 종래 반도체 패키지 제조 설비를 활용할 수 있으므로 웨이퍼 레벨 패키지를 제조하기 위한 투자비용이 절감시킬 수 있다.

Claims (6)

  1. 다수의 센터 패드형 반도체 칩들로 구성된 웨이퍼의 후면에 백그라인딩 공정을 진행하는 단계;
    상기 웨이퍼의 후면에 몰딩제 및 반도체 칩 보호용 필름 중 어느 하나를 형성하는 단계;
    상기 웨이퍼의 각 반도체 칩 상면에 중앙부에 캐버티가 구비된 기판을 부착하는 단계;
    상기 각 캐버티를 관통하여 대응하는 반도체 칩과 기판을 각각 금속 와이어로 연결시키는 단계;
    상기 금속 와이어를 포함하여 각 기판의 캐버티 부분을 몰딩하는 단계;
    상기 각 기판에 솔더볼을 형성하는 단계; 및
    상기 웨이퍼 레벨을 각 반도체 칩 레벨로 절단하는 단계;를
    포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR1020070030523A 2007-03-28 2007-03-28 웨이퍼 레벨 패키지의 제조 방법 KR100881394B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030523A KR100881394B1 (ko) 2007-03-28 2007-03-28 웨이퍼 레벨 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030523A KR100881394B1 (ko) 2007-03-28 2007-03-28 웨이퍼 레벨 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080088102A KR20080088102A (ko) 2008-10-02
KR100881394B1 true KR100881394B1 (ko) 2009-02-05

Family

ID=40150435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030523A KR100881394B1 (ko) 2007-03-28 2007-03-28 웨이퍼 레벨 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR100881394B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373919B2 (en) 2020-02-10 2022-06-28 Samsung Electronics Co., Ltd. Semiconductor package having a semiconductor chip and outer connection members arranged in a connection region and method of manufacturing semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020061292A (ko) * 2001-01-15 2002-07-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20060072967A (ko) * 2004-12-24 2006-06-28 주식회사 하이닉스반도체 에프비지에이 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020061292A (ko) * 2001-01-15 2002-07-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20060072967A (ko) * 2004-12-24 2006-06-28 주식회사 하이닉스반도체 에프비지에이 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373919B2 (en) 2020-02-10 2022-06-28 Samsung Electronics Co., Ltd. Semiconductor package having a semiconductor chip and outer connection members arranged in a connection region and method of manufacturing semiconductor package
US11887907B2 (en) 2020-02-10 2024-01-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device including cutting a molding member and a redistribution wiring layer and a cutting region of a base substrate

Also Published As

Publication number Publication date
KR20080088102A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
JP3339838B2 (ja) 半導体装置およびその製造方法
US6326697B1 (en) Hermetically sealed chip scale packages formed by wafer level fabrication and assembly
EP1360882B1 (en) Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit
KR100366735B1 (ko) 반도체 장치의 제조방법
US7091062B2 (en) Wafer level packages for chips with sawn edge protection
JP2000036549A (ja) チップサイズパッケ―ジ及びその製造方法
JP2001320013A (ja) 半導体装置およびその製造方法
US20040053445A1 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JP5685012B2 (ja) 半導体パッケージの製造方法
JPH08279591A (ja) 半導体装置とその製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
KR100881394B1 (ko) 웨이퍼 레벨 패키지의 제조 방법
JP2007123719A (ja) 半導体チップとその製造方法ならびに半導体装置
US20070281393A1 (en) Method of forming a trace embedded package
KR20090032225A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법
KR100871379B1 (ko) 반도체 패키지의 제조방법
KR101013547B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법
TWI730933B (zh) 晶片封裝結構及其製作方法
JP3544655B2 (ja) 半導体装置
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
KR101123798B1 (ko) 웨이퍼 레벨 칩 스케일 패키지의 제조방법
KR100349362B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100924551B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee