KR100924551B1 - 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법 - Google Patents
웨이퍼 레벨 칩 사이즈 패키지의 제조 방법 Download PDFInfo
- Publication number
- KR100924551B1 KR100924551B1 KR1020070119062A KR20070119062A KR100924551B1 KR 100924551 B1 KR100924551 B1 KR 100924551B1 KR 1020070119062 A KR1020070119062 A KR 1020070119062A KR 20070119062 A KR20070119062 A KR 20070119062A KR 100924551 B1 KR100924551 B1 KR 100924551B1
- Authority
- KR
- South Korea
- Prior art keywords
- tape
- protective layer
- wafer
- sawing
- ultraviolet
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000002390 adhesive tape Substances 0.000 claims description 9
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 239000004634 thermosetting polymer Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명에 따른 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법은, 재배선 공정이 수행되고 외부접속단자가 형성된 다수의 반도체 패키지들로 이루어진 웨이퍼의 후면에 보호층과 쏘잉 테이프를 형성하는 단계; 상기 웨이퍼를 칩 레벨로 쏘잉하는 단계; 상기 쏘잉 테이프를 제거하는 단계; 및 상기 분리된 반도체 패키지의 상기 재배선 부분을 포함한 측면이 상기 보호층에 의해 감싸지도록 상기 보호층을 열처리하는 단계를 포함한다.
Description
본 발명은 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는, 추가적인 장비 설비의 사용 없이 간단하고 빠르게 쏘잉된 반도체 패키지의 후면 및 측면에 보호층을 형성하여 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법에 관한 것이다.
오늘날 전자 산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다.
이러한 패키지 조립 기술은 웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩을 외부 환경으로부터 보호하고, 기판 상에 용이하게 실장되도록 하여 반도체 칩의 동작 신뢰성 확보하기 위한 기술이다.
기존의 패키지는 웨이퍼를 절단하여 개개의 반도체 칩들로 분리시킨 다음, 개개의 반도체 칩 별로 패키징 공정을 실시하는 방식으로 제조되었다. 그러나, 상기의 패키징 공정은 자체적으로 많은 단위 공정들, 즉, 칩 부착, 와이어 본딩, 몰 딩, 트림/포밍 등의 공정들을 포함하고 있다. 상기 반도체 칩 별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징 소요 시간이 너무 많다는 문제점을 갖고 있다.
이에, 최근에는 개별 반도체 칩으로 분리된 상태에서 조립이 진행되지 않고, 웨이퍼 상태에서 재배선 작업과 볼 형태의 외부 접속 단자의 형성 및 개별 반도체 칩 분리하는 작업을 거쳐 제조하는 웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package)라는 기술이 제안되었다.
한편, 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 간단히 살펴보면, 우선, 상면에 회로 패턴이 형성된 반도체 칩 상면 전체에 절연층을 형성하고 포토 공정을 통하여 본딩 패드를 노출시키고, 상기 절연막으로 형성된 반도체칩 상면 일부에 전기적 신호연결을 위하여 메탈층을 증착시킨다.
다음으로, 다시 포토 공정을 이용하여 상기 반도체 칩 상에 증착된 메탈층과 볼랜드를 도금한 후, 상기 메탈층을 식각하여 솔더 범프가 형성될 영역을 노출시켜 상기 솔더 범프가 형성될 영역과 본딩 패드 간이 전기적으로 연결되도록 재배선층을 형성한다.
그런 다음, 상기 솔더 범프가 형성될 영역을 제외한 전 부분에 솔더 마스크를 형성시키고, 상기 노출된 솔더 범프 자리에 솔더를 부착하여 마운팅(Mounting)하며, 각각의 패키지로 쏘잉(Sawing)하여 웨이퍼 레벨 패키지를 제조한다.
그러나, 종래 웨이퍼 레벨 칩 스케일 패키지는 웨이퍼 상태에서 공정이 수행 되기 때문에 반도체 패키지의 측면이 외부로 노출되게 되고, 상기 노출된 반도체 칩은 외부의 충격에 취약하여 핸들링 문제(Handling issue) 및 수율 손실(Yield loss) 등의 문제가 발생한다.
그리고, 종래에는 웨이퍼 레벨 칩 스케일 패키지의 각 반도체 패키지의 후면을 보호하는 방법으로 쏘잉 전에 보호 테이프(Protection tape)를 부착하거나 에폭시(Epoxy) 등을 코팅한 후, 쏘잉 공정을 실시하였으나, 이는 공정이 복잡하고 공정시간 또한 많이 소요가 되며 기존의 장비 설비에 추가적인 장비 설비가 필요하다.
본 발명은 추가적인 장비 설비의 사용 없이 간단하고 빠르게 쏘잉된 반도체 패키지의 후면 및 측면에 보호층을 형성하여 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법을 제공한다.
본 발명에 따른 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법은, 재배선 공정이 수행되고 외부접속단자가 형성된 다수의 반도체 패키지들로 이루어진 웨이퍼의 후면에 보호층과 쏘잉 테이프를 형성하는 단계; 상기 웨이퍼를 칩 레벨로 쏘잉하는 단계; 상기 쏘잉 테이프를 제거하는 단계; 및 상기 분리된 반도체 패키지의 상기 재배선 부분을 포함한 측면이 상기 보호층에 의해 감싸지도록 상기 보호층을 열처리하는 단계를 포함한다.
상기 보호층과 쏘잉 테이프 사이에 자외선 테이프를 더 개재한다.
상기 쏘잉 테이프를 제거하는 단계는, 상기 자외선 테이프에 자외선(Ultraviolet)을 조사하여 수행한다.
상기 쏘잉 테이프는 자외선이 투과되도록 투명하게 형성한다.
상기 반도체 패키지와 상기 보호층 간에 접착 테이프를 더 개재한다.
상기 보호층은 열경화성 폴리머로 형성한다.
본 발명은 보호 테이프를 사용하여 추가적인 장비 설비의 사용 없이 간단하고 빠르게 웨이퍼 레벨 칩 스케일 패키지의 후면 및 측면에 보호층을 형성함으로써 핸들링 문제 및 수율 손실 등의 문제를 방지할 수 있어 웨이퍼 레벨 칩 스케일 패키지의 신뢰성을 향상시킬 수 있다.
본 발명은 웨이퍼 레벨 칩 스케일 패키지의 제조 공정 시, 접착테이프, 보호층, 자외선 테이프와 쏘잉 테이프가 적층되어 이루어진 보호테이프를 웨이퍼의 후면에 부착하여 쏘잉 공정 및 보호층 형성 공정을 수행한다.
자세하게, 본 발명은 상기 보호 테이프를 웨이퍼의 후면에 부착하고, 쏘잉 공정을 수행한 후, 자외선을 조사하여 상기 웨이퍼의 후면으로부터 상기 쏘잉 테이프를 제거한다. 그리고, 상기 절단된 각 반도체 패키지의 후면 보호층이 유동되어 상기 분리된 반도체 패키지의 후면을 포함한 측면을 감싸도록 열처리 공정을 수행한다.
따라서, 쏘잉된 반도체 패키지의 후면 및 측면에 추가적인 장비 설비의 사용 없이 간단하고 빠르게 보호층을 형성할 수 있고, 이에 따라, 종래 쏘잉된 반도체 패키지의 측면을 포함한 일부분이 노출되어 외부 충격에 의해 발생하는 반도체 패키지의 핸들링 문제 및 수율 손실 등의 문제를 방지할 수 있어 웨이퍼 레벨 칩 스케일 패키지의 신뢰성을 향상시킬 수 있다.
이하에서는, 본 발명의 실시예에 따른 웨이퍼 레벨 칩 사이즈 패키지에 대하여 상세히 설명하도록 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 상면에 본딩 패드(112)들이 구비된 다수의 반도체 칩(110)들로 이루어지고, 상기 반도체 칩(110)들 사이에 쏘잉 라인(114)이 구획된 웨이퍼(100) 상에 상기 본딩 패드(112)가 노출되도록 제1절연층(116)을 형성한다.
그런 다음, 상기 제1절연층(116) 상에 상기 노출된 본딩 패드(112)들과 개별 연결되게 다수의 재배선(118)을 형성한 후, 상기 제1절연층(116)을 포함한 상기 재배선(118) 상에 외부접속단자가 부착되는 영역에 해당하는 상기 재배선의 일부분이 노출되도록 제2절연층(120)을 형성한다.
이후, 상기 노출된 재배선(118) 부분에 솔더볼로 이루어진 외부접속단자(122)를 부착한다. 상기 요구되는 반도체 패키지의 두께에 따라 상기 외부접속단자(122)를 형성하기 전에 상기 웨이퍼(100)의 후면을 백그라인딩할 수 있다.
도 1b를 참조하면, 상기 재배선 공정이 수행된 웨이퍼(100)의 후면에 보호 테이프(130)를 부착한다.
상기 보호테이프(130)는 접착 테이프(132), 보호층(134), 자외선 테이프(136) 및 쏘잉 테이프(138)가 적층되어 이루어지며, 상기 보호테이프(130)는 상기 웨이퍼(100)의 후면에 상기 접착 테이프(132)가 배치되도록 부착한다.
상기 접착 테이프(132)는 상기 보호층(134)을 상기 웨이퍼(100)의 후면에 부착하기 위하여 개재되는 것으로서, 상기 보호층(134)의 형성 방법 및 물성에 따라 선택적으로 개재될 수 있다. 즉, 상기 보호층(134)이 필름의 형태로 형성될 경우에는 상기 접착 테이프(132)는 접착을 위하여 필요하지만, 상기 보호층(134)이 도포되는 등의 방법으로 형성될 경우에는 개재될 필요가 없다.
상기 보호층(134)은 상기 웨이퍼(100)를 구성하는 각 반도체 칩(110)의 후면 및 후속에서 수행되는 쏘잉 공정 후, 열처리 공정으로 노출되는 각 반도체 칩(110)의 측면을 감싸도록 역할한다. 상기 보호층(134)은 후속 열처리 공정시 유동성을 가질 수 있도록 일정한 탄성계수를 갖는 열경화성 폴리머(Polymer)로 이루어지며, 후속 공정에서 수행되는 마킹 공정을 위하여 색을 갖는 열경화성 폴리머로 형성한다.
여기서, 상기 열경화성 폴리머는 에폭시 계열 물질을 사용할 수 있다.
여기서, 상기 열경화성 폴리머는 에폭시 계열 물질을 사용할 수 있다.
상기 자외선 테이프(136)는 상기 보호층(134)과 상기 자외선 테이프(136)의 상부에 부착되는 쏘잉 테이프(138)를 상호 부착하기 위하여 사용되고, 자외선(Ultraviolet)에 반응하여 접착력이 약화되는 접착제가 도포되어 있다. 따라서, 상기 자외선 테이프(136)는 자외선을 조사받을 경우 접착력이 약해지는 특성을 가지고 있으며, 이에 따라, 후속 쏘잉 공정 후에 상기 자외선 테이프(136)가 자외선을 조사받으면 상기 쏘잉 테이프(138)는 용이하게 탈착된다.
상기 접착 테이프(132)는 상기 자외선 테이프(136)에 조사되는 자외선에 반응하여 접착력이 약화되지 않도록 자외선과 반응하지 않는 접착물질을 포함하여 구성된다.
상기 쏘잉 테이프(138)는 상기 반도체 패키지의 제조 공정이 완료된 상기 웨이퍼(100)의 하면에 쏘잉 공정을 위해 부착되어 상기 웨이퍼(100)를 지탱해주는 평판, 즉, 지지대로 역할하며, 하부에 배치되는 상기 자외선 테이프(136)로 용이하게 자외선을 투과되도록 투명한 재질로 형성한다.
상기 자외선 테이프(136)는 선택적으로 개재될 수 있으며, 즉, 상기 쏘잉 테이프(138)는 상기 보호층(134)의 형성 공정 및 물성과 상기 쏘잉 테이프(138)의 탈착 공정에 따라 상기 자외선 테이프(136)의 개재 없이 직접적으로 상기 보호층(134) 상에 형성될 수 있다.
도 1c를 참조하면, 상기 보호 테이프(130)가 부착된 웨이퍼(100)에 상기 쏘잉 라인(114)을 따라 쏘잉 공정을 수행하여 상기 웨이퍼(100)를 칩 레벨의 반도체 패키지(150)로 분리한다. 상기 쏘잉 공정은 상기 보호층(134)까지, 즉, 상기 웨이퍼(100)와 접착 테이프(132) 및 보호층(134)까지 절단하도록 수행한다.
도 1d를 참조하면, 상기 쏘잉 공정이 수행된 웨이퍼(100)의 후면에 자외선을 조사하여 상기 자외선 테이프(136) 및 쏘잉 테이프(138)를 상기 보호층(134)으로부터 분리시킨다. 상기 자외선은 투명한 재질의 상기 쏘잉 테이프(138)를 투과하여 상기 자외선 테이프(136)에 전달되며, 상기 자외선에 의해 자외선 테이프(136)의 접착력이 약화되어 용이하게 상기 쏘잉 테이프(138)가 분리된다.
도 1e를 참조하면, 상기 쏘잉 테이프의 탈착으로 분리된 각 반도체 패키지(150)에 열처리 공정을 수행하여 상기 반도체 패키지(150)의 후면에 부착되어 있는 보호층(134)을 유동시킨다. 이때, 상기 열처리로 상기 보호층(136)은 상기 반도체 패키지(150)의 측면으로 흘러내려 상기 반도체 패키지(150)의 후면을 포함한 측면을 감싸게 된다.
이상에서와 같이, 본 발명은 쏘잉 공정이 수행된 반도체 패키지의 후면 및 측면에 추가적인 장비 설비의 사용 없이 간단하고 빠르게 보호층을 형성할 수 있다.
이에 따라, 종래 웨이퍼 레벨로 형성된 반도체 패키지의 측면 일부분이 외부로 노출되어 외부 충격에 의해 발생하는 반도체 패키지의 핸들링 문제 및 수율 손실 등의 문제를 방지할 수 있어 웨이퍼 레벨 칩 스케일 패키지의 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법을 설명하기 위한 공정별 단면도.
Claims (6)
- 재배선 공정이 수행되고 외부접속단자가 형성된 다수의 반도체 패키지들로 이루어진 웨이퍼의 후면에 보호층과 쏘잉 테이프를 형성하는 단계;상기 웨이퍼를 칩 레벨로 쏘잉하는 단계;상기 쏘잉 테이프를 제거하는 단계; 및상기 분리된 반도체 패키지의 상기 재배선 부분을 포함한 측면이 상기 보호층에 의해 감싸지도록 상기 보호층을 열처리하는 단계;를포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 스케일 패키지의 제조 방법.
- 제 1 항에 있어서,상기 보호층과 쏘잉 테이프 사이에 자외선 테이프를 더 개재하는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법.
- 제 2 항에 있어서,상기 쏘잉 테이프를 제거하는 단계는, 상기 자외선 테이프에 자외선(Ultraviolet)을 조사하여 수행하는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법.
- 제 3 항에 있어서,상기 쏘잉 테이프는 자외선이 투과되도록 투명하게 형성하는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법.
- 제 1 항에 있어서,상기 반도체 패키지와 상기 보호층 간에 접착 테이프를 더 개재하는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법.
- 제 1 항에 있어서,상기 보호층은 열경화성 폴리머로 형성하는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070119062A KR100924551B1 (ko) | 2007-11-21 | 2007-11-21 | 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070119062A KR100924551B1 (ko) | 2007-11-21 | 2007-11-21 | 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090052523A KR20090052523A (ko) | 2009-05-26 |
| KR100924551B1 true KR100924551B1 (ko) | 2009-11-02 |
Family
ID=40860244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070119062A KR100924551B1 (ko) | 2007-11-21 | 2007-11-21 | 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100924551B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020091327A (ko) * | 2001-05-31 | 2002-12-06 | 삼성전자 주식회사 | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 |
| JP2006196701A (ja) | 2005-01-13 | 2006-07-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006352076A (ja) | 2005-05-18 | 2006-12-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
| KR100679684B1 (ko) | 2006-02-16 | 2007-02-06 | 삼성전자주식회사 | 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법 |
-
2007
- 2007-11-21 KR KR1020070119062A patent/KR100924551B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020091327A (ko) * | 2001-05-31 | 2002-12-06 | 삼성전자 주식회사 | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 |
| JP2006196701A (ja) | 2005-01-13 | 2006-07-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006352076A (ja) | 2005-05-18 | 2006-12-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
| KR100679684B1 (ko) | 2006-02-16 | 2007-02-06 | 삼성전자주식회사 | 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090052523A (ko) | 2009-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413925B2 (en) | Method for fabricating semiconductor package | |
| US8030769B2 (en) | Grooving bumped wafer pre-underfill system | |
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| US9041211B2 (en) | Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip | |
| US10978408B2 (en) | Semiconductor package and manufacturing method thereof | |
| US9136220B2 (en) | Semiconductor package and method for manufacturing the semiconductor package | |
| JP4452235B2 (ja) | パッケージ構造とその製造方法 | |
| KR19990066897A (ko) | 저면 보호막을 가진 반도체 웨이퍼, 집적회로 디바이스 및그 제조방법 | |
| JP2005064499A (ja) | 半導体素子製造方法 | |
| KR20030067562A (ko) | 반도체 장치의 제조방법 | |
| KR20060046191A (ko) | 반도체 장치의 제조 방법 및 반도체 기판용 지지 구조체 | |
| CN104425432A (zh) | 半导体装置 | |
| KR100679684B1 (ko) | 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법 | |
| KR20100066384A (ko) | 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법 | |
| JP2000040711A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP2000228465A (ja) | 半導体装置及びその製造方法 | |
| JP2007013209A (ja) | 半導体装置 | |
| KR100924551B1 (ko) | 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법 | |
| US6822323B1 (en) | Semiconductor package having more reliable electrical conductive patterns | |
| JP2010062514A (ja) | 粘着性保護層を有する半導体ウェハ | |
| US7687923B2 (en) | Semiconductor device package having a back side protective scheme | |
| US20120061830A1 (en) | Back side protective structure for a semiconductor package | |
| US20060024944A1 (en) | Metal pad of semiconductor device and method for bonding the metal pad | |
| KR100881394B1 (ko) | 웨이퍼 레벨 패키지의 제조 방법 | |
| KR100688064B1 (ko) | 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |