KR100688064B1 - 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법 - Google Patents

경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법 Download PDF

Info

Publication number
KR100688064B1
KR100688064B1 KR1020010004243A KR20010004243A KR100688064B1 KR 100688064 B1 KR100688064 B1 KR 100688064B1 KR 1020010004243 A KR1020010004243 A KR 1020010004243A KR 20010004243 A KR20010004243 A KR 20010004243A KR 100688064 B1 KR100688064 B1 KR 100688064B1
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor chip
flip chip
tape
chip package
Prior art date
Application number
KR1020010004243A
Other languages
English (en)
Other versions
KR20020063673A (ko
Inventor
안은철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010004243A priority Critical patent/KR100688064B1/ko
Publication of KR20020063673A publication Critical patent/KR20020063673A/ko
Application granted granted Critical
Publication of KR100688064B1 publication Critical patent/KR100688064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 플립 칩 패키지(Flip chip package) 제조방법에 관한 것으로, 더욱 구체적으로는 플립 칩 패키지에서 반도체 칩의 배면(Back side)이 직접 외부로 노출되는 것을 방지하여 칩 크랙(Chip crack) 등과 같은 패키지의 손상을 방지하기 위한 것이며, 이를 위하여 자외선 조사에 의해 경화될 수 있는 특성을 갖는 경화형 웨이퍼 실장 테이프(UV-curable tape)를 이용하여 웨이퍼 쏘잉(Sawing) 공정을 수행함으로써 반도체 칩의 배면에 자외선 감응 경화형 접착제(UV-curable adhesive)가 결합되어 보호막을 형성하는 것을 특징으로 하는 플립 칩 패키지 제조방법을 개시하며, 이를 통하여 종래의 플립 칩 패키지를 제조하는 과정에서 요구되는 별도의 설비와 추가 비용 없이 반도체 칩의 배면에 보호막을 형성할 수 있고, 반도체 칩의 배면이 손상되는 등의 문제를 방지할 수 있다. 또한, 반도체 칩의 배면이 외부로부터 차단되어 보호되기 때문에 외부로부터의 충격이나 온도 순환 시험과 같은 신뢰성 시험에서 발생할 수 있는 칩 크랙 또는 칩핑 등의 문제를 방지할 수 있다.
자외선(Ultraviolet), 경화(Cure), 플립 칩(Flip chip), 웨이퍼(Wafer), 배면(Back side)

Description

경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지 제조방법 { Method for manufacturing flip chip package using UV-curable tape }
도 1은 본 발명에 이용되는 경화형 웨이퍼 실장 테이프를 도시한 단면도,
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 플립 칩 패키지 제조방법을 순차적으로 도시한 공정도,
도 3은 종래 기술에 따른 플립 칩 패키지를 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 경화형 웨이퍼 실장 테이프(UV-curable wafer mount tape)
12 : 베이스 테이프(Base tape)
14 : 자외선 감응 경화형 접착제(UV-curable adhesive)
20 : 웨이퍼 30, 130 : 반도체 칩
32, 132 : 범프 34 : 홈
40 : 블레이드(Blade) 42 : 방출핀
50, 150 : 기판(Substrate) 52 : 솔더 볼
60, 160 : 성형부재
100, 200 : 플립 칩 패키지(Flip chip package)
122, 124 : 보호막
본 발명은 플립 칩 패키지(Flip chip package) 제조방법에 관한 것이며, 더욱 구체적으로는 플립 칩 패키지에서 반도체 칩의 배면(Back side)이 직접 외부로 노출되는 것을 방지하여 칩 크랙(Chip crack) 등과 같은 패키지의 손상을 방지하기 위한 것이다.
현재, 플립 칩 기술은 반도체 패키징 분야에서 하나의 큰 주류를 이루는 기술로 각광을 받고 있다. 그러나, 기존의 플립 칩 패키지는 반도체 칩의 배면이 그대로 외부에 노출되기 때문에 칩 크랙 또는 칩핑(Chipping) 등의 문제가 쉽게 발생하였다.
기존의 플립 칩 패키지에서는 반도체 칩의 배면이 그대로 외부로 노출되기 때문에 패키지를 취급할 때 손상을 받을 수 있고, 패키지의 열 방출과 관련하여 반도체 칩의 배면에 히트싱크(Heatsink)를 부착할 경우에도 반도체 칩의 배면에 손상을 주어 역시 칩 크랙 또는 칩핑 등의 문제를 일으킬 수 있다. 또한, 온도 순환 시험(Thermal cycling test)과 같은 패키지 신뢰성 시험을 거치는 과정에서 칩핑은 언더필 크랙(Underfill crack) 등의 원인으로 작용할 수 있었다.
이러한 문제점을 해결하기 위해 다양한 노력이 전개되었으며, 그 일 예로 미국특허공보 제5,936,304호에 기재된 바와 같이 반도체 칩의 배면에 보호막을 형성한 구조가 제안되었다. 도 3은 미국특허공보 제5,936,304호에 개시된 플립 칩 패 키지(200)를 도시한 단면도이며, 도 3을 참고로 하여 종래의 플립 칩 패키지의 구조를 설명하면 다음과 같다.
도 3에 따르면, 종래의 플립 칩 패키지(200)는 기판(150; Substrate) 위에 범프(132; Bump)를 이용하여 실장된 반도체 칩(130)의 구조를 갖고 있으며, 범프 (132)를 포함하는 전기적 연결 부분이 에폭시 몰딩 컴파운드(EMC; Epoxy Molding Compound)와 같은 성형부재(160)로 밀봉되고, 반도체 칩의 전면(Front side)과 배면(Back side)에 각각 보호막(122, 124)이 형성된 것을 특징으로 한다.
이러한 보호막은 소정의 열팽창 계수(CTE; Coefficient Thermal Expansion)를 갖고 있으며, 보호막을 구성하는 재료로써 금(Au), 알루미늄(Al), 은(Ag), 플래티늄(Platinum) 등의 금속 재료 또는 플라스틱 재료 등의 유기 재료가 사용된다.
그러나, 위와 같이 반도체 칩의 배면에 보호막 등을 제공하는 방법은 가격 및 제조 공정 상에서 추가적인 설비 및 공정을 필요로 하기 때문에 현실적으로 적용하기 곤란하다. 게다가, 도 3에 개시된 구조에서는 반도체 칩의 배면에 금속막 또는 유기 재료로 형성된 보호막을 제공하는 방법을 사용하며, 이러한 방법은 추가적인 설비투자와 공정은 물론, 이에 더하여 전체적인 패키지의 높이가 높아지고 제조비용의 상승을 가져오는 등의 문제를 초래할 수 있다.
본 발명의 목적은 기존의 공정을 그대로 유지하면서 반도체 칩의 배면을 보호할 수 있는 플립 칩 패키지 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 칩의 배면이 손상되는 것을 방지하여 플립 칩 패키지의 신뢰성을 향상시키기 위한 것이다.
이러한 목적들을 달성하기 위하여 본 발명은 (a) 범프들이 구비된 반도체 칩들이 형성된 웨이퍼를 제공하는 단계와; (b) 범프들이 형성되지 않은 웨이퍼의 배면에 웨이퍼 실장 테이프를 부착하는 단계와; (c) 웨이퍼를 개별 반도체 칩으로 절단하는 단계와; (d) 웨이퍼 실장 테이프에 자외선을 조사하는 단계와; (e) 각 반도체 칩을 분리하여 기판 위로 실장하는 단계; 및 (f) 범프를 포함하는 전기적 연결부분을 밀봉하는 단계;를 포함하며, 이에 더하여 (b) 단계의 웨이퍼 실장 테이프는 자외선 감응 경화형 접착제가 베이스 테이프 위로 도포된 구조의 경화형 웨이퍼 실장 테이프인 것을 특징으로 하는 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지 제조방법을 제공한다.
또한, 본 발명에 따른 플립 칩 패키지 제조방법에 있어서, (c) 단계에서 절단되는 영역은 웨이퍼와 자외선 감응 경화형 접착제 및 적어도 베이스 테이프의 일부분을 포함하는 것을 특징으로 한다.
위와 같은 방법에 따라 제조된 플립 칩 패키지는 반도체 칩의 배면에 자외선 감응 경화형 접착제가 경화된 채 남아 있게 되며, 자외선 감응 경화형 접착제가 반도체 칩의 배면을 외부와 차단하여 보호하는 역할을 할 수 있다.
이하, 첨부도면을 참고로 하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명에 이용되는 경화형 웨이퍼 실장 테이프(10; UV-curable wafer mount tape)의 단면도이며, 도 1을 참고하여 이를 설명하면 다음과 같다.
기존의 웨이퍼 실장 테이프(wafer mount tape; 도시되지 않음)는 소위 유브이 테이프(UV-tape)라고 불리며, 자외선(UV-rays)이 조사되면 접착력이 떨어지는 특징을 갖고 있었다. 이와 같은 특징을 이용하여 웨이퍼의 배면에 웨이퍼 실장 테이프가 부착된 후 웨이퍼가 개개의 반도체 칩으로 분리되는 쏘잉 공정(Sawing process)이 수행되었으며, 쏘잉 공정 후에 웨이퍼의 배면에 자외선을 조사하여 각 반도체 칩과 웨이퍼 실장 테이프를 손쉽게 분리할 수 있었다.
이와 달리, 본 발명에 이용되는 경화형 웨이퍼 실장 테이프(10)는 기존의 베이스 테이프(12) 위로 자외선 감응 경화형 접착제(14; UV-curable adhesive)가 도포된 것을 특징으로 하며, 소위 엘 테이프(L-tape)라고 불려진다. 경화형 웨이퍼 실장 테이프(10)의 특징은 자외선이 조사되면, 베이스 테이프(12)는 기존과 같이 접착력이 떨어져 쉽게 분리되는 반면, 자외선 감응 경화형 접착제(14)는 자외선의 조사에 의해 경화되어 접착면에 굳게 부착되어 결합되는 것이다. 이때, 자외선 감응 경화형 접착제(14)는 약 20∼30㎛의 두께로 베이스 테이프(12) 위에 도포되어 형성된 것을 특징으로 한다.
이와 같은 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지 제조 공정이 각 공정 순서에 따라 도 2a 내지 도 2f에 도시되어 있다. 도 2a 내지 도 2f를 참고로 하여 본 발명에 따른 제조방법을 설명하면 다음과 같다.
먼저 범프(32)와 같은 접속단자들이 구비된 반도체 칩(30)들이 다수 형성된 웨이퍼(20)를 제공한 후, 웨이퍼(20)의 배면을 도 1에 도시된 바와 같은 경화형 웨이퍼 실장 테이프(10) 위로 부착한다(도 2a). 앞서 설명한 바와 같이 웨이퍼의 배 면은 경화형 웨이퍼 실장 테이프(10)의 자외선 감응 경화형 접착제(14) 위로 직접 부착된다.
경화형 웨이퍼 실장 테이프(10) 위에 웨이퍼(20)가 부착되어 고정된 후 반도체 칩(30)들이 블레이드(40)와 같은 절단 수단에 의해 개개로 절단되며, 이때 블레이드(40)에 의해 절단되는 영역은 웨이퍼(20)와 자외선 감응 경화형 접착제(14) 및 적어도 베이스 테이프(12)의 일부분을 포함한다(도 2b).
블레이드에 의해 반도체 칩들이 절단된 후, 화살표 방향으로 경화형 웨이퍼 실장 테이프(10)에 자외선(UV-rays)을 조사하면, 특성에 따라 베이스 테이프(12)는 접착력이 떨어져 쉽게 분리되고, 자외선 감응 경화형 접착제(14)는 반도체 칩(30)의 배면에 접착되어 결합된다. 이때, 각 자외선 감응 경화형 접착제(14)는 블레이드에 의해 절단된 홈(34)에 의해 역시 개개로 절단되어 있다(도 2c).
방출핀(42)과 같은 분리 수단에 의해 밀어 올려진 반도체 칩(30)은 콜렛(도시되지 않음)과 같은 이송수단에 의해 흡착되어 이송되며, 이때 자외선 감응 경화형 접착제(14)가 반도체 칩(30)의 배면에 접착된 상태로 이송된다(도 2d).
이송된 반도체 칩(30)은 범프(32)를 아래로 하여 기판(50; Substrate) 위에 실장되며, 반도체 칩의 배면에는 역시 자외선 감응 경화형 접착제(14)가 부착되어 있다(도 2e).
마지막으로, 반도체 칩(30)과 기판(50)을 전기적으로 연결하는 범프(32)를 포함하는 영역이 에폭시 몰딩 컴파운드(EMC)와 같은 성형부재(60)로 밀봉됨으로써 플립 칩 패키지가 완성되며, 필요에 따라 솔더 볼(52; Solder ball)과 같은 외부 접속단자가 형성될 수 있다(도 2f).
성형부재(60)는 범프가 개재되어 있는 반도체 칩과 기판 사이에 형성되거나(도 3 참고) 또는 범프가 개재되어 있는 영역에 더하여 반도체 칩의 주변을 모두 둘러싸는 형상(도 2f 참고)으로 형성될 수 있다.
이처럼 도 2a 내지 도 2f에 도시된 바와 같이 본 발명에 따른 제조방법에 따르면, 반도체 칩의 배면에 자외선 감응 경화형 접착제가 형성되어 있기 때문에 반도체 칩의 배면이 외부에 노출되는 것을 방지할 수 있으며, 또한 웨이퍼 실장 테이프를 이용한 기존의 공정을 그대로 적용할 수 있기 때문에 별도의 설비나 별도의 추가 비용을 고려하지 않고 적용할 수 있는 이점이 있다.
즉, 이미 상용화되어 있는 자외선 감응 경화형 접착제(UV-curable adhesive)와 같은 부재를 기존의 웨이퍼 실장 테이프의 표면에 도포한 경화형 웨이퍼 실장 테이프를 이용함으로써 종래의 플립 칩 패키지에서 금속 재료 또는 유기 재료를 이용하여 반도체 칩의 전면 또는 배면에 보호막을 형성하여 얻는 효과를 손쉽게 얻을 수 있으며, 보호막을 형성함에 따른 별도의 추가 공정을 필요로 하지 않는 등 이점을 갖는다.
본 발명에 따른 플립 칩 패키지 제조방법은 자외선 조사에 의해 경화될 수 있는 특성의 경화형 웨이퍼 실장 테이프를 이용하여 웨이퍼 쏘잉 공정을 수행함으로써 반도체 칩의 배면에 자외선 감응 경화형 접착제가 결합되어 보호막을 형성하는 것을 특징으로 하며, 종래의 플립 칩 패키지를 제조하는 과정에서 요구되는 별 도의 설비와 추가 비용 없이 반도체 칩의 배면에 보호막을 형성할 수 있으며, 이를 통하여 반도체 칩의 배면이 손상되는 등의 문제를 방지할 수 있다. 또한, 반도체 칩의 배면이 외부로부터 차단되어 보호되기 때문에 외부로부터의 충격이나 온도 순환 시험과 같은 신뢰성 시험에서 발생할 수 있는 칩 크랙 또는 칩핑 등의 문제를 방지할 수 있는 플립 칩 패키지 제조방법을 제공할 수 있다.

Claims (3)

  1. (a) 범프들이 구비된 반도체 칩들이 형성된 웨이퍼를 제공하는 단계;
    (b) 상기 범프들이 형성되지 않은 웨이퍼의 배면에 자외선 감응 경화형 접착제가 베이스 테이프 위로 도포된 구조의 경화형 웨이퍼 실장 테이프를 부착하는 단계;
    (c) 상기 웨이퍼를 개별 반도체 칩으로 절단하는 단계;
    (d) 상기 경화형 웨이퍼 실장 테이프에 자외선을 조사하여 상기 자외선 감응 경화형 접착제를 경화시키는 단계;
    (e) 상기 베이스 테이프로부터 각 반도체 칩을 분리하여 상기 범프를 통해 기판 위로 실장하는 단계; 및
    (f) 상기 범프를 포함하는 전기적 연결부분을 밀봉하는 단계;
    를 포함하며, 상기 (e) 단계의 반도체 칩의 배면에는 상기 자외선 감응 경화형 접착제가 부착되어 있는 것을 특징으로 하는 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지 제조방법.
  2. 제 1 항에 있어서, 상기 (c) 단계에서 절단되는 영역은 상기 웨이퍼와 상기 자외선 감응 경화형 접착제 및 적어도 상기 베이스 테이프의 일부분을 포함하는 것을 특징으로 하는 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지 제조방법.
  3. 제 1 항에 있어서, 상기 자외선 감응 경화형 접착제의 두께는 20∼30㎛인 것을 특징으로 하는 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지 제조방법.
KR1020010004243A 2001-01-30 2001-01-30 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법 KR100688064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010004243A KR100688064B1 (ko) 2001-01-30 2001-01-30 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010004243A KR100688064B1 (ko) 2001-01-30 2001-01-30 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법

Publications (2)

Publication Number Publication Date
KR20020063673A KR20020063673A (ko) 2002-08-05
KR100688064B1 true KR100688064B1 (ko) 2007-03-09

Family

ID=27692708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010004243A KR100688064B1 (ko) 2001-01-30 2001-01-30 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법

Country Status (1)

Country Link
KR (1) KR100688064B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
US9147629B2 (en) * 2012-09-20 2015-09-29 Silego Technology, Inc. Extremely thin package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980064239A (ko) * 1996-12-19 1998-10-07 나미키신이치 칩의 제조방법 및 그 제조를 위한 점착시트
KR19990017672A (ko) * 1997-08-25 1999-03-15 윤종용 반도체 칩 패키지 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980064239A (ko) * 1996-12-19 1998-10-07 나미키신이치 칩의 제조방법 및 그 제조를 위한 점착시트
KR19990017672A (ko) * 1997-08-25 1999-03-15 윤종용 반도체 칩 패키지 제조 방법

Also Published As

Publication number Publication date
KR20020063673A (ko) 2002-08-05

Similar Documents

Publication Publication Date Title
US6023094A (en) Semiconductor wafer having a bottom surface protective coating
KR100655035B1 (ko) 반도체 장치의 제조방법
US8034652B2 (en) Solid state imaging device and manufacturing method thereof
US7476565B2 (en) Method for forming filling paste structure of WL package
KR20010085725A (ko) 반도체 장치 및 그 제조 방법
KR20030067562A (ko) 반도체 장치의 제조방법
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
JP2006303481A (ja) 固体撮像装置の製造方法、及び固体撮像装置
US7115484B2 (en) Method of dicing a wafer
US20090239329A1 (en) Method for manufacturing package structure of optical device
US6312972B1 (en) Pre-bond encapsulation of area array terminated chip and wafer scale packages
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
JP2000228465A (ja) 半導体装置及びその製造方法
US8039951B2 (en) Thermally enhanced semiconductor package and method of producing the same
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
KR100688064B1 (ko) 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법
KR20190045091A (ko) 반도체 장치의 제조 방법
JPH11260974A (ja) 半導体装置及び半導体装置の製造方法
US20050029641A1 (en) Semiconductor device and manufacturing method of the same
KR100486241B1 (ko) 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법
KR100652517B1 (ko) 리드-칩 직접 부착형 반도체 패키지, 그 제조 방법 및 장치
US7696008B2 (en) Wafer-level chip packaging process and chip package structure
US20220344231A1 (en) Flip chip package unit and associated packaging method
KR100924551B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법
KR20040094165A (ko) 열 방출 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee