KR100486241B1 - 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법 - Google Patents

파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법 Download PDF

Info

Publication number
KR100486241B1
KR100486241B1 KR10-1999-0010067A KR19990010067A KR100486241B1 KR 100486241 B1 KR100486241 B1 KR 100486241B1 KR 19990010067 A KR19990010067 A KR 19990010067A KR 100486241 B1 KR100486241 B1 KR 100486241B1
Authority
KR
South Korea
Prior art keywords
chip
tape
semiconductor package
chip surface
semiconductor
Prior art date
Application number
KR10-1999-0010067A
Other languages
English (en)
Other versions
KR20000061185A (ko
Inventor
계동원
김대영
오선주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0010067A priority Critical patent/KR100486241B1/ko
Publication of KR20000061185A publication Critical patent/KR20000061185A/ko
Application granted granted Critical
Publication of KR100486241B1 publication Critical patent/KR100486241B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 패키지의 조립공정에서 칩 표면이 파티클에 오염되어 발생하는 불량(defects)을 억제할 수 있는 반도체 패키지 및 그 조립방법에 관해 개시한다. 이를 위해 본 발명은 리드프레임의 칩 패드(chip pad)와, 상기 리드프레임의 칩 패드 위에 탑재된(mounting) 반도체 칩과, 상기 칩 패드와 상기 반도체 칩 사이에서 서로를 접착시키는 접착수단과, 상기 반도체 칩 표면에서 파티클 오염을 방지하기 위해 부착된 칩 표면 보호용 수단을 구비하는 것을 특징으로 하는 반도체 패키지 및 그 조립방법을 제공한다. 이러한 파티클 오염 방지를 위해 사용되는 칩 표면 보호용 수단은 자외선에 의해 경화되거나, 열에 의해 경화되는 테이프를 사용하여 구성하는 것이 적당하다.

Description

파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법{Semiconductor package for preventing of particle contamination and assembly method thereof}
본 발명은 반도체 패키지 및 그 조립공정에 관한 것으로, 더욱 상세하게는 반도체 패키지의 조립공정에서 소잉(Sawing)에서 와이어 본딩(Wire Bonding) 공정까지 파티클 오염을 방지하는 반도체 패키지 및 그 조립방법에 관한 것이다.
웨이퍼 상태로 제조가 완료된 반도체 소자는 외부의 기계적, 물리적, 화학적 충격으로부터 보호 가능하며 사용자가 인쇄회로기판(PCB: Print Circuit Board)에 실장하기 적절한 형태로 재 가공이 되는데 이러한 공정을 패키징(packaging) 공정 또는 조립(assembly) 공정이라 부른다.
도 1은 종래기술에 의한 반도체 패키지의 조립공정(assembly process)을 나타낸 공정 흐름도이다.
도 1을 참고하면, 웨이퍼 상태에서 전기적인 기능 검사(EDS: Electrical Die Sort)가 완료된 반도체 소자는 조립공정에서 제일 먼저 웨이퍼에 있는 많은 칩들을 개별 칩으로 분리하는 소잉공정(Sawing process, 10)을 진행하게 된다. 이렇게 분리가 완료된 개별 칩들은 다시 하나씩 낱개로 반도체 패키지의 골격을 이루는 리드프레임(leadframe)의 칩 패드(chip pad) 위에 접착제인 에폭시(Epoxy)를 이용하여 부착(Dir attaching, 20)된 후, 마지막으로 개별 칩의 기능을 외부로 도출시키기 위해 칩의 본드 패드(bond pad)와 리드프레임의 인너리드(inner lead)의 끝부분(tip)을 금실(gold wire)로 연결하는 공정인 와이어 본딩(wire bonding) 공정을 거치게 된다.
그러나 상술한 종래기술에 있어서는, 소잉공정(sawing process)에서 웨이퍼 절단용 블레이드(blade)로 웨이퍼를 절단할 때, 절단된 실리콘 파티클이 웨이퍼 표면을 오염시키는 문제가 발생하고, 또한 다이 접착(die attaching) 공정에서 웨이퍼를 고정시키기 위하여 사용되는 마운팅 테이프(mounting tape)가 소잉공정에서 일부 절단된 상태로 존재하다가 개별화된 반도체 칩을 마운팅 테이프에서 떼어내기 위해 사용되는 플란자 핀(plunger pin)이 상하운동을 할 때, 위쪽으로 튀어 올라 웨이퍼 표면을 오염시키는 문제가 발생한다.
이로 인하여, 첫째, 파티클이 칩의 본드패드 표면을 오염시켜 본딩공정에서 본딩이 정상적으로 이루어지지 않아 수율(yield)이 떨어지는 문제가 발생하고, 둘째, 칩 표면에 존재하는 파티클이 칩의 최종 보호막인 페시베이션층(passivation)을 손상(damage)시켜 반도체 패키지의 신뢰성(reliability)을 떨어뜨리고, 셋째, 상술한 파티클 오염을 방지하기 위해 사용되는 부가 장치 및 공정, 예컨대 특수 마운팅 테이프의 사용, 다이 접착후 사용되는 특수 큐어 오븐(cure oven) 그리고 파티클 오염에 의한 불량을 탐지하기 위해 행해지는 육안검사(Visual Inspection) 공정등이 전체적인 공정을 복잡하게 하여 생산성을 떨어뜨림으로써 반도체 패키지의 제조원가를 상승시키는 결과를 초래하였다.
본 발명이 이루고자 하는 기술적 과제는 반도체 패키지의 제조공정에서 칩 표면에 파티클 오염을 방지할 수 있는 수단을 추가로 구성하여 수율을 향상시키고, 반도체 패키지의 신뢰도를 올리며, 공정단순화를 달성할 수 있는 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 패키지의 조립방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 리드프레임의 칩 패드(chip pad)와, 상기 리드프레임의 칩 패드 위에 장착된(mounting) 반도체 칩과, 상기 칩 패드와 상기 반도체 칩 사이에서 서로를 접착시키는 접착수단과, 상기 반도체 칩 표면에서 파티클 오염을 방지하기 위해 부착된 칩 표면 보호용 수단을 구비하는 것을 특징으로 하는 반도체 패키지를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 칩 표면 보호용 수단은 테이프로서, 이러한 테이프는 자외선에 의해 경화되는 UV 경화성, 열에 의해 경화되는 열경화성 및 일반접착성 테이프중에서 선택된 어느 하나를 사용하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 웨이퍼 표면에 칩 표면 보호용 테이프를 부착하는 공정과, 상기 칩 보호용 테이프가 부착된 웨이퍼를 소잉(sawing)하는 공정과, 상기 소잉이 완료된 웨이퍼에서 개별 칩을 리드프레임에 장착(mounting)하는 다이 접착(die attaching) 공정과, 상기 접착된 개별 칩에서 상기 칩 표면 보호용 테이프를 제거하는 공정과, 상기 칩 표면 보호용 테이프가 제거된 개별 칩에 와이어 본딩(wire bonding)을 진행하는 공정을 구비하는 것을 특징으로 하는 칩표면의 파티클 오염 방지를 위한 반도체 패키지 조립방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 다이 접착 공정을 진행한 후에 상기 다이 접착이 완료된 칩을 오븐에서 큐어링하는 공정을 더 진행하는 것이 적합하다.
바람직하게는, 상기 다이접착이 완료된 칩에서 상기 칩 표면 보호용 테이프를 제거하는 방법은 진공 흡인력을 갖는 콜렛(collet)을 이용하여 콜렛 표면이 상기 칩 표면 보호용 테이프가 접착된 칩의 표면을 전체적으로 접착하거나, 가장자리 일부를 접착하여 제거하는 것이 적합하다.
본 발명에 따르면, 소잉(sawing), 다이 접착(Die Attaching) 및 오븐 큐어링(Oven Curing) 공정에서 칩 상부에 칩 표면 보호용 수단을 부착하고 조립공정을 진행함으로써 파티클에 의한 칩 표면 오염을 효과적으로 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
당 명세서에서 말하는 칩은 가장 넓은 의미로 사용하고 있으며 집적회로의 칩(Integrated Circuit Chip)과 같은 특정 부재만을 한정하는 것이 아니다. 이는 단위 소자(Discrete Device)의 칩으로 치환이 가능한 것은 물론이다.
또한, 본 발명은 그 정신 및 필수의 특징사항으로부터 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 칩 표면 보호용 수단이 테이프이지만, 이는 칩 표면에 밀착되어 공정 진행이 가능하며 쉽게 분리 가능한 부재(element)이면 어떤 것이든 가능하다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
먼저, 도 6을 참고하여 본 발명에 의한 반도체 패키지의 구조 및 특징을 설명하기로 한다. 본 발명에 의한 반도체 패키지의 구성은, 리드프레임(112)의 칩 패드(chip pad)와, 상기 리드프레임의 칩 패드 위에 장착된(mounting) 반도체 칩(100)과, 상기 칩 패드와 상기 반도체 칩 사이에서 서로를 접착시키는 접착수단(114), 예컨대 열경화성 에폭시(epoxy)와, 상기 반도체 칩 표면에서 파티클 오염을 방지하기 위해 부착된 칩 표면 보호용 수단(102)인 테이프로 구성된다. 이러한 구조는 파티클의 오염이 칩을 오염시켜 영향을 줄 수 있는 와이어 본딩(wire bonding) 공정 전까지의 반도체 패키지 구조이다. 종래기술에서는 칩 표면 보호용 수단(102)이 구비되지 않아, 종래기술에서 설명된 바와 같이 공정상의 많은 문제를 야기하였지만, 본 발명에서는 이를 추가로 구성함으로서 칩 표면이 파티클 오염으로부터 보호되는 효과를 얻을 수 있다. 그리고 추가된 칩 표면 보호용 수단, 예컨대 테이프는 자외선에 의해 경화되는 UV 경화성, 열에 의해 경화되는 열경화성 및 일반접착성 테이프중에서 선택된 어느 하나를 사용함으로써 마지막 큐어링 공정이 진행된 후, 쉽게 제거가 가능하다.
도 2는 본 발명에 의한 반도체 패키지(package)의 조립공정을 나타낸 공정흐름도(process flow chart)이다.
도 2를 참조하면, 본 발명에 의한 칩표면의 파티클 오염 방지를 위한 반도체 패키지 조립방법은, 먼저 조립공정을 시작하기 전에 웨이퍼의 표면에 본 발명에 의한 칩 표면 보호수단, 예컨대 테이프를 부착(200)하다. 이어서 파티클 발생에 의한 칩 표면 오염이 심한 웨이퍼 소잉(210) 및 다이 접착(220) 및 오븐 큐어링 공정을 진행(230)한다. 그 후, 칩 표면 보호용으로 사용되었던 테이프를 제거(240)하고 와이어 본딩(wire bonding) 공정을 진행함으로서 칩 표면의 오염을 방지하면서 반도체 패키지의 조립공정을 진행하는 방식이다.
본 발명에 따르면, 칩 표면 보호용 수단을 부착하고 제거하는 공정이 추가되었지만, 이는 칩 표면에 파티클 오염을 방지하기 위해 특수 마운팅 테이프를 사용하거나, 특수 큐어 오븐(cure oven)을 사용하고, 파티클 오염에 의한 불량검사를 추가로 실시하기 위해 진행하는 육안검사 공정에 비하면, 오히려 공정 단순화의 결과를 가져와 생산성을 향상시키고 제조비용 절감 효과를 가져온다고 볼 수 있다. 또한, 파티클이 칩 표면을 오염시켜 발생하는 불량에 기인한 수율 저하, 및 페시베이션층의 손상으로 야기되는 신뢰성 저하를 고려할 때, 공정상의 현저한 향상을 가져다 준다고 할 수 있다.
도 3은 본 발명에 의한 반도체 패키지의 소잉공정(sawing process)을 설명하기 위해 도시한 단면도이다.
도 3을 참고하면, 웨이퍼 절단용 블레이드(106)가 웨이퍼 고정용 테이프, 즉 마운팅 테이프(mounting taape, 104)에 부착된 웨이퍼(100)의 소잉 라인(sawing line)을 따라 웨이퍼를 절단하는 모습을 나타낸다. 이때 절단되면서 발생되는 웨이퍼의 실리콘 파티클은 상부로 튀어나와 개별 칩(100) 표면을 오염시키지만, 본 발명에서는 칩 표면 보호용 테이프(102)로 파티클 오염을 방지할 수 있다. 상기 웨이퍼 절단용 블레이드(106)는 원판형 구조로, 회전하는 원판 모서리가 칩(100)의 소잉 라인(sawing)을 마찰시켜 웨이퍼를 절단하는 수단이다.
도 4는 본 발명에 의한 반도체 패키지의 다이 접착(die attaching) 공정을 설명하기 위해 도시한 단면도이다.
도 4를 참고하면, 소잉(sawing)이 완료되어 개별화된 단위칩(100)은 다이 접착 장비(Die Attaching Equipment)에서 마운팅 테이프(104) 하부에서 작동하는, 단위칩(100)을 위로 들어 올릴 수 있는 수단인 플란자 핀(plunger pin, 110)의 상하운동에 의해 마운팅 테이프(104)와 떨어지게 된다. 그후 개별칩(100)을 진공(vacuum)을 이용해서 집어 운반할 수 있는 콜렛(collet)이 이를 에폭시와 같은 접착수단이 형성된 리드프레임(leadframe)의 칩 패드(chip pad)에 안착(mounting)시킨다. 이때 마운팅 테이프(104)도 소잉공정에서 일부 절단되어 파티클로 잔존하게 되는데, 상기 플란자 핀(110)이 단위칩(100)을 위로 밀어 올릴 때, 이러한 파티클이 단위칩(100)의 표면으로 올라와 칩 표면에 접착됨으로써 칩 표면을 오염시키는 문제가 심각하였다. 그러나, 본 발명에서는 칩 표면 보호용 테이프(102)가 구성되어 있어 이를 효과적으로 차단할 수 있다.
도 5는 다이 접착후, 큐어 오븐(cure oven)에서 파티클 발생 경로를 설명하기 위해 도시한 큐어 오븐(cure oven)의 개략도이다.
도 5를 참고하면, 상기 다이 접착이 완료된 반도체 패키지는 다이 접착용 접착제가 급속으로 경화되는 접착제(fast cure epoxy)가 아닌 경우에는 대부분 오븐(150)에서 큐어링을 진행함으로써, 접착제를 경화시켜 칩이 리드프레임에 견고하게 부착되도록 되어 있다. 이때 접착제의 경화를 위해 높은 열이 오븐(Oven)내로 인가되는데, 이러한 열에 의해 대류현상이 발생됨으로써 파티클은 아래로 떨어지지 않고 위로 올라와 카세트(cassette; 반도체 패키지를 이송하는 수단)에 담겨 오븐선반(152)에 놓여있는 반도체 패키지를 오염시키게 된다. 도면에서 참조부호 154는 대류현상에 의한 파티클 이동 경로를 나타낸 화살표이다. 그러나 본 발명에서는 칩 표면 보호용 테이프가 칩 표면에 부착되어 있어 이러한 파티클의 오염에 안전하도록 되어 있다.
도 6 및 도 7은 본 발명에 의한 칩 표면 보호용 테이프의 제거공정을 설명하기 위해 도시한 단면도들이다.
상술하였듯이, 칩 표면 보호용 테이프가 소잉, 다이 접착 및 오븐 큐어링 공정을 거치면서 발생하는 모든 파티클에 대해 칩 표면을 보호되는 역할을 수행하였다. 이러한 오염된 테이프는 다이 접착 장비에서 다시 제거한 후, 와이어 본딩 공정을 수행하게 된다.
도 6을 참조하면, 칩 표면 보호용 테이프(102)를 제거하기 전공정인 오븐 큐어링(Oven Curing)시, 칩 표면 보호용 테이프(102)는 접착 강도가 약화되고 제거가 용이하도록 적당히 경화된다. 이러한 반도체 패키지를 다이 접착 장비의 히터블록(heater Block, 118)에 위치시킨다. 그후, 콜렛(collet, 116)이 접착력이 약화된 칩 표면 보호용 테이프(102)를 진공으로 흡착한 후, 떨어진 테이프(102)를 수집하는 지역으로 이동하여 콜렛(116)의 상태를 진공 상태에서 대기압 상태로 바꾸면 테이프를 제거할 수 있다. 여기서, 칩 표면으로부터 테이프(102)가 쉽게 떨어지도록 히터 블록(118)에 열을 인가하거나, 콜렛(116)에서 진공홀(vacuum hole, 미도시)의 크기를 적절히 조절할 수 있다. 도면과 같이 콜렛(116)이 칩(100) 표면의 가장자리 일부와 밀착되는 방식은 CCD(Charge Couple Device)소자와 같이 칩 표면에 페시베이션층(passivation layer)이 형성되지 않은 경우에 적합한 방식이다.
도 7을 참조하면, 일반적인 반도체 칩과 같이 표면에 페시베이션층이 형성되어 있어서, 칩표면의 마찰에 영향을 받지 않는 경우에 칩 표면 보호용 테이프(102)를 제거하는 방식이다. 이때는 콜렛(116)의 바닥이 직접 테이프(102)와 접촉하도록 콜렛을 설계하여 진공의 흡인력이 효과적으로 테이프(102)에 작용하도록 할 수 있다. 이때에도 칩 표면으로부터 테이프(102)가 쉽게 떨어지도록 히터 블록(118)에 열을 인가하거나, 콜렛(116)에서 진공홀(vacuum hole, 미도시)의 크기를 조절할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 칩 표면 보호용 테이프를 칩 표면에 추가로 구성하여 파티클 오염을 방지함으로써 첫째, 파티클이 칩의 본드패드 표면을 오염시켜 본딩공정에서 수율(yield)이 떨어지는 문제를 개선하고, 둘째, 칩 표면에 존재하는 파티클이 칩의 최종 보호막인 페시베이션층(passivation)을 손상(damage)시키는 문제를 방지함으로써 반도체 패키지의 신뢰성(reliability)을 향상시킨다. 마지막으로, 특수 마운팅 테이프의 사용, 다이 접착후 사용되는 특수 큐어 오븐(cure oven) 사용, 파티클 오염에 의한 불량을 탐지하기 위해 행해지는 육안검사(Visual Inspection) 공정을 추가로 실시하지 않아도 됨으로써 생산성을 향상시키고 이로 인해 제조원가를 절감할 수 있다.
도 1은 종래기술에 의한 반도체 패키지(package)의 조립공정(assembly process)을 나타낸 공정 흐름도이다.
도 2는 본 발명에 의한 반도체 패키지의 조립공정(assembly process)을 나타낸 공정 흐름도이다.
도 3은 본 발명에 의한 반도체 패키지의 소잉공정(sawing process)을 설명하기 위해 도시한 단면도이다.
도 4는 본 발명에 의한 반도체 패키지의 다이 접착(die attaching) 공정을 설명하기 위해 도시한 단면도이다.
도 5는 다이 접착후, 큐어 오븐(cure oven)에서 파티클 발생 경로를 설명하기 위해 도시한 큐어 오븐(cure oven)의 개략도이다.
도 6 및 도 7은 본 발명에 의한 칩 표면 보호용 테이프의 제거공정을 설명하기 위해 도시한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 칩(chip), 102: 칩 표면 보호수단,
104: 마운팅 테이프, 106: 칩 절단용 블레이드(blade),
108: 파티클(particle), 110: 플란자 핀(plunger pin),
112: 리드프레임의 칩 패드, 114: 칩 접착수단용 에폭시.
116: 콜렛(collet), 118: 히터 블록(eater block)

Claims (6)

  1. 웨이퍼 표면에 칩 표면 보호용 테이프를 부착하는 공정;
    상기 칩 보호용 테이프가 부착된 웨이퍼를 소잉(sawing)하는 공정;
    상기 소잉이 완료된 웨이퍼에서 개별칩을 리드프레임에 장착(mounting)하는 다이 접착(die attaching) 공정;
    상기 접착된 개별칩에서 상기 칩 표면 보호용 테이프를 제거하는 공정; 및
    상기 칩 표면 보호용 테이프가 제거된 개별칩에 와이어 본딩(wire bonding)을 진행하는 공정을 구비하는 것을 특징으로 하는 칩 표면의 파티클 오염 방지를 위한 반도체 패키지 조립방법.
  2. 제1항에 있어서, 상기 다이 접착 공정을 진행한 후에 상기 다이 접착이 완료된 칩을 오븐에서 큐어링하는 공정을 더 진행하는 것을 특징으로 하는 칩 표면의 파티클 오염 방지를 위한 반도체 패키지 조립방법.
  3. 제1항에 있어서, 상기 다이접착이 완료된 칩에서 상기 칩 표면 보호용 테이프를 제거하는 방법은 진공 흡인력을 갖는 콜렛(collet)을 이용하여 콜렛 표면이 상기 칩 표면 보호용 테이프가 접착된 칩의 표면을 전체적으로 접착하거나, 가장자리 일부를 접착하여 제거하는 것을 특징으로 하는 칩 표면의 파티클 오염 방지를 위한 반도체 패키지 조립방법.
  4. 리드프레임의 칩 패드(chip pad);
    상기 리드프레임의 칩 패드 위에 장착된(mounting) 반도체 칩;
    상기 칩 패드와 상기 반도체 칩 사이에서 서로를 접착시키는 접착수단; 및
    상기 반도체 칩 표면에서 파티클 오염을 방지하기 위해 부착된 칩 표면 보호용 수단을 구비하는 것을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서, 상기 칩 표면 보호용 수단은 테이프인 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서, 상기 테이프는 자외선에 의해 경화되는 UV 경화성, 열에 의해 경화되는 열경화성 및 일반접착성 테이프중에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 칩 표면의 파티클 오염 방지를 위한 반도체 패키지 조립방법.
KR10-1999-0010067A 1999-03-24 1999-03-24 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법 KR100486241B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0010067A KR100486241B1 (ko) 1999-03-24 1999-03-24 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0010067A KR100486241B1 (ko) 1999-03-24 1999-03-24 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법

Publications (2)

Publication Number Publication Date
KR20000061185A KR20000061185A (ko) 2000-10-16
KR100486241B1 true KR100486241B1 (ko) 2005-05-03

Family

ID=19577553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0010067A KR100486241B1 (ko) 1999-03-24 1999-03-24 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법

Country Status (1)

Country Link
KR (1) KR100486241B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230100808A (ko) 2021-12-28 2023-07-06 한국성전(주) 보호물질 덮개를 가진 공정용 인쇄회로기판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462755B1 (ko) * 2001-12-11 2004-12-20 동부전자 주식회사 폴리이미드 베이크 오븐
JP5054933B2 (ja) 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100955642B1 (ko) * 2008-05-14 2010-05-06 앰코 테크놀로지 코리아 주식회사 반도체 패키지 몰딩 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230100808A (ko) 2021-12-28 2023-07-06 한국성전(주) 보호물질 덮개를 가진 공정용 인쇄회로기판

Also Published As

Publication number Publication date
KR20000061185A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
KR100609806B1 (ko) 반도체 장치의 제조 방법
KR101729335B1 (ko) 보호 테이프 박리 방법 및 그 장치
US20050260829A1 (en) Manufacturing method of a semiconductor device
JP2000164534A (ja) ウェ―ハの分離装置及び方法
JP2002026039A (ja) 半導体装置の製造方法
KR20030067562A (ko) 반도체 장치의 제조방법
JP2005533376A (ja) ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ
JPH11204551A (ja) 半導体装置の製造方法
JP2003303921A (ja) 半導体装置の製造方法
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
KR100486241B1 (ko) 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
US20070117259A1 (en) Semiconductor component and method of manufacture
US7531432B2 (en) Block-molded semiconductor device singulation methods and systems
US7470601B2 (en) Semiconductor device with semiconductor chip and adhesive film and method for producing the same
KR100688064B1 (ko) 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법
KR20080114036A (ko) 반도체 칩의 개별화 방법
US20050133241A1 (en) Chip orientation and attachment method
JPH0878505A (ja) 半導体チップ分離装置
CN110718484A (zh) 用于分离集成电路封装体的方法
US20050135071A1 (en) Package structure of optical sensitive device and method for packaging optical sensitive device
KR20060081753A (ko) 반도체 패키지 조립 공정의 칩 부착 방법
KR960005682Y1 (ko) 반도체 제조장치
JPH0621219A (ja) 半導体装置の製造方法
US7696008B2 (en) Wafer-level chip packaging process and chip package structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee