JP2005533376A - ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ - Google Patents

ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ Download PDF

Info

Publication number
JP2005533376A
JP2005533376A JP2004521369A JP2004521369A JP2005533376A JP 2005533376 A JP2005533376 A JP 2005533376A JP 2004521369 A JP2004521369 A JP 2004521369A JP 2004521369 A JP2004521369 A JP 2004521369A JP 2005533376 A JP2005533376 A JP 2005533376A
Authority
JP
Japan
Prior art keywords
wafer
water
cut
film
clean
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004521369A
Other languages
English (en)
Inventor
ロバート、キャロル、ルンヨン
チェ、キオング、ホール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keteca Singapore (Pte) Ltd
Original Assignee
Keteca Singapore (Pte) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keteca Singapore (Pte) Ltd filed Critical Keteca Singapore (Pte) Ltd
Publication of JP2005533376A publication Critical patent/JP2005533376A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning In General (AREA)
  • Wire Bonding (AREA)

Abstract

本発明のウエハ上のボンディングパッドを超清浄に保つ方法及びウエハは、ダイの上に超清浄なボンディングパッドを有する切断されたウエハを教示しており、ワイヤボンドの強度を増しそしてパッケージされた半導体ダイのより大きい留まりと改善された信頼性をもたらすものである。ダイシングの準備が出来た清浄なウエハが、除去可能で絶縁性のある水溶性の非イオン性膜で覆われ、清浄な切断を向上させ更に蓄積を減少させる。該保護膜は熱によって硬化され、そしてダイシングソーに使用される冷却水によって剥離されることを防ぐ。しかしながら、ダイシングの後、前記保護膜は高圧の温かい純水を使用してウエハ洗浄装置で剥離できる。前記保護膜の剥離の後、前記電極パッドは、ダイシング前とほとんど同じくらいに清浄である。前記膜は切断されたウエハの使用の準備が出来るまで保護層として使うことが出来る。

Description

本発明は、キャリヤ、リードフレーム、基板（substrate）又は印刷回路板（ＰＣ板）の内部あるいは上面への最終組立工程の前に行う半導体装置の切断や単体化（singulation）に関するものである。
更に詳しく云えば、本発明は切断または単体化工程中にボンディングパッドやバンプを超清浄に保つための方法および手段に関するものである。
従来、薄いダイシングソーブレードを装着したダイシングソーが、ダイシングテープやNITTO(R)テープにマウントされたウエハ上の個々のダイの間にストリート（直線状境界線）やカーフ（切溝）を作るために用いられてきた。NITTO(R)は、ダイシングテープの最大の供給者として知られている。
切断作業は非常に細かいシリコンの粉塵を生じ、この粉塵はダイに付着し、ダイの上のボンディングパッドや電極を覆う。最新式のダイシングソーであっても、切断作業中に冷却水及び洗浄水を使用するので、ウエハ切断後に窪んだボンディングパッドに溜まったシリコン粉塵を除去するために、ウエハ洗浄装置でウエハを洗浄する必要がある。
ウエハの上面及び／又は切断中のカーフでソーブレードに冷却水が噴射される。ウエハの切断や洗浄には純水（D.I. water.）が使用されるが、摩擦によって静電放電（ESD）が生じる。この放電は、最先端の半導体に損傷を与えるに十分な大きさであるのみならず、シリコン粉塵に濡れ不足を生じせしめ、ボンディングパッドにドライスポット汚染を引き起こす。
シリコン粉塵が完全に除去されない限り、ワイヤボンディング及び接着の信頼性問題が生ずる。
シリコン粉塵の微粒子はウエハのブレード上に蓄積されることが知られている。これらの微粒子はブレードローディングを引き起こしてブレードの寿命を縮め、更に動いているブレードが切断を終了する箇所でウエハ底部にチッピングを生じさせる。
半導体製造工場で入手できる純水は、センチメートル当り16ないし18メグオーム程度の導電度を持つものである。もし公知のCO2技術と手順によって社内で処理されると、センチメートル当り最高１メグオームまでの超純水を生成することができ、これによりESDを減少させることができる。この特別な超純水はコストが掛かる。最新式のダイシングソーでは時間当たり５０ガロン使用する。ウエハ洗浄装置は時間当たり3ないし１０ガロンの純水を使用する。ボンディングパッドのダストスポットを減らすために、洗浄サイクル及び冷却水を変えても良い。粉塵を９５％を超えて除去したボンディングパッドを達成し且つ純水の使用をより少なくするためには、洗浄及び冷却水に界面活性湿潤性及び洗浄性のある溶液を加えても良い。
ダイシングソーやウエハ洗浄装置に用いられる高価な超清浄な超純水の必要性を全てではないにせよ大部分とはいえないが殆ど高価格である、の必要性を無くし、また、同時にワイヤボンドの強度を増強するためにボンディングパッドに粉塵の無い面積の割合を増加させるための方法及び手段を提供することが強く望まれている。
本発明の主たる目的は、ほとんど粉塵の無い表面とボンディングパッドを有する半導体ウエハを提供することにある。
本発明の主たる目的は、ウエハやダイのボンディングパッドにシリコン粉塵が蓄積するのを防ぐための新規な方法を提供することにある。
本発明の主たる目的は、全て又は殆ど全ての場合に超純水の必要性を無くし更にCO2処理純水の使用の必要性を無くすことにある。
本発明の主たる目的は、ウエハの底部表面におけるダイチッピングをほとんど除去する方法を提供することにある。
本発明の主たる目的は、切断作業時のウエハのための、水溶性で除去可能な非イオン性保護膜を提供することにある。
本発明の主たる目的は、切断作業時に導電性ボンディングパッド及びウエハを覆う
静電放電保護膜を提供することにある。
本発明の主たる目的は、シリコンウエハのための、除去可能で水溶性の非イオン性膜を提供することにある。
本発明の一般的な目的は、切断作業時における純水の必要性を実質的に除去した方法を提供することにある。
本発明の一般的な目的は、ウエハ洗浄作業時における高純度の純水の必要性をより少なくし、更に、超純水の必要性をほとんど無くした方法を提供することにある。
本発明のこれら及び他の目的によれば、切断の準備ができた清浄なウエハは、除去可能で水溶性の非イオン性膜で覆われる。この膜は、ゲル、ペースト、又は粘稠液の噴射などを紫外線、赤外線あるいは対流の如き熱によって硬化させたものから作られる。この硬化された膜は、ダイシングに用いられる冷水では溶けにくいが、ダイシングの後ウエハ洗浄装置の中で温水及び高圧水を用いることによって除去することができる。この保護膜は、切断されたダイのボンディングパッド凹部へのウエハ粉塵の堆積をほとんど排除する。
図１にはダイシングテープにマウントされる前で且つ個別のダイ１１に切断される前の従来技術による清浄なシリコンウエハ１０の等角投影図が示されている。
初期の段階では、ウエハを個別のダイにダイシングする際には、ダイヤモンドのダイシングブレードを滑らかにし且つ冷却するために純水が使用されていた。該ダイシングブレードは、研削砥石又はカットオフホイールと同じように、熱が蓄積されないように冷却しなければならない。過剰の熱は薄いダイシングブレードやシリコンウエハを破壊する。純水はそのブレードを冷却し、ウエハを清浄に保つのに役立つ。ダイシング作業によって生ずるサブミクロンサイズのシリコン粉塵が微粒子を作る。この微粒子は、非常に湿りにくくウエハ表面、特にキャリアパッケージと内部接続を取るために金又はアルミニュームの細線が接着されるボンディングパッド領域の上に堆積する傾向がある。ごく最近では、ダイは処理中に損傷を受けないように、ウエハ上の回路を保護し絶縁するための薄い保護層で覆われている。
しかしながら、金、銅あるいはアルミニュームのボンディングパッドは保護層を有していない。該ボンディングパッドは裸の露出した金属であり且つ該保護層の表面より低い位置にある。各ボンディングパッドはダイの上の浅い井戸のようなものである。大部分のシリコン粉塵は、ダイシング中及び洗浄作業後にウエハ表面から洗い流される。
しかしながら、ボンディングパッドは、ダイシング中にダイシング冷却水がウエハを流れるのでシリコン粉塵を蓄積する。低くなったボンディングパッドの表面が、冷却水がウエハを流れる時に粉塵を吸着する。より小さなダイを持つより大きなウエハほど、ボンディングパッドを汚染するシリコン粉塵をより多く生ずる。最近、ダイシング作業に、純水の表面張力を減少し且つシリコン粉塵をウエハ表面から除去し易くするために、界面活性剤を使用するようになってきた。
界面活性剤はブレードを冷却しウエハを清浄にするのに多少は成功しているが、ボンディングパッドを洗浄に保つためには十分成功したとはいえない。
該ボンディングパッド上に過剰なシリコン粉塵があると、金、銅あるいはアルミニュームワイヤボンドの結合強度を弱める。汚染されたボンディングパッドは、その装置が結合され、パッツケージされ、そして、ある電子システムに組み込まれた後にその回路に故障を発生させる。清浄なボンディングパッドは半導体の歩留まりを増加し、信頼性を向上させる。
図２は、複数の窪んだボンディングパッド１２を持つ従来技術による単一のダイ１１の拡大平面図を示すものである。このようなダイは、一側面上に100以上のボンディングパッドを持つこともあり、従って、ここに示されているダイ１１は説明のために一例を示したに過ぎない。好ましい実施例によれば、該ダイ１１はリードフレーム（図示せず）に接合され、そして、電極又はパッド１２はワイヤに接合されている。該ワイヤは、前記パッド１２をフィンガーあるいはリードアウトパッド（図示せず）に接続している。
図３は、図２におけるボンディングパッド１２を説明する拡大縦断面図である。
該ボンディングパッド１２は金、アルミニウムあるいは銅のような導電材料の層１３を有し、該層１３は前記ダイ１１の内部や上部で回路（図示されていない。）に接続されている。窪んだボンディングパッド１２は、ウエハ洗浄装置では簡単に除去できないサブミクロンシリコン粉塵のトラップとして作用する。ダイ１１は、該ダイの内部や上部の回路にとって絶縁性及び保護性のあるパッシベーション層１４で覆われることが好ましい。もし、十分な量の静電荷が電極１２に印加されると、ダイ１１上部の回路は破壊されることがある。ウエハ１０の切断及び洗浄作業中に静電放電（ESD）を避けることが重要である。
図４を参照すると、ダイシングテープ１５上にマウントされた従来技術に係わるウエハ１０の複数のダイ１１を示す拡大断面図である。従来技術におけるストリートやカーフ１６が、1インチの１０００分の一（０．０２５４ｍｍ）程度のダイシングテープの中まで延びて、完全に他の部分から一つのダイ１１を分離している。該ダイは、通常1インチの千分の１（ミル）の６ないし２０（０．１５２４〜０．５０８ｍｍ）の厚さで、サイズは一側面が１８ミル（０．４５７２ｍｍ）から約４５０ミル（１１．４３ｍｍ）までと差がある。
図４に示されるように切断され、洗浄されたダイ１１のウエハ１０は、ボンディングのための良品ダイを選択するダイボンダで使用することができ、あるいは、テープキャリヤに良品ダイを搭載するために使用することができる。または、機械（図示せず）への搬出及び搬入に使用されるトレーに搭載するために使用することが出来る。
製造及びアセンブリ作業次第ではあるが、図４に示す切断され、テストされたウエハは、通常は直ちにシステムに組み込まれることは無いので、使用されるまで保護されていなければならない。
図５には、図１及び図４のウエハ１０と同じような、ダイシングされたり切断される前の可撓性ダイシングテープあるいはNITTO(R).テープ１５にマウントされた清浄なウエハ１０の拡大断面図が示されている。該ウエハ１０には保護層又は膜１７が設けられている。該保護膜はフォトレジストスピンナーの中でスプレーあるいは塗布され、それからＵ.V.又はI.Rあるいは対流によって硬化される。
好ましい実施例では該保護膜は、平方インチ当り最高約１４００ポンド迄の高圧下で温水に対して水溶性であるが、ダイシングソーに使用される冷却水の存在下では溶けない。
該非イオン性の膜は、水溶性でU.V.硬化型の保護皮膜から成っている。前記膜１７は絶縁性であり、前記導電性の電極又はパッド１２を覆ってシリコン粉塵及びESDから遮蔽している。
図６を参照すると、図５のウエハが完全に切断され、且つダイシングテープ１５の内部まで切り込まれた後のウエハが示されている。該ダイシングテープ１５には分離されたダイ１１が貼着されて残っている。図６に示すウエハがウエハ洗浄装置で洗浄されると、前記膜１７と全てのシリコン粉塵が、前記ウエハ１０、カーフ１６及びパッド１２から除去される。この清浄なウエハは、キャリアー等での更なる処理あるいはワイヤボンディングの前のダイボンディング等に対する準備が出来たことになる。
図７を参照すると、図５に示されているタイプのウエハ１０が、カーフあるいはストリートが前記ダイシングテープ１５の中までは至らない程度に切削加工あるいは切断された後の拡大断面図が示されている。前記カーフ１８の深さは、該カーフ１８の底部に亀裂や割れが生じないように選択される。次の工程に進む前にこのウエハは、全ての粉塵と汚染物を除去するためにウエハ洗浄装置で洗浄されが、この工程で保護層１７を部分的にあるいは全てを除去する必要はない。
図８を参照すると、図７に示されているウエハが洗浄された後、もし第１の膜１７が存在していればこの上に、あるいは前記ウエハのダイ11の上に、第２の除去可能で水溶性の膜１９が被着された状態のウエハの拡大断面立面図を示すものである。NITTO DENKＯ（Ｒ）CORPから入手できるバックグラインディングテープ２１が第2の膜１９の上面に貼着される。これにより、外側にNITTO(R)テープ１５及び２１を有する硬い又は堅牢なサンドイッチができる。
図９を参照すると、テープ１５が除去されダイ１１（ウエハ１０）の底部が研磨されあるいはエッチングされた後の図８に示されているウエハの拡大断面図を示すものである。バックグラインディング及びプラズマエッチマシン(図示せず)は市販されている。ダイ１１の底面端部２２には、回路や小さなダイの精密なサイズに影響を及ぼし得る欠けや割れはない。
もしダイ１１が、バンプ付のフリップチップやボールグリッドアレイ（BGA）のようにフェースダウンにマウントされるなら、ダイを積み重ねるために完全無欠な底部表面であることが望まれる。図９のウエハは、全てのグラインディング及び/又はエッチング塵埃を除去するために洗浄されるが、膜１９及び/又は膜１７は除去せずに残しダイ１１を適正な間隔に維持している。
図１０を参照すると、分離されたダイのアレイの底面に第2のダイシングテープ２３が貼着された後の図９におけるダイ11のサンドイッチを示すものである。
図１１を参照すると、バックグラインディングテープ２１を除去した後の図１０におけるダイ11のサンドイッチを示すものである。該バックグライディングテープ２１が除去されることにより、水溶性の膜１９及び／又は１７は、保護電極１２を傷つけないようにウエハ洗浄装置の中で純水又は超純水を用いて除去することが出来る。
いくつかのダイは高純度の水道水で清浄及び洗浄されることも考えられるが、これはウエハによっても異なり、現在の処理工程を変更する価値は無い。と言うのは、ダイシングソーで大量の純水の使用が既に節約されているからである。図１１は使用の準備ができたダイシングテープ２３上のダイのアレイを示すものである。
図１２について説明すると、７つのブロックと工程２９−３１の具体的な例を示すブロックダイアグラムである。これらの工程は図５及び6図に示される保護されたウエハを製造するために使用される。いくつかの工程は異なる順序で実施してもよい。この工程は特定の例を示しており、ウエハ処理技術分野の当業者によって変更しうるものである。
工程２４から３０は、自明であるので、更なる説明は必要ないと思われる。しかしながら、工程２８は前記ウエハを切断する際に冷却水を必要とする。超純水は要求されないことが理解できるであろう。更に、市販の純水は要求されない。従って、清浄な濾過された冷却水を供給することに充分熟練している者にとっては、一時間一切断当たり５０ガロンの純水を節約できる。とにかくこの方法により、高純度シリコンの塵埃のないボンディングパッド１２を形成出来るようになった。これは今まで出来なかったことである。
もし製造業者が、清浄な濾過された水道水を供給することに充分熟練していれば切断時の冷却水として使うことは出来るが、洗浄装置の最後の洗浄水は、超純水であることが必要である。
図１３を参照すると、１５のブロックと他の具体例を示したブロックダイアグラムである。該具体例のブロック３２から４６の工程は、順序を変えても良い。この方法は、前記ダイ１１に完璧な底端部２２を実現するために、バックグライディングテープ２１を使用する際に二つの保護膜１７及び１９並びに二つのダイシングテープ１５及び２３が用いられる点において前述の方法と異なる。
図１３のブロック３６に示す方法によれば、図１２のブロック２８と同様に、超純水又は純水の節約が出来る。しかし、ブロック３７では、もし、最終の洗浄工程４５まで保護フイルム１７が電極又はパッド１２から除去されなければ、純水を使う必要が無い。
ブロック３２から３５で述べた工程は自明であるので、明細書中で更なる説明は要しないと思われる。
要約すると、パッド１２（又は電極）が形成された清浄な上面を有する従来技術のウエハ１０が、ダイシングの前に保護被膜１７によって覆われ、切断されたダイが使用される準備が出来るまで、パッド１２を清浄に保っている。このように、膜又は保護被膜１７は、使用の準備が出来るまでウエハ１０の上に残され、搬送及びハンドリング中の保護被膜としての役目をする。
ウエハやダイの多くの製造業者は、完全なウエハをアセンブリー請負業者に供給し、そこでダイをキャリア、キャリアテープ、ワッフルトレイ又は他の形態のキャリアに載置したり、あるいはダイシングテープから直接ダイを選び取る。このように本発明はボンドパッドの清浄度を増加せしめるだけでなく、処理中の純水のコストを低減せしめる。更にウエハ及びダイに対して使用の準備ができるまで付加的な保護の役目を果たす。
好ましい方法やその使用に関する変形例について説明してきたが、超清浄ダイパッド及びチップフリーの保護されたダイを提供するために、当業者であれば特許請求の範囲の本発明から逸脱することなく工程の順序を変更することが出来る。テストの前後、保護被膜がある場合及び無い場合もボンディングパッド１２上のシリコン塵埃残留物は殆ど１００％残存していない。
図１は、ダイシングテープにマウントされる前で且つ個別のダイに切断される前の、従来技術に係わる清浄なシリコンウエハの等角投影図を示すものである。 図２は、ウエハから切断あるいは角切りされた後の従来技術による単一のダイの拡大平面図で、複数のボンディングパッドを示すものである。 図３は、図２のボンディングパッドを線３−３に沿って切った拡大断面図を示すものである。 図４は、ウエハの全厚みを経てダイシングテープの中まで切り込まれ、ダイは粘着性のあるダイシングテープ上にマウントされている、従来技術に係わるウエハの複数のダイを示す拡大断面図である。 図５は、本発明に係るウエハに切断作業が行われる前に形成された除去可能な保護被膜を示す図４に類似した拡大断面図である。 図６は、図５のウエハが切断された後で、しかし、前記保護被膜は除去される前の該ウエハの拡大断面図を示すものである。 図７は、図５に示されるタイプの他のウエハの拡大断面図を示すものであるが、底面の割れや欠けを避けるために切断はウエハを貫通していない。 図８は、図７に示されているウエハが、洗浄によって切断の残渣が除去された後で且つ該ウエハの上面に第２の除去可能な水溶性の膜とバックグラインディングテープが加えられた後の拡大断面図を示すものである。 図９は、図８に示されているウエハの、ダイシングテープ及び該ウエハの底部の一部分が除去された後の拡大断面図を示すものである。 図１０は、図９に示されているウエハが洗浄され、乾燥されそして該ウエハの底部に第２のダイシングテープが貼られた後の拡大断面図を示すものである。 図１１は、図１０に示されているウエハのバックグライディングテープ及び第２の保護膜を除去した後の拡大断面図を示すものである。 図１２は、図６に示される保護されたウエハを製造するために使用される具体的な工程の一例を示すブロックダイアグラムである。ここではウエハは、図４に示されるウエハを作るために洗浄され、乾燥される。 図１３は、図５及び図７から図１１に示されるウエハを用いて図４に示されるウエハを作るために使用される具体的な工程の一例を示すブロックダイアグラムである。

Claims (11)

  1. ダイシングテープにマウントされた、切断される清浄なウエハを準備する工程と、
    切断される前記ウエハの表面に中性に硬化した水溶性膜を付着する工程と、
    前記水溶性の膜及び前記ウエハを貫いて前記ダイシングテープの中まで部分的に切断する工程と
    前記水溶性膜を除去することなく、前記ウエハを切断中、清浄な冷水で該ウエハを冷却する工程と、
    前記ウエハを高圧の清浄な脱イオン温水を用いて、個々の切断されたダイの表面及び前記ウエハの切断されたカーフから前記中性の硬化した水溶性膜を除去するためにウエハ洗浄装置で洗浄する工程、及び
    前記ダイシングテープにマウントされた前記ウエハから個々のダイを取外す前に前記ウエハを乾燥させる工程とを含む、単体化又はダイシング工程中にシリコンウエハ塵埃及び汚染からウエハボンディングパッドを保護する方法。
  2. 前記清浄な冷水は、もし中性の硬化した水溶性膜によって保護されていなければ、通常は前記ダイの露出したボンディングパッドと反応する非脱イオン水を含むことを特徴とする請求項１に記載の方法。
  3. 前記中性の硬化した水溶性膜を付着する工程は、前記ウエハの上面に粘性のある液体を均一に付着させる工程と前記膜を硬化及び乾燥させる工程とを有することを特徴とする請求項１に記載の方法。
  4. 前記膜を硬化及び乾燥させる工程は、該膜を紫外線（Ｕ.Ｖ.）又は赤外線（Ｉ.Ｒ.）で感光させる工程を含むことを特徴とする請求項３に記載の方法。
  5. 前記ウエハの表面に膜を付着する工程は、粘性のゲル、ペースト又は液体を付着する工程を含むことを特徴とする請求項１に記載の方法。
  6. ダイに切断されるべき清浄なウエハを第１のダイシングテープ上にマウントする工程と、
    中性で硬化性のある水溶性の第１の膜を切断される前記ウエハの上面に付着させる工程と、
    冷水中で溶けるのを避けるために前記水溶性の膜を硬化させる工程と、
    前記水溶性の膜を貫いて前記ウエハの中まで部分的に切断する工程と、
    前記ウエハの塵埃及び前記水溶性の膜を除去するために、前記切断されたウエハをウエハ洗浄装置で洗浄する工程と、
    前記洗浄され切断されたウエハを乾燥する工程と、
    中性で硬化性のある水溶性の第２の膜を前記ウエハの上面及び前記ウエハのカーフの中に付着させる工程と、
    前記中性で硬化性のある水溶性の第２の膜を硬化させ、乾燥する工程と、
    前記第２の膜の上部にバックグラインディングテープを付着する工程と、
    前記部分的に切断されたウエハの底部から前記ダイシングテープを取り除く工程と、
    前記ウエハを極めて清浄な端部を有する個々のダイに分離するために前記ウエハの前記底部の一部分を除去する工程と、
    ウエハ塵埃を除去するために、前記切断されたウエハをウエハ洗浄装置中で洗浄する工程と、
    前記洗浄され、切断されたウエハを乾燥する工程と、
    前記洗浄され切断されたドライウエハを第２のダイシングテープにマウントする工程と、
    バリや欠けの無い端部を持つ個々のダイを提供するために、前記ウエハから前記バックグラインディングテープ及び前記中性で硬化性のある水溶性の一つ又は複数の膜を除去する工程を含むことを特徴とする、切断作業によってウエハから分離する際に、ウエハボンディングパッドをシリコンウエハ塵埃及び汚染から保護する方法。
  7. 前記ウエハの底部の一部分を除去する工程は、エッチング又はバックグラインディング工程を含むことを特徴とする請求項６に記載の方法。
  8. 前記ウエハの底部の一部分を除去した後に前記洗浄され、切断されたウエハを洗浄する工程は、前記水溶性の一つ又は複数の膜を除去しないように、清浄な冷水で洗浄する工程を含むことを特徴とする請求項６に記載の方法。
  9. 前記ウエハから、前記中性で硬化性のある水溶性の一つ又は複数の膜を除去する工程は、全ての溶解性の膜及びそこに付着した汚染物を除去するために、前記ウエハを高圧の純水を用いてウエハ洗浄装置で洗浄する工程を含むことを特徴とする請求項６記載の方法。
  10. 前記水溶性の膜を貫いて前記ウエハの中まで部分的に切断する工程は、
    ダイシングソーの刃及び切断されるウエハへ清浄な中性の冷却水の細流をかける工程を更に含むことを特徴とする請求項６に記載の方法。
  11. 前記清浄な中性の冷却水は清浄な濾過された水道水を含むことを特徴とする請求項１０記載の方法。
JP2004521369A 2002-07-12 2003-07-09 ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ Pending JP2005533376A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/193,842 US6582983B1 (en) 2002-07-12 2002-07-12 Method and wafer for maintaining ultra clean bonding pads on a wafer
PCT/SG2003/000161 WO2004008528A1 (en) 2002-07-12 2003-07-09 Method and wafer for maintaining ultra clean bonding pads on a wafer

Publications (1)

Publication Number Publication Date
JP2005533376A true JP2005533376A (ja) 2005-11-04

Family

ID=22715237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004521369A Pending JP2005533376A (ja) 2002-07-12 2003-07-09 ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ

Country Status (8)

Country Link
US (1) US6582983B1 (ja)
EP (1) EP1522099A4 (ja)
JP (1) JP2005533376A (ja)
CN (1) CN1296988C (ja)
AU (1) AU2003253566A1 (ja)
MY (1) MY138777A (ja)
RU (1) RU2004139016A (ja)
WO (1) WO2004008528A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004598A (ja) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd ダイシング装置，ダイシング方法，半導体装置，及び半導体装置の製造方法
JP2011014652A (ja) * 2009-06-30 2011-01-20 Panasonic Electric Works Co Ltd 機能性デバイスの製造方法および、それにより製造された機能性デバイスを用いた半導体装置の製造方法
JP2013084794A (ja) * 2011-10-11 2013-05-09 Tdk Corp チップ部品支持装置及びその製造方法
JP2016115800A (ja) * 2014-12-15 2016-06-23 株式会社ディスコ ウエーハの加工方法
JP2016136559A (ja) * 2015-01-23 2016-07-28 株式会社ディスコ 被加工物の切削方法
JP2016136558A (ja) * 2015-01-23 2016-07-28 株式会社ディスコ 被加工物の切削方法
CN107680834A (zh) * 2017-09-25 2018-02-09 中国振华集团云科电子有限公司 一种芯片电容的优化切割工艺及芯片电容
JPWO2016189986A1 (ja) * 2015-05-25 2018-03-15 リンテック株式会社 半導体装置の製造方法

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4260405B2 (ja) * 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
CN1287435C (zh) * 2002-06-27 2006-11-29 松下电器产业株式会社 半导体装置及其制造方法
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US20050064679A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US6861336B1 (en) * 2003-11-30 2005-03-01 Union Semiconductor Technology Corporation Die thinning methods
US7244665B2 (en) 2004-04-29 2007-07-17 Micron Technology, Inc. Wafer edge ring structures and methods of formation
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
CN100440444C (zh) * 2004-07-22 2008-12-03 株式会社瑞萨科技 半导体器件的制造方法
US20060046433A1 (en) * 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
CN100364060C (zh) * 2005-03-17 2008-01-23 郑明德 半导体元件的清洗方法
JP2006272505A (ja) * 2005-03-29 2006-10-12 Nitto Denko Corp 保護テープ切断方法およびこれを用いた装置
JP4728033B2 (ja) * 2005-04-19 2011-07-20 株式会社ディスコ 半導体ウエーハの加工方法
US20070072338A1 (en) * 2005-09-26 2007-03-29 Advanced Chip Engineering Technology Inc. Method for separating package of WLP
JP4851795B2 (ja) * 2006-01-13 2012-01-11 株式会社ディスコ ウエーハの分割装置
EP1884981A1 (en) * 2006-08-03 2008-02-06 STMicroelectronics Ltd (Malta) Removable wafer expander for die bonding equipment.
SG147330A1 (en) 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
CN101359639B (zh) * 2007-07-31 2012-05-16 欣兴电子股份有限公司 埋入半导体芯片的电路板结构及其制法
US7923298B2 (en) 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
ITRM20080610A1 (it) 2008-11-13 2010-05-14 Aptina Imaging Corp Procedimento per passivazione in umido di piazzole di unione per protezione contro un trattamento successivo basato su tmah.
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
TWI540644B (zh) 2011-07-01 2016-07-01 漢高智慧財產控股公司 斥性材料於半導體總成中保護製造區域之用途
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
CN102931105A (zh) * 2011-08-10 2013-02-13 飞思卡尔半导体公司 半导体器件管芯键合
WO2013036230A1 (en) * 2011-09-08 2013-03-14 Intel Corporation Patterned adhesive tape for backgrinding processes
CN103918083A (zh) 2011-10-01 2014-07-09 英特尔公司 非平面晶体管的源极/漏极触点
US8629043B2 (en) * 2011-11-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for de-bonding carriers
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8940619B2 (en) * 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9620379B2 (en) 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9199840B2 (en) 2013-11-01 2015-12-01 Freescale Semiconductor, Inc. Sensor protective coating
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
CN104925742B (zh) * 2014-03-20 2016-09-07 中芯国际集成电路制造(上海)有限公司 Mems半导体器件的形成方法
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
JP6503286B2 (ja) * 2015-12-24 2019-04-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
CN106290296B (zh) * 2016-07-27 2020-11-27 深圳大学 一种基于金属点阵的sers基底及其制备方法和利用该基底进行拉曼检测的方法
US10276440B2 (en) 2017-01-19 2019-04-30 Honeywell International Inc. Removable temporary protective layers for use in semiconductor manufacturing
JP6837859B2 (ja) * 2017-02-14 2021-03-03 株式会社ディスコ ウエーハの加工方法
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP6524564B2 (ja) * 2017-06-28 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および基板加熱装置
CN107894435B (zh) * 2017-11-20 2021-11-12 广东工业大学 一种pcb半孔切片的制作方法
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
CN110459506A (zh) * 2018-05-08 2019-11-15 山东浪潮华光光电子股份有限公司 一种改善led芯片切割污染的方法
CN110867501B (zh) * 2018-08-28 2020-11-27 山东浪潮华光光电子股份有限公司 一种GaAs基发光二极管芯片的切割方法
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
CN111521623B (zh) * 2020-04-28 2023-04-07 广西大学 一种提高粉末样品透射电镜原位加热芯片制样成功率的方法
CN114823357A (zh) * 2021-01-29 2022-07-29 中芯集成电路（宁波）有限公司上海分公司 晶圆级封装方法以及封装结构
KR20220144991A (ko) * 2021-04-21 2022-10-28 주식회사 제우스 기판처리장치 및 기판처리방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242426A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体素子の製造方法
JPH11345793A (ja) * 1998-03-30 1999-12-14 Mitsui Chem Inc 半導体ウエハの裏面研削方法
JP2001102330A (ja) * 1999-10-01 2001-04-13 Matsushita Electronics Industry Corp 基板の製造方法
JP2001148475A (ja) * 1999-09-08 2001-05-29 Sharp Corp 二次元画像検出器の製造方法および二次元画像検出器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3037250A1 (de) * 1980-10-02 1982-04-29 Joachim 7440 Nürtingen Dudzik Selbstklebeetikett
DE4123900A1 (de) * 1991-07-18 1993-01-21 Siemens Ag Schutzschicht fuer wafer
US5362681A (en) * 1992-07-22 1994-11-08 Anaglog Devices, Inc. Method for separating circuit dies from a wafer
US5516728A (en) * 1994-03-31 1996-05-14 At&T Corp. Process for fabircating an integrated circuit
US5832585A (en) * 1996-08-13 1998-11-10 National Semiconductor Corporation Method of separating micro-devices formed on a substrate
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
US6465329B1 (en) * 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US20020064931A1 (en) * 2000-07-03 2002-05-30 E. C. Ong Method and apparatus for applying a protective over-coating to a ball-grid-array (BGA) structure
JP2002110856A (ja) * 2000-10-03 2002-04-12 Sony Corp 半導体装置の製造方法
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242426A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体素子の製造方法
JPH11345793A (ja) * 1998-03-30 1999-12-14 Mitsui Chem Inc 半導体ウエハの裏面研削方法
JP2001148475A (ja) * 1999-09-08 2001-05-29 Sharp Corp 二次元画像検出器の製造方法および二次元画像検出器
JP2001102330A (ja) * 1999-10-01 2001-04-13 Matsushita Electronics Industry Corp 基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004598A (ja) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd ダイシング装置，ダイシング方法，半導体装置，及び半導体装置の製造方法
JP2011014652A (ja) * 2009-06-30 2011-01-20 Panasonic Electric Works Co Ltd 機能性デバイスの製造方法および、それにより製造された機能性デバイスを用いた半導体装置の製造方法
JP2013084794A (ja) * 2011-10-11 2013-05-09 Tdk Corp チップ部品支持装置及びその製造方法
JP2016115800A (ja) * 2014-12-15 2016-06-23 株式会社ディスコ ウエーハの加工方法
JP2016136559A (ja) * 2015-01-23 2016-07-28 株式会社ディスコ 被加工物の切削方法
JP2016136558A (ja) * 2015-01-23 2016-07-28 株式会社ディスコ 被加工物の切削方法
JPWO2016189986A1 (ja) * 2015-05-25 2018-03-15 リンテック株式会社 半導体装置の製造方法
CN107680834A (zh) * 2017-09-25 2018-02-09 中国振华集团云科电子有限公司 一种芯片电容的优化切割工艺及芯片电容

Also Published As

Publication number Publication date
MY138777A (en) 2009-07-31
RU2004139016A (ru) 2005-07-27
EP1522099A4 (en) 2010-09-15
CN1296988C (zh) 2007-01-24
EP1522099A1 (en) 2005-04-13
AU2003253566A1 (en) 2004-02-02
CN1650420A (zh) 2005-08-03
US6582983B1 (en) 2003-06-24
WO2004008528A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
JP2005533376A (ja) ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ
US12068278B2 (en) Processed stacked dies
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
KR100383206B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP4848153B2 (ja) 半導体装置の製造方法
US6974726B2 (en) Silicon wafer with soluble protective coating
KR19990012898A (ko) 웨이퍼의 분할방법 및 반도체장치의 제조방법
JP2007266557A (ja) 半導体装置の製造方法
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JPH07111254A (ja) 半導体装置の製造方法
JP4040819B2 (ja) ウェーハの分割方法及び半導体装置の製造方法
US7518240B2 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
JPH09213662A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP2007180252A (ja) 半導体装置の製造方法
KR100730621B1 (ko) 웨이퍼상의 본딩 패드를 초청정 상태로 유지하는 방법
US11024542B2 (en) Manufacturing method of device chip
US7071032B2 (en) Material to improve image sensor yield during wafer sawing
US20060289966A1 (en) Silicon wafer with non-soluble protective coating
KR100486241B1 (ko) 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법
US6759276B1 (en) Material to improve CMOS image sensor yield during wafer sawing
JP2002231659A (ja) 半導体装置の製造方法
JP2003179006A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP3964515B2 (ja) 半導体装置の切断分離方法
JP2003229381A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090527

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100624

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110401