CN1287435C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1287435C
CN1287435C CNB031491936A CN03149193A CN1287435C CN 1287435 C CN1287435 C CN 1287435C CN B031491936 A CNB031491936 A CN B031491936A CN 03149193 A CN03149193 A CN 03149193A CN 1287435 C CN1287435 C CN 1287435C
Authority
CN
China
Prior art keywords
technology
wafer
coated film
semiconductor device
buffering coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031491936A
Other languages
English (en)
Other versions
CN1471147A (zh
Inventor
濑尾晓
松田隆幸
南出隆广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1471147A publication Critical patent/CN1471147A/zh
Application granted granted Critical
Publication of CN1287435C publication Critical patent/CN1287435C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Abstract

一种半导体装置的制造方法，在由半导体元件、多层布线层、接合凸垫(204)、钝化膜(206)等形成的晶片(202)上涂敷缓冲涂敷膜(208)之后，通过曝光、显影，对缓冲涂敷膜(208)图形化，将缓冲涂敷膜(208)中位于接合凸垫(204)、划线区域(210)上的部分、以及位于外周区域(218)上的部分除去，形成开口部(208a)。然后，在晶片(202)的表面上通过粘接糊(220)粘贴表面保护带(212)的状态下，采用研磨液对晶片的背面进行研磨。在外周区域(218)中包含划线区域(210)的开口部(208a)采用粘接糊(220)堵塞，不使研磨液侵入。从而可以防止在晶片的背面研磨工艺中所产生的研磨屑从晶片的周边部侵入。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种具有在钝化膜上形成的缓冲涂敷膜的半导体装置及其制造方法。
背景技术
图20(a)～图21(b)表示在图22所示的XX-XX线剖面中，现有技术的半导体装置的制造工艺的剖面图。另外，图22表示图21(b)所示工艺中晶片的外周区域、将一部分沿XXII-XXII线剖切后的平面图。
首先，在图20(a)所示的工艺中，在形成了晶体管等半导体元件(图中未画出)和其上方的多层布线层(图中未画出)的晶片302上，例如采用溅射法堆积由铝合金膜构成的导电膜之后，通过采用光刻法以及干蚀刻法对导电膜图形化，形成接合凸垫304。接合凸垫304，通过布线、插头(plug)与下方半导体元件连接。然后，覆盖该接合凸垫304，在晶片302上采用CVD(Chemical Vaper Deposition)法堆积由氮化硅膜构成的钝化膜306之后，采用光刻以及干蚀刻法，在划线区域310以及接合凸垫304上的钝化膜306上形成规定形状的开口部306a以及306b。
然后，在图20(b)所示的工艺中，在基板上采用旋转涂敷法形成由感光剂构成的厚度为6μm左右的缓冲涂敷膜308之后，采用光刻法，将缓冲涂敷膜308中位于接合凸垫304以及划线区域310上的部分除去，形成开口部308a。其结果，缓冲涂敷膜308在钝化膜306中接合凸垫304的内侧区域(晶体管形成区域)上形成。
然后，如图21(a)所示工艺中，在形成了缓冲涂敷膜308的晶片上，利用粘附在表面保护带312的背面上的粘接糊320粘接表面保护带312。该粘接糊320的厚度为15μm。
然后，在图21(b)所示的工艺中，以表面保护带312作为保护膜研磨晶片302的背面，使晶片到达规定厚度。进行该研磨时，采用将研磨剂分散到液体中的研磨液进行研磨，所产生的切削粉屑和研磨液一起被排出。
然后，除去表面保护带312之后，划断晶片302的划线区域310，以各芯片为单位分离晶片后，组装半导体装置。
但是，在上述那样的现有技术的半导体装置的制造方法中，研磨液在包含在背面研磨工艺中所产生的切削粉屑的状态下，会粘附在晶片外周区域的接合凸垫表面上，存在降低半导体装置组装的成品率的问题。本发明人，根据各种探讨的结果，通过以下那样的作用，制止了半导体装置成品率的降低。
如图21(b)所示，在设置在缓冲涂敷膜308上的开口部308a区域中在晶片302和粘接糊320之间存在间隙。因此，如图22所示，包含在背面研磨工艺中产生的切削粉屑的液体，从晶片302的周边部的箭头所示浸入方向316沿开口部308a的间隙向晶片302的中央部浸入，粘附在接合凸垫304的表面上。
发明内容
本发明的目的在于提供一种可以防止在背面研磨工艺中采用的研磨液从晶片的周边部侵入而引起的接合凸垫的污染，提高了接合凸垫的可靠性的半导体装置及其制造方法。
本发明的半导体装置的制造方法，是在；在形成了半导体元件、布线层的晶片上方形成接合凸垫、钝化膜、缓冲涂敷膜之后，采用粘接用部件在晶片上粘接表面保护带，对晶片的背面进行研磨的方法中，构成防止从包含晶片的划线的缓冲涂敷膜的开口部使研磨液侵入到内部的机构。
作为其具体的方法，有以下的方法。
通过将缓冲涂敷膜的开口部延伸到晶片的外周区域，采用粘接用部件，将晶片的外周区域中包含划线的缓冲涂敷膜的开口部堵塞，可以阻止在背面研磨工艺中研磨液侵入到内部。
通过将缓冲涂敷膜中位于晶片的外周区域的部分减薄的方法，也可以将晶片的外周区域中包含划线的缓冲涂敷膜的开口部堵塞，或者基本上堵塞，可以阻止在背面研磨工艺中研磨液侵入到内部。
作为粘接用部件通过采用厚度大的粘接糊，也可以将晶片的外周区域中包含划线的缓冲涂敷膜的开口部堵塞，或者基本上堵塞，可以阻止在背面研磨工艺中研磨液侵入到内部。
作为研磨液通过采用粘度大的液体，可以阻止在背面研磨工艺中研磨液侵入到内部。
通过在缓冲涂敷膜上使芯片区域之间连接的连接部留下形成开口部的结构或者方法，也可以将晶片的外周区域中包含划线的缓冲涂敷膜的开口部在中途堵塞，可以阻止在背面研磨工艺中研磨液侵入到内部。
附图说明
图1(a)、(b)表示图3所示I-I线剖面中的、第1实施例的半导体装置的制造工艺的前半部分的剖面图。
图2(a)、(b)表示图3所示I-I线剖面中的、第1实施例的半导体装置的制造工艺的后半部分的剖面图。
图3表示图2(b)所示工艺中晶片的外周区域、将一部分在III-III线上剖切的平面图。
图4(a)、(b)表示图6所示IV-IV线剖面中的、第2实施例的半导体装置的制造工艺的前半部分的剖面图。
图5(a)、(b)表示图6所示IV-IV线剖面中的、第2实施例的半导体装置的制造工艺的后半部分的剖面图。
图6表示图5(b)所示工艺中晶片的外周区域、将一部分在VI-VI线上剖切的平面图。
图7(a)、(b)表示图9所示VII-VII线剖面中的、第3实施例的半导体装置的制造工艺的前半部分的剖面图。
图8(a)、(b)表示图9所示VII-VII线剖面中的、第3实施例的半导体装置的制造工艺的后半部分的剖面图。
图9表示图8(b)所示工艺中晶片的外周区域、将一部分在IX-XI线上剖切的平面图。
图10(a)、(b)表示图12所示X-X线剖面中的、第4实施例的半导体装置的制造工艺的前半部分的剖面图。
图11(a)、(b)表示图12所示X-X线剖面中的、第4实施例的半导体装置的制造工艺的后半部分的剖面图。
图12表示图11(b)所示工艺中晶片的外周区域、将一部分在XII-XII线上剖切的平面图。
图13(a)、(b)表示图15所示XIII-XIII线剖面中的、第5实施例的半导体装置的制造工艺的前半部分的剖面图。
图14(a)、(b)表示图15所示XIII-XIII线剖面中的、第5实施例的半导体装置的制造工艺的后半部分的剖面图。
图15表示图14(b)所示工艺中晶片的外周区域、将一部分在XV-XV线上剖切的平面图。
图16(a)、(b)表示图18所示XVI-XVI线剖面中的、第6实施例的半导体装置的制造工艺的前半部分的剖面图。
图17(a)、(b)表示图18所示XVI-XVI线剖面中的、第6实施例的半导体装置的制造工艺的后半部分的剖面图。
图18表示图17(b)所示工艺中晶片的外周区域、将一部分在XVIII-XVIII线上剖切的平面图。
图19(a)、(b)表示将缓冲涂敷膜的位于外周区域上的部分除去的、有关第1、第2具体例的方法的立体图。
图20(a)、(b)表示图22所示XX-XX线剖面中的、现有技术的半导体装置的制造工艺的前半部分的剖面图。
图21(a)、(b)表示图22所示XX-XX线剖面中的、现有技术的半导体装置的制造工艺的后半部分的剖面图。
图22表示图21(b)所示工艺中晶片的外周区域、将一部分在XXII-XXII线中剖切的平面图。
其中：202—晶片、204—接合凸垫、206—钝化膜、206a—开口部、206b—开口部、208—缓冲涂敷膜、208a—开口部、208b—薄层部、208c—连接部、210—划线区域、212—表面保护带、214—研磨液、216—液体浸入方向、218—外周区域、220—粘接糊、221—粘接糊。
具体实施式
(第1实施例)
图1(a)～图2(b)表示图3所示I-I线剖面中的、第1实施例的半导体装置的制造工艺的剖面图。另外，图3表示图2(b)所示工艺中晶片的外周区域、将一部分在III-III线中剖切的平面图。
首先，在图1(a)所示的工艺中，在形成了晶体管等半导体元件(图中未画出)和其上方的多层布线层(图中未画出)的晶片202(半导体基板)上，例如采用溅射法堆积由铝合金膜构成的导电膜之后，通过采用光刻法以及干蚀刻法对导电膜图形化，形成接合凸垫204。接合凸垫204，通过布线、插头等与下方半导体元件连接。然后，覆盖该接合凸垫204，在晶片202上采用CVD(Chemical Vaper Deposition)法堆积由氮化硅膜构成的钝化膜206之后，采用光刻法以及干蚀刻法，在钝化膜206上形成包含位于晶片的划线区域上方的区域的开口部206a、和包含位于接合凸垫204的一部分上方的区域的开口部206b。
然后，在图1(b)所示的工艺中，在基板的整个面上采用旋转涂敷法形成由正型感光剂的聚苯并唑(PBO)构成的厚度为6μm左右的缓冲涂敷膜208之后，采用光刻法，将缓冲涂敷膜208中位于接合凸垫204以及划线区域210上的各部分除去，形成开口部208a。并且在缓冲涂敷膜208中，如图3所示，位于从晶片202的端到3mm的外周区域218上的部分也被除去。其结果，缓冲涂敷膜208在外周区域218上完全不存在，并且在钝化膜206中接合凸垫204的内侧区域(晶体管形成区域)上形成。对于将位于该外周区域218上的部分除去的时刻以及除去方法，由于有各种变化，将在后面详细说明。
然后，在如图2(a)所示工艺中，在形成了缓冲涂敷膜208的晶片上，利用粘附在表面保护带212的背面上的粘接糊220粘接表面保护带212。该粘接糊220的厚度为15μm。
然后，在图2(b)所示的工艺中，以表面保护带212作为保护膜研磨晶片202的背面，使晶片到达规定厚度。进行该研磨时，采用将研磨剂分散到液体中的研磨液进行研磨，所产生的切削粉屑和研磨液一起被排出。
然后，除去表面保护带212之后，划断晶片202的划线区域210，按各芯片分离晶片后，组装半导体装置。
依据该第1实施例的半导体装置的制造方法，通过将缓冲涂敷膜208中位于外周区域218上的部分除去，如图3所示，在外周区域218上，可以通过粘接糊220将表面保护带212无间隙粘接在钝化膜206和划线区域210上。因此，可以防止在图2(b)所示工艺(背面研磨工艺)中使用的研磨液利用毛细管现象浸入到缓冲涂敷膜208的开口部208a(划线区域210)中。因此，可以防止由于在晶片202的接合凸垫204上使包含切削粉屑的研磨液接触引起污染的情况。
—外周区域的除去方法的第1具体例—
图19(a)表示采用水银灯将缓冲涂敷膜208的位于外周区域218上的部分除去的、有关第1具体例的方法的立体图。如图19(a)所示，在晶片台上安装晶片，一边使晶片转动，一边用光照射(曝光)缓冲涂敷膜208的位于外周区域218上的部分。该曝光的时刻，有以下变化。
当采用正型感光剂形成缓冲涂敷膜208时，可以有以下流程。
在第1流程中，涂敷感光剂，进行涂敷后烘烤，然后为形成开口部208a进行图形化曝光。然后，在对图19(a)所示的外周区域曝光后，进行曝光后烘烤，然后，进行显影后烘烤。
在第2流程中，涂敷感光剂，进行涂敷后烘烤，然后对图19(a)所示的外周区域曝光。然后，为形成开口部208a进行图形化曝光后，进行曝光后烘烤，然后，进行显影后烘烤。
一般讲，第1、第2流程中优选第2流程。其理由是，在曝光和曝光后烘烤之间的时间间隔虽然优选尽可能短，与外周区域相比由于内部区域更加重要，内部区域的曝光优选尽可能在要进行曝光后烘烤之前马上进行。
—外周区域的除去方法的第2具体例—
图19(b)表示采用稀释剂将缓冲涂敷膜208的位于外周区域218上的部分除去的、有关第2具体例的方法的立体图。如图19(b)所示，在晶片台上安装晶片，一边使晶片转动，一边向缓冲涂敷膜208的位于外周区域218上的部分滴下稀释剂。只要是在涂敷感光剂，进行涂敷后烘烤之后，滴下稀释剂的时刻可以是任意时刻。
—外周区域的除去方法的其它例—
采用感光剂以外的材料形成缓冲涂敷膜208在技术上也是可能的。这时，如图19(b)所示，只要将该材料的蚀刻剂在晶片上作用即可。
另外，如在第3实施例中说明的那样，缓冲涂敷膜在涂敷后、曝光前，通过用氮气或者空气吹晶片的外周区域208，可以将缓冲涂敷膜208的位于外周区域218上的部分除去。
(第2实施例)
图4(a)～图5(b)表示图6所示IV-IV线剖面中的、第2实施例的半导体装置的制造工艺的剖面图。另外，图6表示图5(b)所示工艺中晶片的外周区域、将一部分在VI-VI线中剖切的平面图。
首先，在图4(a)所示的工艺中，在形成了晶体管等半导体元件(图中未画出)和其上方的多层布线层(图中未画出)的晶片202上，例如采用溅射法堆积由铝合金膜构成的导电膜之后，通过采用光刻法以及干蚀刻法对导电膜图形化，形成接合凸垫204。接合凸垫204，通过布线、插头等与下方半导体元件连接。然后，覆盖该接合凸垫204，在晶片202上采用CVD(Chemical Vaper Deposition)法堆积由氮化硅膜构成的钝化膜206之后，采用光刻法以及干蚀刻法，在钝化膜206上形成包含位于晶片的划线区域上方的区域的开口部206a、和包含位于接合凸垫204的一部分上方的区域的开口部206b。
然后，在图4(b)所示的工艺中，在基板的整个面上采用旋转涂敷法形成由正型感光剂构成的厚度为6μm左右的缓冲涂敷膜208之后，采用光刻法，将缓冲涂敷膜208中位于接合凸垫204以及划线区域210上的各部分除去，形成开口部208a。并且如图6所示，在缓冲涂敷膜208中位于从晶片202的端到3mm的外周区域218上的部分也被除去。该缓冲涂敷膜208的位于外周区域218上的部分的除去，在采用正型感光剂时，在通过曝光将图形复印在晶片202上时对外周区域218整体曝光，通过使缓冲涂敷膜208感光进行。
其结果，缓冲涂敷膜208，至少一部分在位于外周区域218上的芯片区域上完全不存在，并且在钝化膜206中接合凸垫204的内侧区域(晶体管形成区域)上形成。
然后，如图5(a)所示工艺中，在形成了缓冲涂敷膜208的晶片上，利用粘附在表面保护带212的背面上的粘接糊220粘接表面保护带212。该粘接糊220的厚度为15μm。
然后，在图5(b)所示的工艺中，以表面保护带212作为保护膜研磨晶片202的背面，使晶片到达规定厚度。进行该研磨时，采用将研磨剂分散到液体中的研磨液进行研磨，所产生的切削粉屑和研磨液一起被排出。
然后，除去表面保护带212之后，划断晶片202的划线区域210，按各芯片分离晶片后，组装半导体装置。
依据该第2实施例的半导体装置的制造方法，通过将缓冲涂敷膜208中在外周区域218的芯片区域上的缓冲涂敷膜208除去，如图6所示，在外周区域218上，可以通过粘接糊220将表面保护带212无间隙粘接在钝化膜206和划线区域210上。因此，可以防止在图5(b)所示工艺(背面研磨工艺)中使用的研磨液利用毛细管现象浸入到缓冲涂敷膜208的开口部208a(划线区域210)中。因此，可以防止由于在晶片202的接合凸垫204上使包含切削粉屑的研磨液接触引起污染的情况。
(第3实施例)
图7(a)～图8(b)表示图9所示VII-VII线剖面中的、第3实施例的半导体装置的制造工艺的剖面图。另外，图9表示图8(b)所示工艺中晶片的外周区域、将一部分在IX-IX线中剖切的平面图。
首先，在图7(a)所示的工艺中，在形成了晶体管等半导体元件(图中未画出)和其上方的多层布线层(图中未画出)的晶片202上，例如采用溅射法堆积由铝合金膜构成的导电膜之后，通过采用光刻法以及干蚀刻法对导电膜图形化，形成接合凸垫204。接合凸垫204，通过布线、插头等与下方半导体元件连接。然后，覆盖该接合凸垫204，在晶片202上采用CVD(Chemical Vaper Deposition)法堆积由氮化硅膜构成的钝化膜206之后，采用光刻法以及干蚀刻法，在钝化膜206上形成包含位于晶片的划线区域上方的区域的开口部206a、和包含位于接合凸垫204的一部分上方的区域的开口部206b。
然后，在图7(b)所示的工艺中，在基板的整个面上采用旋转涂敷法形成由正型感光剂构成的厚度为6μm左右的缓冲涂敷膜208之后，采用光刻法，将缓冲涂敷膜208中位于接合凸垫204以及划线区域210上的各部分除去，形成开口部208a。这时，在涂敷感光剂后、曝光前，通过用氮气或者空气吹缓冲涂敷膜208中位于从晶片202的端到3mm的外周区域218上的部分，如图9所示，可以使缓冲涂敷膜208的一部分，形成厚度在3μm以下的薄层部208b。
然后，如图8(a)所示工艺中，在形成了缓冲涂敷膜208的晶片上，利用粘附在表面保护带212的背面上的粘接糊220粘接表面保护带212。该粘接糊220的厚度为15μm。
然后，在图8(b)所示的工艺中，以表面保护带212作为保护膜研磨晶片202的背面，使晶片到达规定厚度。进行该研磨时，采用将研磨剂分散到液体中的研磨液进行研磨，所产生的切削粉屑和研磨液一起被排出。
然后，除去表面保护带212之后，划断晶片202的划线区域210，按各芯片分离晶片，形成半导体装置。
依据该第3实施例的半导体装置的制造方法，通过在缓冲涂敷膜的涂敷后曝光前用氮气或者空气吹，将缓冲涂敷膜208中位于外周区域218上的部分(薄层部208b)比其它部分的厚度6μm要薄，为3μm，如图8(b)以及图9所示，在外周区域218上，可以通过粘接糊220将表面保护带212无间隙粘接在钝化膜206和划线区域210上。因此，可以防止在图8(b)所示工艺(背面研磨工艺)中使用的研磨液利用毛细管现象浸入到缓冲涂敷膜208的开口部208a(划线区域210)中。因此，可以防止由于在晶片202的接合凸垫204上使包含切削粉屑的研磨液接触引起污染的情况。
以外，在第3实施例中，缓冲涂敷膜208中位于外周区域218上的部分(薄层部208b)的膜厚虽然为3μm，如在第1实施例中的其它具体例中说明的那样，通过在缓冲涂敷膜的涂敷后曝光前用氮气或者空气吹，也可以将缓冲涂敷膜208中位于外周区域218上的部分完全除去。
另外，无论是采用感光剂，还是采用感光剂之外的材料时，均可以采用研磨使缓冲涂敷膜208中位于外周区域218上的部分变薄。
(第4实施例)
图10(a)～图11(b)表示图12所示X-X线剖面中的、第4实施例的半导体装置的制造工艺的剖面图。另外，图12表示图11(b)所示工艺中晶片的外周区域、将一部分在XII-XII线中剖切的平面图。
首先，在图10(a)所示的工艺中，在形成了晶体管等半导体元件(图中未画出)和其上方的多层布线层(图中未画出)的晶片202上，例如采用溅射法堆积由铝合金膜构成的导电膜之后，通过采用光刻法以及干蚀刻法对导电膜图形化，形成接合凸垫204。接合凸垫204，通过布线、插头等与下方半导体元件连接。然后，覆盖该接合凸垫204，在晶片202上采用CVD(Chemical Vaper Deposition)法堆积由氮化硅膜构成的钝化膜206之后，采用光刻法以及干蚀刻法，在钝化膜206上形成包含位于晶片的划线区域上方的区域的开口部206a、和包含位于接合凸垫204的一部分上方的区域的开口部206b。
然后，在图10(b)所示的工艺中，在基板的整个面上采用旋转涂敷法形成由正型感光剂构成的厚度为6μm左右的缓冲涂敷膜208之后，采用光刻法，将缓冲涂敷膜208中位于接合凸垫204以及划线区域210上的各部分除去，形成开口部208a。
然后，如图11(a)所示工艺中，在形成了缓冲涂敷膜208的晶片上，利用粘附在表面保护带212的背面上的粘接糊220粘接表面保护带212。该粘接糊220的厚度为15μm。
然后，在图11(b)所示的工艺中，以表面保护带212作为保护膜研磨晶片202的背面，使晶片到达规定厚度。进行该研磨时，采用将研磨剂分散到粘度为4mm2/sec的液体中的研磨液进行研磨，所产生的切削粉屑和研磨液一起被排出。该研磨液采用在纯水中加入了聚乙二醇后的液体。
然后，除去表面保护带212之后，划断晶片202的划线区域210，按各芯片分离晶片，形成半导体装置。
在图19(b)所示的现有技术的半导体装置的背面研磨工艺中，由于采用粘度1mm2/sec的纯水调整研磨液，如图20所示，该研磨液从侵入方向316侵入到晶片302的划线区域310和接合凸垫304上，引起污染。
但是，在该第4实施例的半导体装置的制造方法中，作为背面研磨工艺中的研磨液，由于采用纯水、或者在纯水中加入了聚乙二醇的液体、或者聚乙二醇，研磨液的粘度可以提高到4mm2/sec的程度。因此，在图11(b)所示的工艺(背面研磨工艺)中，在缓冲涂敷膜208的开口部208a(划线区域210)中即使表面保护带212的粘接糊220不与晶片密接，也可以防止使用的研磨液利用毛细管现象浸入到缓冲涂敷膜208的开口部208a(划线区域210)中。因此，可以防止由于在晶片202的接合凸垫204上使包含切削粉屑的研磨液接触引起污染的情况。
此外，为了发挥第4实施例的效果，在背面研磨工艺中使用的研磨液的粘度只要在3mm2/sec以上10mm2/sec以下即可。
(第5实施例)
图13(a)～图14(b)表示图15所示XIII-XIII线剖面中的、第5实施例的半导体装置的制造工艺的剖面图。另外，图15表示图14(b)所示工艺中晶片的外周区域、将一部分在XV-XV线中剖切的平面图。
首先，在图13(a)所示的工艺中，在形成了晶体管等半导体元件(图中未画出)和其上方的多层布线层(图中未画出)的晶片202上，例如采用溅射法堆积由铝合金膜构成的导电膜之后，通过采用光刻法以及干蚀刻法对导电膜图形化，形成接合凸垫204。接合凸垫204，通过布线、插头等与下方半导体元件连接。然后，覆盖该接合凸垫204，在晶片202上采用CVD(Chemical Vaper Deposition)法堆积由氮化硅膜构成的钝化膜206之后，采用光刻法以及干蚀刻法，在钝化膜206上形成包含位于晶片的划线区域上方的区域的开口部206a、和包含位于接合凸垫204的一部分上方的区域的开口部206b。
然后，在图13(b)所示的工艺中，在基板的整个面上采用旋转涂敷法形成由正型感光剂构成的厚度为6μm左右的缓冲涂敷膜208之后，采用光刻法，将缓冲涂敷膜208中位于接合凸垫204以及划线区域210上的各部分除去，形成开口部208a。这时，如图15所示，形成使相邻芯片上的缓冲涂敷膜208的图形的一部分连接的连接部208c。连接该相邻芯片区域的连接部208c，如图15所示，优选形成为将各芯片的四角连接。这样，在下面的工艺中，可以将缓冲涂敷膜208的开口部208a(划线)可靠密封。
然后，如图14(a)所示工艺中，在形成了缓冲涂敷膜208的晶片上，利用粘附在表面保护带212的背面上的粘接糊220粘接表面保护带212。该粘接糊220的厚度为15μm。
然后，在图14(b)所示的工艺中，以表面保护带212作为保护膜研磨晶片202的背面，使晶片到达规定厚度。
依据该第5实施例的半导体装置的制造方法，采用连接部208c将相邻芯片区域的缓冲涂敷膜208连接。因此，可以防止在图14(b)所示工艺(背面研磨工艺)中研磨液利用毛细管现象浸入到缓冲涂敷膜208的开口部208a(划线区域210)中。因此，可以防止由于在晶片202的接合凸垫204上使包含切削粉屑的研磨液接触引起污染的情况。
(第6实施例)
图16(a)～图17(b)表示图18所示XVI-XVI线剖面中的、第6实施例的半导体装置的制造工艺的剖面图。另外，图18表示图17(b)所示工艺中晶片的外周区域、将一部分在XVIII-XVIII线中剖切的平面图。
首先，在图16(a)所示的工艺中，在形成了晶体管等半导体元件(图中未画出)和其上方的多层布线层(图中未画出)的晶片202上，例如采用溅射法堆积由铝合金膜构成的导电膜之后，通过采用光刻法以及干蚀刻法对导电膜图形化，形成接合凸垫204。接合凸垫204，通过布线、插头等与下方半导体元件连接。然后，覆盖该接合凸垫204，在晶片202上采用CVD(Chemical Vaper Deposition)法堆积由氮化硅膜构成的钝化膜206之后，采用光刻法以及干蚀刻法，在钝化膜206上形成包含位于晶片的划线区域上方的区域的开口部206a、和包含位于接合凸垫204的一部分上方的区域的开口部206b。
然后，在图16(b)所示的工艺中，在基板的整个面上采用旋转涂敷法形成由正型感光剂构成的厚度为6μm左右的缓冲涂敷膜208之后，采用光刻法，将缓冲涂敷膜208中位于接合凸垫204以及划线区域210上的各部分除去，形成开口部208a。
然后，如图17(a)所示工艺中，在形成了缓冲涂敷膜208的晶片上，利用粘附在表面保护带212的背面上的粘接糊220粘接表面保护带212。该粘接糊220的厚度为30μm。
然后，在图17(b)所示的工艺中，以表面保护带212作为保护膜研磨晶片202的背面，使晶片到达规定厚度。
依据该第6实施例的半导体装置的制造方法，通过现有技术中只有15μm的粘接糊的厚度提高到30μm，如图17(b)所示，在缓冲涂敷膜208的开口部208a中，可以在晶片202和表面保护带膜212之间埋入粘接糊221。因此，可以防止在图14(b)所示工艺(背面研磨工艺)中研磨液利用毛细管现象浸入到缓冲涂敷膜208的开口部208a(划线区域210)中。因此，可以防止由于在晶片202的接合凸垫204上使包含切削粉屑的研磨液接触引起污染的情况。
此外，在第6实施例中，表面保护带212的粘接糊221的厚度虽然为30μm，只要在20μm以上50μm以下即可。
另外，作为其它方法，也可以使晶片202上的与划线区域210的图形对应的区域的表面保护带212的粘接糊221的厚度在20μm以上50μm以下，而其它区域的粘接糊的厚度为15μm。通过这样只在与在晶片202上形成的划线区域210(凹部)对应的地方将粘接糊221的厚度增大，可以在晶片202和表面保护带212两者之间不产生间隙进行粘接。
另外，在第1实施例～第6实施例中，虽然是采用正型感光剂的聚苯并唑(PBO)形成缓冲涂敷膜208，也可以采用PBO以外的有机树脂形成缓冲涂敷膜208。
此外，在上述第1、第2、第3实施例～第6实施例中，外周区域218虽然是从晶片202的端到3mm的范围，外周区域218只要是从晶片202的端到2mm以上10mm以下的范围即可，可以发挥各实施例的效果。
依据本发明，通过采用提高表面保护带的粘接性、提高背面研磨时使用的液体的粘度、改善缓冲涂敷膜的图形中的任一种方式，可以防止研磨屑粘附在接合凸垫表面上，提高焊接的可靠性。

Claims (13)

1.一种半导体装置的制造方法，其特征是包括
在形成了半导体元件、布线层的晶片的表面一侧上形成接合凸垫的工艺(a)；
在上述工艺(a)之后，在所述晶片的所述表面一侧上形成具有开口部分的钝化膜的工艺(b)，让所述接合凸垫中一部分区域位于该开口部分中；
在所述工艺(b)之后，堆积缓冲涂敷膜的工艺(c)，让所述缓冲涂敷膜覆盖所述钝化膜中的一部分；
在所述缓冲涂敷膜上形成开口部分的工艺(d)，让所述晶片的与其外周缘向内侧相距给定距离范围内的外周区域、用于分离芯片的划线区域以及所述接合凸垫中一部分区域的各区域位于该开口部分中；
在所述工艺(d)之后，采用粘接用部件在所述晶片的所述表面一侧上粘接表面保护带的工艺(e)；以及
在所述工艺(e)之后，对所述晶片的与所述表面一侧相反的背面一侧进行研磨的工艺(f)。
2.根据权利要求1所述的半导体装置的制造方法，其特征是在所述工艺(c)中，所述缓冲涂敷膜采用正型感光剂形成，
所述工艺(d)包含对位于所述晶片的所述外周区域上的所述缓冲涂敷膜部分进行曝光的处理。
3.根据权利要求1所述的半导体装置的制造方法，其特征是在所述工艺(c)中，所述缓冲涂敷膜采用正型感光剂形成，
所述工艺(d)包含对位于与所述晶片的所述外周区域有关的芯片区域整体上的所述缓冲涂敷膜部分进行曝光的处理。
4.根据权利要求1所述的半导体装置的制造方法，其特征是在所述工艺(c)中，所述缓冲涂敷膜采用有机树脂形成，
所述工艺(d)包含通过溶剂将位于所述晶片的所述外周区域上的所述缓冲涂敷膜部分选择性除去的处理。
5.根据权利要求2或3所述的半导体装置的制造方法，其特征是在所述工艺(c)中，所述缓冲涂敷膜采用有机树脂形成，
所述工艺(d)包含在对所述缓冲涂敷膜进行曝光前用气体吹位于所述晶片的所述外周区域上的所述缓冲涂敷膜部分的处理。
6.一种半导体装置的制造方法，其特征是包括
在形成了半导体元件，布线层的晶片的表面一侧上形成接合凸垫的工艺(a)；
在上述工艺(a)之后，在所述晶片的所述表面一侧上形成具有开口部分的钝化膜的工艺(b)，让所述接合凸垫中一部分区域位于该开口部分中；
在所述工艺(b)之后，堆积缓冲涂敷膜的工艺(c)，让所述缓冲涂敷膜覆盖所述钝化膜中的一部分；
在所述缓冲涂敷膜上形成开口部分，让用于分离芯片的划线区域和所述接合凸垫的一部分区域的各区域位于该开口部分中、同时让位于所述晶片的与其外周缘向内侧相距给定距离范围内的外周区域上的所述缓冲涂敷膜部分的厚度变薄的工艺(d)；
在所述工艺(d)之后，采用粘接用部件在所述晶片的所述表面一侧上粘接表面保护带的工艺(e)；以及
在所述工艺(e)之后，对所述晶片的与所述表面一侧相反的背面一侧进行研磨的工艺(f)。
7.根据权利要求6所述的半导体装置的制造方法，其特征是在所述工艺(d)中，使所述缓冲涂敷膜中位于所述外周区域上的部分的厚度减薄到3μm以下。
8.一种半导体装置的制造方法，其特征是包括
在形成了半导体元件、布线层的晶片的表面一侧上形成接合凸垫的工艺(a)；
在上述工艺(a)之后，在所述晶片的所述表面一侧上形成具有开口部分的钝化膜的工艺(b)，让所述接合凸垫中一部分区域位于该开口部分中；
在所述工艺(b)之后，堆积缓冲涂敷膜的工艺(c)，让所述缓冲涂敷膜覆盖所述钝化膜中的一部分；
在所述缓冲涂敷膜上形成开口部分的工艺(d)，让用于分离芯片的划线区域以及所述接合凸垫中一部分区域的各区域位于该开口部分中；
在所述工艺(d)之后，采用粘接用部件在所述晶片的所述表面一侧上粘接表面保护带的工艺(e)；以及
在所述工艺(e)之后，对所述晶片的与所述表面一侧相反的背面一侧进行研磨的工艺(f)。
9.根据权利要求8所述的半导体装置的制造方法，其特征是所述粘接用部件是粘接用糊。
10.根据权利要求8所述的半导体装置的制造方法，其特征是
所述工艺(f)、采用粘度在3mm2/sec以上10mm2/sec以下范围的研磨液对所述晶片的所述背面一侧进行研磨。
11.根据权利要求10所述的半导体装置的制造方法，其特征是所述研磨液包含聚乙二醇。
12.一种半导体装置的制造方法，其特征是包括
在形成了半导体元件、布线层的晶片的表面一侧上形成接合凸垫的工艺(a)；
在上述工艺(a)之后，在所述晶片的所述表面一侧上形成具有开口部分的钝化膜的工艺(b)，让所述接合凸垫中一部分区域位于该开口部中；
在所述工艺(b)之后，堆积缓冲涂敷膜的工艺(c)，让所述缓冲涂敷膜覆盖所述钝化膜中的一部分；
在所述缓冲涂敷膜上形成开口部分，让用于分离芯片的划线区域的一部分和所述接合凸垫的一部分的各区域位于该开口部分中，并使连接相邻各芯片的四个角部的连接部留下的工艺(d)；
在所述工艺(d)之后，采用粘接用部件在所述晶片的所述表面一侧上粘接表面保护带的工艺(e)；以及
在所述工艺(e)之后，采用研磨液对所述晶片的与所述表面一侧相反的背面一侧进行研磨的工艺(f)。
13.一种半导体装置，其特征是包括：
形成了半导体元件、布线层的半导体基板；
在所述半导体基板上形成的接合凸垫；
在所述半导体基板上形成的、具有使所述接合凸垫一部分露出的开口部分的钝化膜；以及
覆盖所述钝化膜的一部分，具有只留下将相邻各芯片的四个角部连接的连接部而将用于分离芯片的划线区域一部分和所述接合凸垫一部分除去后形成的开口部分的缓冲涂敷膜。
CNB031491936A 2002-06-27 2003-06-20 半导体装置及其制造方法 Expired - Fee Related CN1287435C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002187220 2002-06-27
JP2002187220 2002-06-27

Publications (2)

Publication Number Publication Date
CN1471147A CN1471147A (zh) 2004-01-28
CN1287435C true CN1287435C (zh) 2006-11-29

Family

ID=30437038

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031491936A Expired - Fee Related CN1287435C (zh) 2002-06-27 2003-06-20 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US7192804B2 (zh)
CN (1) CN1287435C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285853A (ja) 2004-03-26 2005-10-13 Nec Electronics Corp 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
KR100602131B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
US7772038B2 (en) * 2005-09-30 2010-08-10 Retro Reflective Optics, Llc CMOS process for fabrication of ultra small or non standard size or shape semiconductor die
JP2007214268A (ja) * 2006-02-08 2007-08-23 Seiko Instruments Inc 半導体装置の製造方法
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
WO2012014759A1 (en) * 2010-07-26 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and manufacturing method of light-emitting device
US9373666B2 (en) * 2011-02-25 2016-06-21 The Regents Of The University Of Michigan System and method of forming semiconductor devices
US20120241920A1 (en) * 2011-03-21 2012-09-27 Polar Semiconductor, Inc. Edge bead removal for polybenzoxazole (pbo)
US8841201B2 (en) * 2013-02-20 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463246A (en) * 1988-12-29 1995-10-31 Sharp Kabushiki Kaisha Large scale high density semiconductor apparatus
US5824457A (en) * 1996-10-02 1998-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Use of WEE (wafer edge exposure) to prevent polyimide contamination
JPH1187282A (ja) 1997-09-02 1999-03-30 Hitachi Chem Co Ltd 半導体ウェハデバイス面保護用フィルム及びこれを用いた半導体ウェハ裏面研磨処理方法
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
JP3667184B2 (ja) * 1999-02-26 2005-07-06 住友ベークライト株式会社 半導体装置
JP4029517B2 (ja) * 1999-03-31 2008-01-09 株式会社日立製作所 配線基板とその製造方法及び半導体装置
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3440997B2 (ja) 2000-03-27 2003-08-25 関西日本電気株式会社 半導体ウェーハ及びその製造方法
JP3462452B2 (ja) 2000-07-07 2003-11-05 Ｓｍｃ株式会社 二方弁
JP4804625B2 (ja) 2000-12-28 2011-11-02 日東電工株式会社 半導体ウエハ加工用保護シートおよび半導体ウエハの加工方法
CN1246891C (zh) * 2001-03-26 2006-03-22 西铁城时计株式会社 半导体器件的封装体及其制造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
US6582983B1 (en) * 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer

Also Published As

Publication number Publication date
CN1471147A (zh) 2004-01-28
US7192804B2 (en) 2007-03-20
US20040038448A1 (en) 2004-02-26

Similar Documents

Publication Publication Date Title
CN1174479C (zh) 半导体装置的制造方法
CN1145200C (zh) 半导体衬底及其制造方法
CN1257550C (zh) 半导体装置及其制造方法
CN1499590A (zh) 半导体器件及其制造方法
US20090317945A1 (en) Manufacturing method of semiconductor device
CN1287435C (zh) 半导体装置及其制造方法
CN1471161A (zh) 半导体器件及其制造方法
CN101047146A (zh) 半导体器件的制造方法
JPH03204954A (ja) 半導体装置の製造方法
CN1705124A (zh) 半导体器件及其制造方法
CN1536646A (zh) 半导体器件的制造方法
CN1499595A (zh) 半导体装置及其制造方法
CN1518105A (zh) 半导体芯片、半导体晶片及半导体装置及其制造方法
CN101040376A (zh) 半导体芯片制造方法
CN1532904A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1976014A (zh) 半导体器件及其制造方法
CN1702839A (zh) 制造半导体器件的方法和半导体衬底的支撑结构
CN1581483A (zh) 半导体装置及其制造方法、电路基板及电子机器
CN1461046A (zh) 半导体器件及其制造方法
CN1901163A (zh) 连续电镀制作线路组件的方法及线路组件结构
CN1414630A (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1835196A (zh) 半导体器件制造方法以及半导体器件
CN1681081A (zh) 半导体晶片及其制造方法
CN1826688A (zh) 半导体器件的制造方法
CN1901146A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20130620