KR100602131B1 - 반도체 소자 및 그의 제조방법 - Google Patents
반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100602131B1 KR100602131B1 KR1020040117438A KR20040117438A KR100602131B1 KR 100602131 B1 KR100602131 B1 KR 100602131B1 KR 1020040117438 A KR1020040117438 A KR 1020040117438A KR 20040117438 A KR20040117438 A KR 20040117438A KR 100602131 B1 KR100602131 B1 KR 100602131B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- semiconductor device
- metal
- insulating
- etch stop
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/45669—Platinum (Pt) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48647—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48747—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 구리 금속배선을 사용하는 반도체 소자에서, 스크라이브 레인 영역에서 구리 금속배선이 노출되는 것을 방지하여 반도체 소자의 수율 증가 및 신뢰성 향상을 확보할 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명에 따르면, 먼저 스크라이브 레인 영역에는 제1 금속으로 이루어진 제1 패드 및 연결배선을 형성하고, 칩 영역에는 제1 금속으로 이루어진 제2 패드를 형성한다. 다음에, 제1 패드, 연결배선 및 제2 패드 상에 식각정지막 및 제1 절연막을 순차로 형성한다. 그리고 식각정지막 및 제1 절연막을 패터닝하여 제1 및 제2 패드를 노출시키고, 제1 및 제2 패드 상에 제2 금속으로 이루어진 제3 및 제4 패드를 형성한다. 그런 후에 제3 및 제4 패드와 패터닝된 제1 절연막 상에 제2 및 제3 절연막을 순차적으로 형성하고, 제3 절연막 상에 형성되어 패터닝된 감광막을 이용하여 제3 및 제4 패드가 노출되도록 제1, 제2 및 제3 절연막을 식각한다.
구리, 부식, 스크라이브 레인, 식각정지막
Description
도 1a 내지 도 1e는 종래기술에 따른 반도체 소자의 제조 공정을 순서대로 보여주는 공정 단면도들이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조 공정을 순서대로 보여주는 공정 단면도들이다.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 하나의 웨이퍼에 다수의 칩이 형성되는 경우 스크라이브 레인 영역의 구리 배선의 노출을 방지할 수 있는 반도체 소자 및 그의 제조 방법에 관한 것이다.
반도체 소자가 고집적화 되어 감에 따라 반도체 칩의 크기는 점점 작아진다. 따라서 웨이퍼(wafer)에 반도체 소자의 제조공정을 통하여 복수의 반도체 칩을 동시에 형성한 후 다이(Die) 또는 칩(chip) 단위로 소잉(Sawing)하고 각각의 다이 또는 칩에 패키지(Package) 작업을 수행함으로써 반도체 칩이 완성될 수 있다.
이때, 소잉 작업 수행 시 다이 또는 칩에 손상을 가하지 않도록 칩과 칩 사 이, 혹은 다이와 다이 사이에 일정한 거리가 확보되어야 한다. 이러한 일정한 거리를 스크라이브 레인(Scribe Lane)이라 한다.
스크라이브 레인에는 사진 공정을 수행하기 위한 정렬키(Align Key), 중첩키(Overlay Key) 및 다양한 공정의 모니터링 패턴(Monitoring Pattern) 들이 포함될 수 있으며, 또한 공정 완료 후 공정 모니터링(Process Monitoring) 및 피드백(Feed Back) 을 위한 전기적 테스트 패턴(Electrical Test Pattern)들이 포함될 수 있다. 따라서 스크라이브 레인에는 이러한 전기적 테스트 패턴에 따른 전기적인 프로빙(Electrical Probing)을 위한 패드(pad)들이 상당히 많이 형성될 수 있으며, 패드와 패드 사이, 또는 패드와 테스트 패턴 사이의 연결을 위하여 금속으로 이루어진 연결배선(Inter-Connection Line)들 또한 상당히 많이 형성될 수 있다.
도 1a 내지 도 1e는 종래기술에 따른 반도체 소자의 제조 공정을 순서대로 보여주는 공정 단면도들이다.
도 1a에서, 웨이퍼(100)는 스크라이브 레인이 형성되는 스크라이브 레인 영역 및 반도체 칩이 형성되는 반도체 칩 영역을 포함한다. 웨이퍼(100)의 스크라이브 레인 영역에 금속으로 형성된 패드(110) 및 연결배선(111)이 형성되고, 칩 영역에는 금속으로 형성된 패드(112)가 형성된다. 여기서 패드(110), 연결배선(111) 및 패드(112)는 구리(Cu)를 사용하여 금속 배선 공정에 의해 형성된다.
다음 도 1b에서와 같이, 패드(110), 연결배선(111) 및 패드(112) 위에는 제1 절연막(120)을 도포하고 패드 공개(Pre Pad Open) 용 마스크를 사용하여 스크라이브 영역의 패드(110) 및 칩 영역의 패드(112)를 노출시킨다.
다음 도 1c에서, 패드(110) 및 패드(112) 위에 알루미늄(Al)으로 이루어진 금속패드(130)를 형성한다.
그 다음 도 1c에 도시된 바와 같이, 제1 절연막(120) 및 금속패드(130)의 상부에 순차적으로 제2 절연막(140) 및 제3 절연막(150)을 도포한다. 여기서 제2 절연막(140) 및 제3 절연막(150)은 패시베이션(Passivation)막으로 사용된다.
그리고, 도 1d에 도시된 바와 같이, 상부에 패드 공개(Final Pad Open) 용 마스크를 사용하여, 금속패드(130)를 노출시키기 위한 감광막 패턴(160)을 형성한다.
소잉 작업 시에, 스크라이브 레인에 패시베이션막인 제2 절연막(140) 및 제3 절연막(150)이 제거되지 않고 남아 있을 경우, 소잉에 따른 충격이 두껍게 도포된 패시베이션막을 따라 전달되어 칩영역에 상당히 큰 영향을 미치므로, 패드(130) 노출 공정을 수행할 때, 스크라이브 영역 내에 패시베이션막, 즉 제2 절연막(140), 제3 절연막(150)은 식각 처리하여 제거되어야 한다. 따라서 감광막 패턴(160)은 칩 영역의 금속패드(130)와 스크라이브 영역의 금속패드(130) 상에 형성된 제2 및 제3 절연막(140, 150)은 모두 제거되도록 도 1d와 같이 패터닝 된다.
그 다음, 도 1e에 도시된 바와 같이, 감광막 패턴(160)을 마스크로 하여 식각 진행하면, 제2 절연막(140), 제3 절연막(150)이 식각되어 금속패드(130)가 노출된다. 또한, 도 1e에서 'A'로 표시한 부분과 같이 패드(111)도 노출된다.
이렇게 노출된 패드(111)의 구리(Cu)는 상온에 장시간 노출되면 공기 중 O2
와 반응하여 시간이 지날수록 급속도로 부식되어 연결배선으로써의 역할을 상실하거나 주변 회로 및 칩에 존재하는 파티클의 원인(Particle Saurce)이 되기도 한다. 이는 완성된 반도체 소자의 수율 손실(Yield Loss) 및 신뢰성 저하를 야기시킨다.
본 발명이 이루고자 하는 기술적 과제는 구리 금속배선을 사용하는 반도체 소자에서, 스크라이브 레인 영역에서 구리 금속배선이 노출되는 것을 방지하여 반도체 소자의 수율 증가 및 신뢰성 향상을 확보할 수 있는 반도체 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 하나의 특징에 따른 반도체 소자의 제조 방법은, 스크라이브 레인 영역 및 칩 영역을 포함하는 웨이퍼에 반도체 소자를 형성하는 반도체 소자의 제조 방법으로서,
a) 상기 스크라이브 레인 영역에 제1 금속으로 이루어진 제1 패드 및 연결배선을 형성하고, 상기 칩 영역에 상기 제1 금속으로 이루어진 제2 패드를 형성하는 단계;
b) 상기 제1 패드, 연결배선 및 제2 패드 상에 식각정지막 및 제1 절연막을 순차로 형성하는 단계;
c) 상기 식각정지막 및 제1 절연막을 패터닝하여 상기 제1 및 제2 패드를 노출시키고, 상기 제1 및 제2 패드 상에 제2 금속으로 이루어진 제3 및 제4 패드를 형성하는 단계; 및
d) 상기 제3 및 제4 패드와 패터닝된 상기 제1 절연막 상에 제2 및 제3 절연막을 순차적으로 형성하고, 상기 제3 절연막 상에 형성되어 패터닝된 감광막을 이용하여 상기 제3 및 제4 패드가 노출되도록 상기 제1, 제2 및 제3 절연막을 식각하는 단계를 포함한다.
상기 제1 금속은 구리이고, 상기 제2 금속은 알루미늄일 수 있다.
상기 식각정지막은 상기 제1, 제2 및 제3 절연막과는 식각 선택비가 다른 물질로서 질화물 계열의 막일 수 있다. 또한 상기 식각정지막은 상기 d) 단계에서 상기 제1, 제2 및 제3 절연막이 식각될 때 상기 제2 패드가 노출되지 않도록 하는 두께를 가질 수 있다.
상기 제1 및 제2 절연막은 산화물 계열의 막이고, 상기 제3 절연막은 질화물 계열의 막일 수 있다.
또한, 상기 제2 및 제3 절연막은 패시베이션막으로써 사용될 수 있다.
본 발명의 다른 특징에 따른 반도체 소자는 스크라이브 레인 영역 및 칩 영역을 포함하는 웨이퍼에 형성되는 반도체 소자로서,
스크라이브 레인 영역에 제1 금속으로 형성된 제1 패드;
스크라이브 레인 영역에 제1 금속으로 형성된 연결배선;
상기 칩 영역에 제1 금속으로 형성된 제2 패드;
상기 제1 패드와 접촉되도록 제2 금속으로 형성된 제3 패드;
상기 제2 패드와 접촉되도록 제2 금속으로 형성된 제4 패드; 및
적어도 상기 연결배선을 덮는 식각정지막을 포함한다.
상기 식각정지막은 상기 제1 패드 및 제2 패드의 일부 영역 상에 연장되어 형성되고, 상기 제2 패드 상에 형성된 상기 식각정지막 상에는 제1, 제2 및 제3 절연막이 순차적으로 형성될 수 있다.
상기 제1 금속은 구리이고, 상기 제2 금속은 알루미늄일 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
먼저, 본 발명의 1실시예에 따른 반도체 소자에 대하여 도 2a 내지 도 2e를 참고로 하여 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조 공정을 순서대로 보여주는 공정 단면도들이다.
도 2a에서, 웨이퍼(200)는 스크라이브 레인이 형성되는 스크라이브 레인 영역 및 반도체 칩이 형성되는 반도체 칩 영역을 포함한다. 웨이퍼(200)의 스크라이브 레인 영역에 금속으로 형성된 패드(210) 및 연결배선(211)이 형성되고, 칩 영역에는 금속으로 형성된 패드(212)가 형성된다. 여기서 패드(210), 연결배선(211) 및 패드(212)는 구리(Cu)를 사용하여 금속 배선 공정에 의해 형성된다.
다음 도 2b에서와 같이, 패드(210), 연결배선(211) 및 패드(212) 위에는 식각 정지막(221) 및 제1 절연막(223)을 순차적으로 도포하고 패드 공개(Pre Pad Open) 용 마스크를 사용하여 스크라이브 영역의 패드(210) 및 칩 영역의 패드(212)를 노출시킨다. 이때 식각 정지막(221)은 이후 형성되는 제1 절연막(223), 제2 절연막(240) 및 제3 절연막(250)과는 식각 선택비가 다른 막으로서 질화물 계열의 막을 사용할 수 있다. 또한 식각 정지막(221)의 두께는 제1 절연막(223), 제2 절연막(240) 및 제3 절연막(250)을 식각 처리할 때 Cu로 이루어진 금속패드(211)가 노출되지 않은 선에서의 최소 두께를 선정하면 된다.
다음 도 2c에서, 패드(210) 및 패드(212) 위에 알루미늄(Al)으로 이루어진 금속패드(230)를 형성한다. 이와 같이 구리(Cu)로 이루어진 패드(210) 및 패드(212) 상에 알루미늄(Al)으로 이루어진 금속 배선을 추가로 형성하는 이유는, 구리가 상온에 노출되면 부식의 우려가 있다. 또한 구리는 와이어 본딩(Wire Bonding)에 사용하는 금, 혹은 백금와이어와는 접합온도(Contact Temperature)가 맞지 않아 구리패드에 직접 금 혹은 백금의 와이어를 본딩하기 어렵기 때문이다.
그 다음, 제1 절연막(223) 및 금속패드(230)의 상부에 순차적으로 제2 절연막(240), 제3 절연막(250)을 도포한다. 여기서 제2 절연막(240), 제3 절연막(250)은 각각 산화막 및 질화막으로 이루어진 패시베이션(Passivation)막으로 사용된다.
그리고, 도 2d에 도시된 바와 같이, 상부에 패드 공개(Final Pad Open) 용 마스크를 사용하여, 금속패드(230)를 노출시키기 위한 감광막 패턴(260)을 형성한다. 앞서 설명한 바와 같이 칩 영역과 스크라이브 레인 영역의 제1 절연막(223), 제2 절연막(240) 및 제3 절연막(250)은 모두 제거되어야 하므로, 도 2d와 같이 칩 영역의 금속패드(130) 상부에 감광막이 개방되어 있는 것처럼, 스크라이브 레인 영역에서도 감광막이 모두 개방된다.
다음, 도 2e에 도시된 바와 같이, 감광막 패턴(260)을 마스크로 하여 하부에 식각 정지막(221)이 노출될 때까지 식각공정을 수행한다. 이렇게 하여 스크라이브 레인 영역 및 칩 영역의 금속배선(230)은 모두 노출되고, 도 2e에서 'B'로 표시한 부분과 같이 스크라이브 레인 영역의 패드(211)는 식각 정지막(221)에 덮여져 노출되지 않는다.
따라서 구리로 이루어진 금속패드가 노출되지 않아 부식에 의한 연결배선으로써의 역할 상실을 방지할 뿐만 아니라, 주변회로 및 칩 영역에 존재하는 파티클의 원인(Particle Saurce)이 되는 것을 방지할 수 있어 완성된 반도체 소자의 수율 증가 및 신뢰성 향상를 도모할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
본 발명에 따르면, 식각정지막을 이용하여 스크라이브 레인 영역의 구리배선의 노출을 방지함으로써 구리의 부식에 의한 영향을 효과적으로 제거할 수 있다.
이로써, 스크라이브 레인 영역의 구리배선의 부식에 의해 생성되는 파티클이 주변 회로 및 칩 영역을 오염시키는 것을 방지할 수 있어 완성된 반도체 소자의 수율을 증가시킬 수 있고, 이에 더하여 반도체 소자의 신뢰성을 향상시킬 수 있다.
Claims (12)
- 스크라이브 레인 영역 및 칩 영역을 포함하는 웨이퍼에 반도체 소자를 형성하는 반도체 소자의 제조 방법에 있어서,a) 상기 스크라이브 레인 영역에 구리로 이루어진 제1 패드 및 연결배선을 형성하고, 상기 칩 영역에 상기 구리로 이루어진 제2 패드를 형성하는 단계;b) 상기 제1 패드, 연결배선 및 제2 패드 상에 식각정지막 및 제1 절연막을 순차로 형성하는 단계;c) 상기 식각정지막 및 제1 절연막을 패터닝하여 상기 제1 및 제2 패드를 노출시키고, 상기 제1 및 제2 패드 상에 금속으로 이루어진 제3 및 제4 패드를 형성하는 단계; 및d) 상기 제3 및 제4 패드와 패터닝된 상기 제1 절연막 상에 제2 및 제3 절연막을 순차적으로 형성하고, 상기 제3 절연막 상에 형성되어 패터닝된 감광막을 이용하여 상기 제3 및 제4 패드가 노출되도록 상기 제1, 제2 및 제3 절연막을 식각하는 단계를 포함하는 반도체 소자의 제조 방법.
- 삭제
- 제1항에 있어서,상기 금속은 알루미늄인 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 식각정지막은 상기 제1, 제2 및 제3 절연막과는 식각 선택비가 다른 물질로 이루어진 반도체 소자의 제조 방법.
- 제4항에 있어서,상기 식각정지막은 질화물 계열의 막인 반도체 소자의 제조 방법.
- 제4항에 있어서,상기 식각정지막은 상기 d) 단계에서 상기 제1, 제2 및 제3 절연막이 식각될 때 상기 제2 패드가 노출되지 않도록 하는 두께를 갖는 반도체 소자의 제조 방법.
- 제1항, 제3항 내지 제6항 중 어느 한 항에 있어서,상기 제1 및 제2 절연막은 산화물 계열의 막인 반도체 소자의 제조 방법.
- 제1항, 제3항 내지 제6항 중 어느 한 항에 있어서,상기 제3 절연막은 질화물 계열의 막인 반도체 소자의 제조 방법.
- 제1항, 제3항 내지 제6항 중 어느 한 항에 있어서,상기 제2 및 제3 절연막은 패시베이션막으로써 사용되는 반도체 소자의 제조 방법.
- 스크라이브 레인 영역 및 칩 영역을 포함하는 웨이퍼에 형성되는 반도체 소자에 있어서,스크라이브 레인 영역에 구리로 형성된 제1 패드;스크라이브 레인 영역에 구리로 형성된 연결배선;상기 칩 영역에 구리로 형성된 제2 패드;상기 제1 패드와 접촉되도록 금속으로 형성된 제3 패드;상기 제2 패드와 접촉되도록 금속으로 형성된 제4 패드; 및적어도 상기 연결배선을 덮는 식각정지막을 포함하는 반도체 소자.
- 제10항에 있어서,상기 식각정지막은 상기 제1 패드 및 제2 패드의 일부 영역 상에 연장되어 형성되고, 상기 제2 패드 상에 형성된 상기 식각정지막 상에는 제1, 제2 및 제3 절연막이 순차적으로 형성된 반도체 소자.
- 제10항에 있어서,상기 금속은 알루미늄인 반도체 소자.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040117438A KR100602131B1 (ko) | 2004-12-30 | 2004-12-30 | 반도체 소자 및 그의 제조방법 |
US11/320,697 US7399698B2 (en) | 2004-12-30 | 2005-12-30 | Semiconductor device and method of manufacturing the same |
US12/155,903 US7977770B2 (en) | 2004-12-30 | 2008-06-11 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040117438A KR100602131B1 (ko) | 2004-12-30 | 2004-12-30 | 반도체 소자 및 그의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060078864A KR20060078864A (ko) | 2006-07-05 |
KR100602131B1 true KR100602131B1 (ko) | 2006-07-19 |
Family
ID=36695907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040117438A KR100602131B1 (ko) | 2004-12-30 | 2004-12-30 | 반도체 소자 및 그의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7399698B2 (ko) |
KR (1) | KR100602131B1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100720472B1 (ko) * | 2005-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
US8704336B2 (en) * | 2007-08-31 | 2014-04-22 | Intel Corporation | Selective removal of on-die redistribution interconnects from scribe-lines |
KR100933837B1 (ko) * | 2008-05-14 | 2009-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
WO2010015388A1 (en) * | 2008-08-07 | 2010-02-11 | Stmicroelectronics S.R.L. | Circuit for the parallel supplying of power during testing of a plurality of electronic devices integrated on a semiconductor wafer |
JP5433228B2 (ja) * | 2008-12-26 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20100264522A1 (en) * | 2009-04-20 | 2010-10-21 | Chien-Pin Chen | Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad |
EP2290686A3 (en) * | 2009-08-28 | 2011-04-20 | STMicroelectronics S.r.l. | Method to perform electrical testing and assembly of electronic devices |
JP2013168624A (ja) * | 2012-01-20 | 2013-08-29 | Semiconductor Components Industries Llc | 半導体装置 |
US9082626B2 (en) | 2013-07-26 | 2015-07-14 | Infineon Technologies Ag | Conductive pads and methods of formation thereof |
KR102444235B1 (ko) * | 2015-08-13 | 2022-09-16 | 삼성전자주식회사 | 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260601A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 半導体集積回路装置 |
KR20010048332A (ko) * | 1999-11-26 | 2001-06-15 | 윤종용 | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 |
JP2003051542A (ja) | 2001-08-08 | 2003-02-21 | Sony Corp | 半導体装置及びその製造方法 |
KR20040057405A (ko) * | 2002-12-26 | 2004-07-02 | 주식회사 하이닉스반도체 | 반도체소자 제조방법 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60138940A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
US4523372A (en) * | 1984-05-07 | 1985-06-18 | Motorola, Inc. | Process for fabricating semiconductor device |
FR2588417B1 (fr) * | 1985-10-03 | 1988-07-29 | Bull Sa | Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant |
US5162260A (en) * | 1989-06-01 | 1992-11-10 | Hewlett-Packard Company | Stacked solid via formation in integrated circuit systems |
EP0457449A1 (en) * | 1990-04-27 | 1991-11-21 | Fujitsu Limited | Semiconductor device having via hole and method of producing the same |
JP3074713B2 (ja) * | 1990-09-18 | 2000-08-07 | 日本電気株式会社 | 半導体装置の製造方法 |
DE69228099T2 (de) * | 1991-09-23 | 1999-05-20 | Sgs Thomson Microelectronics | Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur |
JPH05190684A (ja) * | 1992-01-16 | 1993-07-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR950006343B1 (ko) * | 1992-05-16 | 1995-06-14 | 금성일렉트론주식회사 | 반도체 장치의 제조방법 |
US5847457A (en) * | 1993-11-12 | 1998-12-08 | Stmicroelectronics, Inc. | Structure and method of forming vias |
JPH09129732A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置の製造方法 |
US5818110A (en) * | 1996-11-22 | 1998-10-06 | International Business Machines Corporation | Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same |
US6037668A (en) * | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
JP4260405B2 (ja) * | 2002-02-08 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US7026646B2 (en) * | 2002-06-20 | 2006-04-11 | Micron Technology, Inc. | Isolation circuit |
CN1287435C (zh) * | 2002-06-27 | 2006-11-29 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
US7052621B2 (en) * | 2003-06-13 | 2006-05-30 | Infineon Technologies Ag | Bilayered metal hardmasks for use in Dual Damascene etch schemes |
US7223693B2 (en) * | 2003-12-12 | 2007-05-29 | Samsung Electronics Co., Ltd. | Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same |
US20050206007A1 (en) * | 2004-03-18 | 2005-09-22 | Lei Li | Structure and method for contact pads having a recessed bondable metal plug over of copper-metallized integrated circuits |
JP4664688B2 (ja) * | 2005-01-14 | 2011-04-06 | 東芝メモリシステムズ株式会社 | 工業製品の製造方法 |
US7615841B2 (en) * | 2005-05-02 | 2009-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Design structure for coupling noise prevention |
US7381646B2 (en) * | 2005-08-15 | 2008-06-03 | Chartered Semiconductor Manufacturing, Ltd. | Method for using a Cu BEOL process to fabricate an integrated circuit (IC) originally having an al design |
CN101641776B (zh) * | 2007-03-30 | 2011-11-16 | 富士通半导体股份有限公司 | 半导体器件 |
US20080246152A1 (en) * | 2007-04-04 | 2008-10-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with bonding pad |
US8704336B2 (en) * | 2007-08-31 | 2014-04-22 | Intel Corporation | Selective removal of on-die redistribution interconnects from scribe-lines |
JP5235378B2 (ja) * | 2007-10-24 | 2013-07-10 | パナソニック株式会社 | 半導体装置 |
JP2010192867A (ja) * | 2009-01-20 | 2010-09-02 | Renesas Electronics Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
-
2004
- 2004-12-30 KR KR1020040117438A patent/KR100602131B1/ko not_active IP Right Cessation
-
2005
- 2005-12-30 US US11/320,697 patent/US7399698B2/en not_active Expired - Fee Related
-
2008
- 2008-06-11 US US12/155,903 patent/US7977770B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260601A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 半導体集積回路装置 |
KR20010048332A (ko) * | 1999-11-26 | 2001-06-15 | 윤종용 | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 |
JP2003051542A (ja) | 2001-08-08 | 2003-02-21 | Sony Corp | 半導体装置及びその製造方法 |
KR20040057405A (ko) * | 2002-12-26 | 2004-07-02 | 주식회사 하이닉스반도체 | 반도체소자 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20060078864A (ko) | 2006-07-05 |
US7399698B2 (en) | 2008-07-15 |
US20060163700A1 (en) | 2006-07-27 |
US7977770B2 (en) | 2011-07-12 |
US20080246156A1 (en) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7977770B2 (en) | Semiconductor device and method of manufacturing the same | |
US7839006B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH0821559B2 (ja) | 半導体集積回路装置の製造方法 | |
US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
US20060030083A1 (en) | Semiconductor device and fabricating method thereof | |
KR100754895B1 (ko) | 반도체 장치 및 그 형성 방법 | |
JPH0677315A (ja) | 半導体装置 | |
US10699975B2 (en) | Semiconductor device | |
JP2001326241A (ja) | ボンディングパッド及び半導体チップ | |
KR101761588B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
KR20060112115A (ko) | 반도체 제조 방법 | |
US5864170A (en) | Semiconductor device having bonding pad and scribe line | |
KR100236713B1 (ko) | 반도체장치의 범프(Bump) 형성방법 | |
KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
KR100224716B1 (ko) | 반도체장치의 제조방법 | |
JP2003092353A (ja) | 半導体装置及びその製造方法 | |
KR100848461B1 (ko) | 반도체 소자의 제조 방법 | |
KR100683387B1 (ko) | 반도체 소자와 그 패드 형성 방법 | |
KR20070051088A (ko) | 크랙방지용 홈을 구비한 반도체 웨이퍼 및 반도체 웨이퍼절단방법 | |
KR20090071769A (ko) | 반도체 소자 및 그 패드 형성방법 | |
CN104576560A (zh) | 裸片和芯片 | |
US8623229B2 (en) | Manufacturing techniques to limit damage on workpiece with varying topographies | |
JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
KR100591159B1 (ko) | 반도체 소자의 패드 오픈 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110620 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |