KR100236713B1 - 반도체장치의 범프(Bump) 형성방법 - Google Patents
반도체장치의 범프(Bump) 형성방법 Download PDFInfo
- Publication number
- KR100236713B1 KR100236713B1 KR1019960059062A KR19960059062A KR100236713B1 KR 100236713 B1 KR100236713 B1 KR 100236713B1 KR 1019960059062 A KR1019960059062 A KR 1019960059062A KR 19960059062 A KR19960059062 A KR 19960059062A KR 100236713 B1 KR100236713 B1 KR 100236713B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal film
- bump
- metal
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 94
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000126 substance Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052763 palladium Inorganic materials 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
범프 하부의 패드에 케미컬 또는 습기가 침투하는 것을 방지하는 반도체장치의 범프 형성방법에 관한 것이다.
본 발명은, 패드가 형성된 웨이퍼의 전면에 절연보호막을 형성한 후 상기 패드의 일부를 노출시키는 개구부를 형성하는 단계, 상기 개구부를 포함하는 웨이퍼 전면에 복수의 금속막을 적층하는 단계, 상기 개구부를 포함하는 상기 패드의 상측에 범프를 형성하는 단계, 상기 범프를 식각마스크로 하여 상기 최상층의 금속막을 식각하는 단계, 상기 소정의 패턴으로 식각된 최상층의 금속막을 식각마스크로 하여 그 하부의 금속막을 식각하는 단계; 및 상기 최상층의 금속막에 대하여 추가로 식각공정을 수행하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 금속막 하부의 패드가 습기 또는 케미컬에 노출되는 것을 방지할 수 있고, 향후 패드 및 범프의 크기가 작아져도 고집적화된 반도체장치를 제조할 수 있는 효과가 있다.
Description
본 발명은 반도체장치의 범프 형성방법에 관한 것으로서, 보다 상세하게는 범프 하부의 패드에 케미컬 또는 습기가 침투하는 것을 방지하는 반도체장치의 범프 형성방법에 관한 것이다.
통상, 반도체소자 제조공정에서는, 실리콘 웨이퍼 상에 산화공정, 사진식각공정, 확산공정, 금속공정 등을 반복 진행하여 특정회로를 형성한 후 웨이퍼 상에 새겨진 스크라이브 라인(Scribe line)을 따라 절단하여 다이(Die)를 형성한다.
이어서, 리드프레임(Lead frame) 패드(Pad) 위에 접착제를 떨어뜨린 후, 절단된 웨이퍼의 다이를 리드프레임 패드 위에 접착시키는 공정을 수행하고, 이어서 리드프레임 패드에 접착된 다이의 특성을 외부로 전달시키기 위하여 다이의 패드와 리드프레임의 리드를 연결시키는 와이어 본딩(Wire bonding)공정을 수행한다.
그런데, 반도체 제품중 웨이퍼에 반도체장치를 형성시키는 웨이퍼공정이 완료된 후 진행되는 본딩(Bonding)공정에서 와이어 본딩(Wire Bonding)을 사용하지 않고 이미 리드(Lead)가 만들어져 있는 필름을 사용하는 TAB(Tape Automated Bonding)으로 진행하는 제품이 있다.
상기 TAB 공정을 진행하기 위해서는 납도금된 필름과 칩 사이의 접착매개물인 범프를 웨이퍼 상에 형성하여야 한다.
도1 내지 도8은 종래의 반도체장치의 범프 형성방법을 설명하기 위한 공정도이다.
도1을 참조하면, 웨이퍼(10) 상부에 알루미늄(Al)을 전면도포한 후, 통상의 사진식각공정을 수행하여 알루미늄 패드(12)를 형성한다. 이어서 질화물(SiN) 등을 알루미늄 패드(12)가 형성된 웨이퍼(10) 상부에 전면도포하여 절연보호막(14)을 형성하고 사진식각공정을 수행하여 알루미늄 패드(12)의 일부가 노출되는 개구부를 형성한다. 이어서 알루미늄 패드(12)가 주변환경에 노출됨에 따라 알루미늄 패드(12) 상에 형성된 산화막(Al2O3)을 식각한다.
도2를 참조하면, 스퍼터링(Sputtering)공정에 의해서 하부의 알루미늄 패드(12) 및 절연보호막(14)과 우수한 밀착성을 가지고 있는 제 1 금속막(16)을 형성한다. 이어서, 후속공정에 의해서 형성되는 범프와 우수한 밀착성을 가지고, 후속되는 전해도금공정시 음극으로 작용할 수 있도록 우수한 전기전도성을 가지고, 후속공정에 의해서 형성되는 범프와 알루미늄 패드(12) 사이의 확산을 억제하여 깨지기 쉬운 중간금속 생성을 방지할 수 있는 제 2 금속막(18)을 제 1 금속막(16) 상부에 형성한다.
전술한 금속막(16,18)은 장벽(Barrier)으로서 작용하며 제작자의 의도에 따라서 최상부에 팔라듐(Pd)막 500 Å 정도, 중간부에 니켈(Ni)막 1700 Å 내지 3000 Å 정도, 최하부에 티타늄(Ti)막 1000 Å 정도의 3개의 막으로 형성할 수도 있다.
도3을 참조하면, 웨이퍼(10) 상에 포토레지스트를 전면도포한 후 후속공정에 의해서 범프가 형성될 부분이 개방되도록 노광 및 현상공정을 수행한다. 이에 따라 제 2 금속막(18)의 일부가 열린 포토레지스트 패턴(20)이 형성된다.
도4를 참조하면, 상기 노광 및 현상공정에 의해서 열린 일부 제 2 금속막(18)을 음극으로 사용하며 전해도금공정을 수행하여 웨이퍼(10) 상에 금(Au)성분의 범프(22)를 형성한다.
도5를 참조하면, 범프(22) 측벽에 도포된 포토레지스트 패턴(20)을 케미컬을 이용하여 제거하여 하부의 제 2 금속막(18)이 개방되도록 한다.
도6을 참조하면, 범프(22)를 식각마스크로 사용하며 제 2 금속막(18)을 1차 습식식각함에 따라서 범프(22)가 형성되지 않은 제 2 금속막(18) 및 범프(22)가 형성된 제 2 금속막(18) 하부의 가장자리 일부분이 언더컷(Undercut)된다.
도7을 참조하면, 전술한 제 2 금속막(18)을 1차 습식식각할 때는, 제 2 금속막(18)에서 식각된 일부의 제 2 금속막(18) 성분이 범프(22) 상부에 달라붙음으로 인해서 후속공정에서 범프(22)의 도전성 결함 등의 문제를 야기시킬 수 있다.
따라서, 상기 1차 습식식각공정에서 사용된 케미컬과 동일한 케미컬 즉 식각액을 이용하여 범프(22) 상부에 달라붙은 제 2 금속막(18) 성분을 제거하기 위하여 제 2 금속막(18)을 추가로 2차 습식각한다. 이에 따라서, 범퍼(22) 하부의 제 2 금속막(18)의 가장자리부분은 더욱 식각된다.
도8을 참조하면, 제 2 금속막(18)을 식각마스크로 사용하여 웨이퍼(10) 상에 형성된 제 1 금속막(16)을 제 2 금속막(18) 식각시 사용된 케미컬과 다른 케미컬을 이용하여 3차 습식식각함으로서 완전한 범퍼(22)가 형성된다. 이때, 상기 제 2 금속막(18)에 대한 추가 2차 습식식각에 의해서 식각된 제 2 금속막(18) 하부의 제 1 금속막(16)도 함께 식각되므로 인해서 개방된 알루미늄 패드(12)의 가장자리와 외부에 노출되는 제 1 금속막(16)의 가장자리 사이의 거리(d)는 아주 인접하게 된다.
그런데, 상기 제 2 금속막(18)을 추가로 2차 습식식각할 때, 범프(22) 하부의 제 2 금속막(18) 측벽이 심하게 식각되고 이어서 제 2 금속막(18)을 식각마스크로 사용하여 제 1 금속막(16)을 식각함에 따라서 제 2 금속막(18)의 식각된 영역 하부의 제 1 금속막(16)도 함께 식각되므로 인해서 알루미늄 패드(12)는 외부환경에 더욱 인접하게 되어 개구부 불량이 발생하게 되었다.
따라서, 주변환경의 습기 등과 범프형성후 진행되는 후속공정에 사용되는 케미컬(Chemical)이 알루미늄 패드에 용이하게 침투하여 소자불량을 발생시키고, 최근의 반도체 고집적화 추세에 따라 향후 알루미늄 패드 및 범프의 크기가 작아질 경우 제 1 금속막의 장벽특성이 떨어져 고집적화된 반도체장치를 제조하는데 장애 요인으로 작용하는 문제점이 있다.
본 발명의 목적은, 범프 하부의 패드에 케미컬 또는 습기가 침투하는 것을 방지하는 반도체장치의 범프 형성방법을 제공하는 데 있다.
본 발명의 다른 목적은, 향후 고집적화된 반도체장치를 제조할 수 있는 반도체장치의 범프 형성방법을 제공하는 데 있다.
도1 내지 도8은 종래의 반도체장치의 범프 형성방법을 설명하기 위한 공정도이다.
도9 및 도10은 본 발명에 따른 반도체장치의 범프 형성방법의 일 실시예를 설명하기 위한 공정도이다.
※도면의 주요부분에 대한 부호의 설명
10, 30 : 웨이퍼 12, 32 : 알루미늄 패드
14, 34 : 절연보호막 16, 36 : 제 1 금속막
18, 38 : 제 2 금속막 20, 40 : 포토레지스트 패턴
22, 42 : 범프
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 범프 형성방법은, 패드가 형성된 웨이퍼의 전면에 절연보호막을 형성한 후 상기 패드의 일부를 노출시키는 개구부를 형성하는 단계, 상기 개구부를 포함하는 웨이퍼 전면에 복수의 금속막을 적층하는 단계, 상기 개구부를 포함하는 상기 패드의 상측에 범프를 형성하는 단계, 상기 범프를 식각마스크로 하여 상기 최상층의 금속막을 식각하는 단계, 상기 소정의 패턴으로 식각된 최상층의 금속막을 식각마스크로 하여 그 하부의 금속막을 식각하는 단계; 및 상기 최상층의 금속막에 대하여 추가로 식각공정을 수행하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
상기 복수의 금속막은 2개 또는 3개의 금속막으로 형성할 수 있으며, 2개의 금속막으로 형성할 경우, 상위 구리(Cu)막 하위 티타늄(Ti)막으로 형성하거나, 상위 금(Au)막 하위 티타늄(Ti)과 텅스텐(W)이 합금된 금속막으로 형성하거나, 상위 금(Au)막 하위 티타늄(Ti)막으로 형성하거나, 상위 니켈(Ni)과 팔라듐(Pd)이 합금된 금속막 하위 팔라듐(Pd)막으로 형성할 수 있다.
또한, 3개의 금속막으로 형성할 경우, 상위 팔라듐(Pd)막 중위 니켈(Ni)막 하위 티타늄(Ti)막으로 형성할 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도9 및 도10은 본 발명에 따른 반도체장치의 범프 형성방법의 일 실시예를 설명하기 위한 공정도로서 종래의 반도체장치의 범프 형성방법과 중복되는 설명은 생략한다. 즉 도1 내지 도8은 본 발명의 실시예에도 동일하게 적용되는 공정 단면도들이다.
도9를 참조하면, 알루미늄 패드(32)가 형성된 웨이퍼(30) 전면에 절연보호막(34)을 형성한 후, 알루미늄 패드(32)의 일부를 노출시키는 개구부를 형성한다. 이어서 티타늄막, 티타늄과 텅스텐이 합금된 금속막 등의 제 1 금속막(36)을 형성한 후 구리막, 금막, 니켈과 팔라듐이 합금된 금속막 등의 제 2 금속막(38)을 형성한다.
이어서, 상기 개구부를 포함하는 알루미늄 패드(32)의 상측에 금성분의 범프(42)를 형성한 후 범프(42)를 식각마스크로 사용하고 염산(HCl), 질산(HNO3), 초산(CH3COOH)이 적당한 비율로 혼합된 왕수 등을 이용하여 1차 습식식각함에 따라서 범프(42)가 형성되지 않은 제 2 금속막(38) 및 범프(42)가 형성된 제 2 금속막(38) 하부의 가장자리 일부분이 언더컷된다.
이어서, 제 2 금속막(38)을 식각마스크로 사용하여 웨이퍼(30) 상에 형성된 제 1 금속막(36)을 플루오르화수소(HF) 등의 케미컬을 이용하여 2차 습식식각한다.
도10을 참조하면, 전술한 제 2 금속막(38)을 1차 습식식각할 때, 범프(42) 상부에는 제 2 금속막(38)의 일부가 달라붙음으로 인해서 후속공정에서 범프(42)의 도전성 결함 등의 문제를 야기시킬 수 있다.
따라서, 범프(42) 상부에 달라붙은 제 2 금속막(38) 성분을 제거하기 위하여 상기 1 차 습식식각공정을 진행할때와 동일한 케미컬 즉 왕수를 이용하여 제 2 금속막(38)을 추가로 3차 습식각한다. 이에 따라서, 범퍼(42) 상부에 달라붙은 제 2 금속막(38) 성분은 제거되고, 범퍼(42) 하부의 제 2 금속막(38)의 가장자리부분은 더욱 식각되나 제 1 금속막(36)은 식각되지 않아서 알루미늄 패드(32)의 가장자리와 외부에 노출되는 제 1 금속막(36)의 가장자리 사이의 거리(D)는 종래와 비교하여 길어지게 된다.
이어서, 고온에서 웨이퍼의 응력을 풀거나 결정구조를 균일하게 정렬시키는 어닐(Anneal)공정이 진행된다.
따라서, 본 발명에 의하면 웨이퍼 상에 적층된 복수의 금속막을 순차적으로 습식식각한 후, 최상위 금속막을 추가로 습식식각함으로서 패드 상부 금속막의 폭을 증가시킬 수 있으므로 종래의 개구부 불량을 방지할 수 있다.
그러므로, 금속막 하부의 패드가 주변환경에 인접하게 되어 주변환경의 습기 또는 후속공정에 사용되는 케미컬이 하부의 패드에 칩입하여 반도체소자의 불량을 초래하는 것을 방지할 수 있는 효과가 있다.
또한, 향후 반도체 고집적화 추세에 따라서 알루미늄 패드 및 범프의 크기가 작아져도 본 발명에 따라 패드 상부의 금속막의 폭이 증가되어 장벽특성을 유지할 수 있으므로 인해서 고집적화된 반도체장치를 제조할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (11)
- 패드가 형성된 웨이퍼의 전면에 절연보호막을 형성한 후 사진식각공정을 수행하여 상기 패드의 일부를 노출시키는 개구부를 형성하는 단계;상기 개구부를 포함하는 웨이퍼 전면에 서로 상이한 재질의 복수의 금속막을 순차적으로 적층하는 단계;상기 금속막 상에 포토레지스트를 도포한 후, 노광 및 현상공정을 수행하여 범프 형성용 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴 내에 범프용 물질을 필(Fill)하여 범프를 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계;상기 범프를 식각마스크로 하여 상기 금속막의 최상층을 1차 습식식각하는 단계;상기 소정의 패턴으로 식각된 최상층의 금속막을 식각마스크로 하여 그 하부의 금속막을 순차적으로 2차 습식식각하는 단계; 및상기 1차 습식식각에 의해서 상기 범프 상에 존재하는 최상층 금속막의 성분을 추가로 3차 습식식각하는 단계;를 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 범프 형성방법.
- 제 1 항에 있어서,상기 복수의 금속막 가운데 최상층 금속막과 그 하부의 다른 금속막은 서로 다른 케미컬을 이용하여 습식식각하는 것을 특징으로 하는 상기 반도체장치의 범프 형성방법.
- 제 1 항에 있어서,상기 복수의 금속막은 2개의 막으로 이루어짐을 특징으로 하는 상기 반도체장치의 범프 형성방법.
- 제 4 항에 있어서,상기 2개의 금속막 가운데 상위 금속막은 구리막이고, 하위 금속막은 티타늄막임을 특징으로 하는 상기 반도체장치의 범프 형성방법.
- 제 4 항에 있어서,상기 2개의 금속막 가운데 상위 금속막은 금막이고, 하위 금속막은 티타늄막과 텅스텐이 합금된 금속막임을 특징으로 하는 상기 반도체장치의 범프 형성방법.
- 제 4 항에 있어서,상기 2개의 금속막 가운데 상위 금속막은 금막이고, 하위 금속막은 티타늄막임을 특징으로 하는 상기 반도체장치의 범프 형성방법.
- 제 4 항에 있어서,상기 2개의 금속막 가운데 상위 금속막은 니켈과 팔라듐이 합금된 금속막이고, 하위 금속막은 팔라듐막임을 특징으로 하는 상기 반도체장치의 범프 형성방법.
- 제 1 항에 있어서,상기 복수의 금속막은 3개의 막으로 이루어짐을 특징으로 하는 상기 반도체장치의 범프 형성방법.
- 제 9 항에 있어서,상기 복수의 금속막은 상위 팔라듐막, 중위 팔라듐막, 하위 티타늄막임을 특징으로 하는 상기 반도체장치의 범프 형성방법.
- 제 1 항에 있어서,상기 범프는 금(Au)으로 형성됨을 특징으로 하는 상기 반도체장치의 범프 형성방법.
- 제 1 항에 있어서,상기 패드는 알루미늄(Al) 패드임을 특징으로 하는 상기 반도체장치의 범프 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960059062A KR100236713B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체장치의 범프(Bump) 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960059062A KR100236713B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체장치의 범프(Bump) 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980039944A KR19980039944A (ko) | 1998-08-17 |
| KR100236713B1 true KR100236713B1 (ko) | 2000-02-01 |
Family
ID=19484315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960059062A KR100236713B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체장치의 범프(Bump) 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100236713B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100523298B1 (ko) * | 1998-09-30 | 2006-03-03 | 삼성전자주식회사 | 금 범프가 형성된 반도체 칩과 그 제조방법 |
| JP2000223527A (ja) * | 1999-01-28 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置 |
-
1996
- 1996-11-28 KR KR1019960059062A patent/KR100236713B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980039944A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI334170B (en) | Methods of die sawing and structures formed thereby | |
| US6248962B1 (en) | Electrically conductive projections of the same material as their substrate | |
| KR100575591B1 (ko) | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 | |
| TWI325155B (en) | Metal reduction in wafer scribe area | |
| KR20070096016A (ko) | 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법 | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| TWI413188B (zh) | 導線結構及其形成方法 | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| KR100602131B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100236713B1 (ko) | 반도체장치의 범프(Bump) 형성방법 | |
| US7015129B2 (en) | Bond pad scheme for Cu process | |
| JPH10154670A (ja) | 半導体装置の製造方法 | |
| KR100712548B1 (ko) | 부양된 메탈라인을 갖는 웨이퍼 레벨 패키지 및 그 제조방법 | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100620911B1 (ko) | 반도체 소자의 골드 범프 제조방법 | |
| KR100874430B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20090194874A1 (en) | Semiconductor chip package and method for manufacturing thereof | |
| KR100278990B1 (ko) | 반도체장치의제조방법 | |
| KR100247700B1 (ko) | 반도체장치의 제조방법 | |
| TWI392070B (zh) | 半導體元件暨嵌埋有半導體元件之封裝基板及其製法 | |
| KR100866687B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
| KR100237671B1 (ko) | 반도체 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090914 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |