JPH10154670A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10154670A JPH10154670A JP8314712A JP31471296A JPH10154670A JP H10154670 A JPH10154670 A JP H10154670A JP 8314712 A JP8314712 A JP 8314712A JP 31471296 A JP31471296 A JP 31471296A JP H10154670 A JPH10154670 A JP H10154670A
- Authority
- JP
- Japan
- Prior art keywords
- metal pattern
- dicing line
- dicing
- semiconductor wafer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェーハにダイシングを行うと、ダイ
シングライン上のメタルパターンの端部が捲れ上がっ
て、インナリードやボンディングワイヤと接触し、電気
的不具合を起こしていた。 【解決手段】 半導体ウェーハ１１上にメタルパターン
１２、１３を形成し、表面全体に表面保護膜１４を堆積
し、メタルパターン１２、１３のうち少なくともダイシ
ングライン上のもの１２の表面が露出するように表面保
護膜１４をパターニングし、表面全体にバリアメタル１
５を堆積し、バリアメタル１５のうちダイシングライン
上のものと、メタルパターン１２、１３のうちダイシン
グライン上のもの１２とを同時にエッチングにより除去
し、メタルパターン１２が除去されたダイシングライン
に沿って、半導体ウェーハ１１にダイシングを行うこと
で、ダイシングにより捲れ上がったメタルパターンの端
部がインナリードやボンディングワイヤと接触して不良
を起こすことを防止する。
シングライン上のメタルパターンの端部が捲れ上がっ
て、インナリードやボンディングワイヤと接触し、電気
的不具合を起こしていた。 【解決手段】 半導体ウェーハ１１上にメタルパターン
１２、１３を形成し、表面全体に表面保護膜１４を堆積
し、メタルパターン１２、１３のうち少なくともダイシ
ングライン上のもの１２の表面が露出するように表面保
護膜１４をパターニングし、表面全体にバリアメタル１
５を堆積し、バリアメタル１５のうちダイシングライン
上のものと、メタルパターン１２、１３のうちダイシン
グライン上のもの１２とを同時にエッチングにより除去
し、メタルパターン１２が除去されたダイシングライン
に沿って、半導体ウェーハ１１にダイシングを行うこと
で、ダイシングにより捲れ上がったメタルパターンの端
部がインナリードやボンディングワイヤと接触して不良
を起こすことを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に半導体ウェーハをダイシングする前の
製造工程に関するものである。
法に係わり、特に半導体ウェーハをダイシングする前の
製造工程に関するものである。
【０００２】
【従来の技術】半導体ウェーハをダイシングする場合
に、ダイシングライン上にはマスク合わせ用のマークや
品質管理マーク等、製造上不可欠なパターンが各層に存
在している。一般には、このようなマークはメタルパタ
ーンやシリコン酸化膜等によって形成されている。
に、ダイシングライン上にはマスク合わせ用のマークや
品質管理マーク等、製造上不可欠なパターンが各層に存
在している。一般には、このようなマークはメタルパタ
ーンやシリコン酸化膜等によって形成されている。
【０００３】従来は、メタルパターンから成るマークを
半導体ウェーハ上に残した状態で半導体ウェーハのダイ
シングを行い、半導体チップを切り出してパッケージン
グを行っていた。しかし、ダイシングを行うと、マーク
を構成するメタルパターンの端部が捲れ上がる。この結
果、ＴＡＢ（Tape Automated Bonding）パッケージング
あるいはワイヤボンディングパッケージングを行う際
に、次のような問題が生じていた。
半導体ウェーハ上に残した状態で半導体ウェーハのダイ
シングを行い、半導体チップを切り出してパッケージン
グを行っていた。しかし、ダイシングを行うと、マーク
を構成するメタルパターンの端部が捲れ上がる。この結
果、ＴＡＢ（Tape Automated Bonding）パッケージング
あるいはワイヤボンディングパッケージングを行う際
に、次のような問題が生じていた。
【０００４】ＴＡＢパッケージングでは、インナリード
と、半導体チップのエッジ部分で捲れ上がったメタルパ
ターンとが接触し、メタルパターンを介して隣接する端
子間で短絡が発生する。あるいは、半導体チップのエッ
ジ部分に存在するデバイス特性モニタパターン等の基板
とコンタクトされたメタルパターンが、インナリードと
接触し、ｐ型半導体基板は接地端子と短絡し、ｎ型半導
体基板は電源端子と短絡する。
と、半導体チップのエッジ部分で捲れ上がったメタルパ
ターンとが接触し、メタルパターンを介して隣接する端
子間で短絡が発生する。あるいは、半導体チップのエッ
ジ部分に存在するデバイス特性モニタパターン等の基板
とコンタクトされたメタルパターンが、インナリードと
接触し、ｐ型半導体基板は接地端子と短絡し、ｎ型半導
体基板は電源端子と短絡する。
【０００５】ワイヤボンディングパッケージングでは、
ボンディングワイヤと、半導体チップのエッジ部分のメ
タルパターンとが接触し、メタルパターンを介して隣接
する端子間で短絡が発生する。あるいは、半導体チップ
のエッジ部分における基板とコンタクトされたメタルパ
ターンが、ボンディングワイヤと接触し、ｐ型半導体基
板は接地端子と短絡し、ｎ型半導体基板は電源端子と短
絡する。
ボンディングワイヤと、半導体チップのエッジ部分のメ
タルパターンとが接触し、メタルパターンを介して隣接
する端子間で短絡が発生する。あるいは、半導体チップ
のエッジ部分における基板とコンタクトされたメタルパ
ターンが、ボンディングワイヤと接触し、ｐ型半導体基
板は接地端子と短絡し、ｎ型半導体基板は電源端子と短
絡する。
【０００６】
【発明が解決しようとする課題】上述のように、従来は
ダイシング時に捲れ上がったメタルパターンが電気的特
性上の不具合を引き起こすという問題があった。
ダイシング時に捲れ上がったメタルパターンが電気的特
性上の不具合を引き起こすという問題があった。
【０００７】本発明は上記事情に鑑みてなされたもの
で、ダイシングライン上に存在するメタルパターンによ
って電気的不具合が生じるのを防ぐことが可能な半導体
装置の製造方法を提供することを目的とする。
で、ダイシングライン上に存在するメタルパターンによ
って電気的不具合が生じるのを防ぐことが可能な半導体
装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウェーハの表面上にメタルパターンを
形成する工程と、前記メタルパターンのうち、ダイシン
グライン上に位置するものを、ダイシングを行う前に除
去する工程とを備えることを特徴とする。
造方法は、半導体ウェーハの表面上にメタルパターンを
形成する工程と、前記メタルパターンのうち、ダイシン
グライン上に位置するものを、ダイシングを行う前に除
去する工程とを備えることを特徴とする。
【０００９】あるいは、本発明の他の製造方法は、半導
体ウェーハの表面上に、メタルパターンを形成する工程
と、表面全体に表面保護膜を堆積し、前記メタルパター
ンのうち少なくともダイシングライン上の部分の表面が
露出するように前記表面保護膜をパターニングする工程
と、表面全体にバリアメタルを堆積し、前記バリアメタ
ルのうち少なくともダイシングライン上の部分と、前記
メタルパターンのうちダイシングライン上の部分とを同
時にエッチングにより除去する工程と、前記メタルパタ
ーンが除去されたダイシングラインに沿って、前記半導
体ウェーハにダイシングを行う工程とを備えている。
体ウェーハの表面上に、メタルパターンを形成する工程
と、表面全体に表面保護膜を堆積し、前記メタルパター
ンのうち少なくともダイシングライン上の部分の表面が
露出するように前記表面保護膜をパターニングする工程
と、表面全体にバリアメタルを堆積し、前記バリアメタ
ルのうち少なくともダイシングライン上の部分と、前記
メタルパターンのうちダイシングライン上の部分とを同
時にエッチングにより除去する工程と、前記メタルパタ
ーンが除去されたダイシングラインに沿って、前記半導
体ウェーハにダイシングを行う工程とを備えている。
【００１０】または、本発明の他の方法は、メタルパタ
ーンと表面保護膜を形成した後、バリアメタルを堆積せ
ずに、表面全体にレジストを塗布し、ダイシングライン
上の領域を除去して他の部分を覆うようにレジスト膜を
形成する工程と、前記レジスト膜をマスクとして、ダイ
シングライン上の前記メタルパターンをエッチングによ
り除去する工程とを備えている。
ーンと表面保護膜を形成した後、バリアメタルを堆積せ
ずに、表面全体にレジストを塗布し、ダイシングライン
上の領域を除去して他の部分を覆うようにレジスト膜を
形成する工程と、前記レジスト膜をマスクとして、ダイ
シングライン上の前記メタルパターンをエッチングによ
り除去する工程とを備えている。
【００１１】さらに本発明の他の方法は、メタルパター
ンを形成した後、表面全体に表面保護膜を堆積して、ダ
イシングライン以外の領域において所定のパターンが得
られるようにパターニングを行う工程と、レーザを照射
して、少なくともダイシングライン上の前記表面保護膜
と前記メタルパターンとを除去する工程とを備えてい
る。
ンを形成した後、表面全体に表面保護膜を堆積して、ダ
イシングライン以外の領域において所定のパターンが得
られるようにパターニングを行う工程と、レーザを照射
して、少なくともダイシングライン上の前記表面保護膜
と前記メタルパターンとを除去する工程とを備えてい
る。
【００１２】ここで、前記メタルパターンは、アルミニ
ウム、銅、アルミニウムとシリコンと銅との混合、又は
アルミニウムと銅との混合のいずれか一つから成り、前
記表面保護膜は、リンシリケートガラス、酸化シリコ
ン、窒化シリコン、又はポリイミド、リンシリケートガ
ラス及び窒化シリコン、リンシリケートガラス及びポリ
イミド、リンシリケートガラス及び窒化シリコン及びポ
リイミド、酸化シリコン及び窒化シリコン、酸化シリコ
ン及びポリイミド、酸化シリコン及び窒化シリコン及び
ポリミドのいずれか一つから成るのであってもよい。
ウム、銅、アルミニウムとシリコンと銅との混合、又は
アルミニウムと銅との混合のいずれか一つから成り、前
記表面保護膜は、リンシリケートガラス、酸化シリコ
ン、窒化シリコン、又はポリイミド、リンシリケートガ
ラス及び窒化シリコン、リンシリケートガラス及びポリ
イミド、リンシリケートガラス及び窒化シリコン及びポ
リイミド、酸化シリコン及び窒化シリコン、酸化シリコ
ン及びポリイミド、酸化シリコン及び窒化シリコン及び
ポリミドのいずれか一つから成るのであってもよい。
【００１３】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
【００１４】図１に、第１の実施の形態による半導体装
置の製造方法の手順を工程別に示す。この第１の実施の
形態による方法は、ＴＡＢパッケージングを行う時に用
いられる。
置の製造方法の手順を工程別に示す。この第１の実施の
形態による方法は、ＴＡＢパッケージングを行う時に用
いられる。
【００１５】図１（ａ）において、半導体ウェーハ１１
の表面上に、Ａｌ−Ｓｉ−Ｃｕで構成されたメタル層
を、スパッタリングにより約１００００オングストロー
ムの膜厚で堆積する。写真蝕刻法、エッチング技術を用
いてパターニングを行い、ボンディング用パッド１３
と、マスク合せ用、品質管理用、デバイス特性モニタ用
等のためのメタルパターン１２とを同時に形成する。メ
タルパターン１２は、ダイシングライン上に位置してい
る。表面全体に表面保護膜としてリンシリケートガラス
（ＰＳＧ）をＣＶＤ法により４０００オングストローム
の膜厚で堆積する。このＰＳＧ膜１４をパターニングし
て、ボンディング用パッド１３の表面を開孔する。この
時に、同時にダイシングライン上のメタルパターン１２
の全面を露出させる。
の表面上に、Ａｌ−Ｓｉ−Ｃｕで構成されたメタル層
を、スパッタリングにより約１００００オングストロー
ムの膜厚で堆積する。写真蝕刻法、エッチング技術を用
いてパターニングを行い、ボンディング用パッド１３
と、マスク合せ用、品質管理用、デバイス特性モニタ用
等のためのメタルパターン１２とを同時に形成する。メ
タルパターン１２は、ダイシングライン上に位置してい
る。表面全体に表面保護膜としてリンシリケートガラス
（ＰＳＧ）をＣＶＤ法により４０００オングストローム
の膜厚で堆積する。このＰＳＧ膜１４をパターニングし
て、ボンディング用パッド１３の表面を開孔する。この
時に、同時にダイシングライン上のメタルパターン１２
の全面を露出させる。
【００１６】図１（ｂ）のように、Ａｌとの相性が良い
Ｔｉを下層とし、後述するＴＡＢ用のＡｕバンプとの接
合強度を高めるためにＡｕとの相性が良いＰｄを上層と
するＴｉ−Ｎｉ−Ｐｄで構成されたバリアメタル層１５
を、表面全体にスパッタリングにより堆積し、Ａｕバン
プを形成する部分のみ開孔したレジスト膜３５を形成す
る。バリアメタル層の膜厚は、例えばＴｉが１０００オ
ングストローム、Ｎｉが３０００オングストローム、Ｐ
ｄが５００オングストロームとする。
Ｔｉを下層とし、後述するＴＡＢ用のＡｕバンプとの接
合強度を高めるためにＡｕとの相性が良いＰｄを上層と
するＴｉ−Ｎｉ−Ｐｄで構成されたバリアメタル層１５
を、表面全体にスパッタリングにより堆積し、Ａｕバン
プを形成する部分のみ開孔したレジスト膜３５を形成す
る。バリアメタル層の膜厚は、例えばＴｉが１０００オ
ングストローム、Ｎｉが３０００オングストローム、Ｐ
ｄが５００オングストロームとする。
【００１７】図１（ｃ）に示されたように、ボンディン
グ用パッド１３上のバリアメタル層１５の表面に、Ａｕ
バンプ１６をメッキにて形成し、レジスト膜３５を剥離
する。このＡｕバンプ１６をマスクとして、バリアメタ
ル層１５のうちＡｕバンプ１６が形成されていない不要
な部分を、塩素系ガスを用いた反応性イオンエッチング
（ＲＩＥ）にて除去すると同時に、ダイシングライン上
のメタルパターン１２を除去する。この後、ダイシング
ラインに沿って半導体ウェーハ１１にダイシングを行
い、複数の半導体チップに分割する。
グ用パッド１３上のバリアメタル層１５の表面に、Ａｕ
バンプ１６をメッキにて形成し、レジスト膜３５を剥離
する。このＡｕバンプ１６をマスクとして、バリアメタ
ル層１５のうちＡｕバンプ１６が形成されていない不要
な部分を、塩素系ガスを用いた反応性イオンエッチング
（ＲＩＥ）にて除去すると同時に、ダイシングライン上
のメタルパターン１２を除去する。この後、ダイシング
ラインに沿って半導体ウェーハ１１にダイシングを行
い、複数の半導体チップに分割する。
【００１８】次に本発明の第２の実施の形態による半導
体装置の製造方法について、図２を用いて述べる。本実
施の形態は、ワイヤボンディングを用いてパッケージン
グを行う場合に用いられる方法に関する。
体装置の製造方法について、図２を用いて述べる。本実
施の形態は、ワイヤボンディングを用いてパッケージン
グを行う場合に用いられる方法に関する。
【００１９】図２（ａ）に示されたように、半導体ウェ
ーハ２１の表面上にＡｌ−Ｓｉ−Ｃｕで構成されたメタ
ル層を、スパッタリングにより約１００００オングスト
ロームの膜厚で堆積する。第１の実施の形態と同様にメ
タル層にパターニングを行い、ボンディング用パッド２
３と、マスク合せ用、品質管理用、デバイス特性モニタ
用等のためのメタルパターン２２とを同時に形成する。
ーハ２１の表面上にＡｌ−Ｓｉ−Ｃｕで構成されたメタ
ル層を、スパッタリングにより約１００００オングスト
ロームの膜厚で堆積する。第１の実施の形態と同様にメ
タル層にパターニングを行い、ボンディング用パッド２
３と、マスク合せ用、品質管理用、デバイス特性モニタ
用等のためのメタルパターン２２とを同時に形成する。
【００２０】表面全体にＰＳＧをＣＶＤ法により４００
０オングストロームの膜厚で堆積し、ＰＳＧ膜２４をパ
ターニングしてボンディング用パッド２３の表面を開孔
する。同時に、ダイシングライン上のメタルパターン２
２の全面を露出させる。
０オングストロームの膜厚で堆積し、ＰＳＧ膜２４をパ
ターニングしてボンディング用パッド２３の表面を開孔
する。同時に、ダイシングライン上のメタルパターン２
２の全面を露出させる。
【００２１】図２（ｂ）のように、表面全体にレジスト
を塗布し、ダイシングラインの領域を除去して他の部分
を覆うレジスト膜２５を形成する。このレジスト膜２５
をマスクとして、ダイシングライン上のメタルパターン
２２をエッチングにより除去する。図２（ｃ）に示され
たように、ダイシングラインの領域以外を覆うレジスト
膜２５を剥離する。この後、ダイシングラインに沿って
ダイシングを行い、複数の半導体チップに分割してそれ
ぞれワイヤボンディングを行う。
を塗布し、ダイシングラインの領域を除去して他の部分
を覆うレジスト膜２５を形成する。このレジスト膜２５
をマスクとして、ダイシングライン上のメタルパターン
２２をエッチングにより除去する。図２（ｃ）に示され
たように、ダイシングラインの領域以外を覆うレジスト
膜２５を剥離する。この後、ダイシングラインに沿って
ダイシングを行い、複数の半導体チップに分割してそれ
ぞれワイヤボンディングを行う。
【００２２】上記第１、第２の実施の形態では、いずれ
もダイシングライン上のメタルパターンをエッチングに
より除去する。これに対し、第３の実施の形態のように
機械的にメタルパターンを除去することもできる。
もダイシングライン上のメタルパターンをエッチングに
より除去する。これに対し、第３の実施の形態のように
機械的にメタルパターンを除去することもできる。
【００２３】図３（ａ）に示されるように、半導体ウェ
ーハ３１の表面上に、Ａｌ−Ｓｉ−Ｃｕで構成されたメ
タル層をスパッタリングにより約１００００オングスト
ロームの膜厚で堆積する。このメタル層にパターニング
を行い、ボンディング用パッド３３と、マスク合せ用、
品質管理用、デバイス特性モニタ用等のためのメタルパ
ターン３２とを同時に形成する。
ーハ３１の表面上に、Ａｌ−Ｓｉ−Ｃｕで構成されたメ
タル層をスパッタリングにより約１００００オングスト
ロームの膜厚で堆積する。このメタル層にパターニング
を行い、ボンディング用パッド３３と、マスク合せ用、
品質管理用、デバイス特性モニタ用等のためのメタルパ
ターン３２とを同時に形成する。
【００２４】表面全体にＰＳＧをＣＶＤ法により４００
０オングストロームの膜厚で堆積し、ＰＳＧ膜３４にパ
ターニングを行ってボンディング用パッド３３の表面を
開孔する。上記第２の実施の形態とは異なり、この段階
でダイシングライン上のメタルパターン３２の表面は露
出されずにＰＳＧ膜３４によって覆われている。
０オングストロームの膜厚で堆積し、ＰＳＧ膜３４にパ
ターニングを行ってボンディング用パッド３３の表面を
開孔する。上記第２の実施の形態とは異なり、この段階
でダイシングライン上のメタルパターン３２の表面は露
出されずにＰＳＧ膜３４によって覆われている。
【００２５】図３（ｂ）のように、レーザを照射してダ
イシングライン上のＰＳＧ膜３４、メタルパターン３
２、及び基板ウェーハ３１の表面を除去する。この後、
ダイシングを行って半導体チップに分割し、ボンディン
グ用パッド３３にワイヤボンディングを行う。
イシングライン上のＰＳＧ膜３４、メタルパターン３
２、及び基板ウェーハ３１の表面を除去する。この後、
ダイシングを行って半導体チップに分割し、ボンディン
グ用パッド３３にワイヤボンディングを行う。
【００２６】上記第１〜第３の実施の形態によれば、ダ
イシング前にダイシングライン上のメタルパターンを除
去するため、ダイシングにより捲れ上がったメタルパタ
ーンがＴＡＢパッケージのインナリード、又はワイヤボ
ンディングパッケージにおけるボンディングワイヤに接
触せず、電気的特性上の不具合を防止することができ
る。
イシング前にダイシングライン上のメタルパターンを除
去するため、ダイシングにより捲れ上がったメタルパタ
ーンがＴＡＢパッケージのインナリード、又はワイヤボ
ンディングパッケージにおけるボンディングワイヤに接
触せず、電気的特性上の不具合を防止することができ
る。
【００２７】但し、上述した実施の形態はいずれも一例
であり、本発明を限定するものではない。例えば、メタ
ルパターンには、Ａｌ−Ｓｉ−Ｃｕの他に、Ａｌ、Ｃ
ｕ，Ａｌ−Ｃｕ合金や、Ｔｉ、Ｗ、ＴｉＮ等の高融点金
属等を用いることができる。
であり、本発明を限定するものではない。例えば、メタ
ルパターンには、Ａｌ−Ｓｉ−Ｃｕの他に、Ａｌ、Ｃ
ｕ，Ａｌ−Ｃｕ合金や、Ｔｉ、Ｗ、ＴｉＮ等の高融点金
属等を用いることができる。
【００２８】また、表面保護膜として、ＰＳＧの他に、
酸化シリコン、プラズマＳｉＮ、ポリイミド、リンシリ
ケートガラス及び窒化シリコン、リンシリケートガラス
及びポリイミド、リンシリケートガラス及び窒化シリコ
ン及びポリイミド、酸化シリコン及び窒化シリコン、酸
化シリコン及びポリイミド、酸化シリコン及び窒化シリ
コン及びポリミド等を用いてもよい。バリアメタルとし
て、Ｔｉ−Ｎｉ−Ｐｄの他に、Ｃｕ−Ｃｒ、Ａｕ−Ｐｄ
−Ｔｉ、Ｔｉ−Ｗ−Ｐｔ、Ａｕ−Ｐｔ−Ｔｉ等を用いる
ことができる。この場合に、直接接触する下部の膜及び
上部の膜とそれぞれ相性の良い材料を選ぶのが望まし
い。
酸化シリコン、プラズマＳｉＮ、ポリイミド、リンシリ
ケートガラス及び窒化シリコン、リンシリケートガラス
及びポリイミド、リンシリケートガラス及び窒化シリコ
ン及びポリイミド、酸化シリコン及び窒化シリコン、酸
化シリコン及びポリイミド、酸化シリコン及び窒化シリ
コン及びポリミド等を用いてもよい。バリアメタルとし
て、Ｔｉ−Ｎｉ−Ｐｄの他に、Ｃｕ−Ｃｒ、Ａｕ−Ｐｄ
−Ｔｉ、Ｔｉ−Ｗ−Ｐｔ、Ａｕ−Ｐｔ−Ｔｉ等を用いる
ことができる。この場合に、直接接触する下部の膜及び
上部の膜とそれぞれ相性の良い材料を選ぶのが望まし
い。
【００２９】バンプとしては、Ａｕの他にＳｎＰｂ、Ｃ
ｕ、Ａｕ−Ｃｕ、Ａｕ−Ｎｉ等を用いてもよい。
ｕ、Ａｕ−Ｃｕ、Ａｕ−Ｎｉ等を用いてもよい。
【００３０】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、半導体ウェーハにダイシングを
行う前に、ダイシングライン上のメタルパターンを除去
することで、ダイシングにより捲れ上がったメタルパタ
ーンがインナリードやボンディングワイヤと接触して不
具合を起こすことを防止し、信頼性を向上させることが
できる。
置の製造方法によれば、半導体ウェーハにダイシングを
行う前に、ダイシングライン上のメタルパターンを除去
することで、ダイシングにより捲れ上がったメタルパタ
ーンがインナリードやボンディングワイヤと接触して不
具合を起こすことを防止し、信頼性を向上させることが
できる。
【図１】本発明の第１の実施の形態による半導体装置の
製造方法を工程別に示した素子の縦断面図。
製造方法を工程別に示した素子の縦断面図。
【図２】本発明の第２の実施の形態による半導体装置の
製造方法を工程別に示した素子の縦断面図。
製造方法を工程別に示した素子の縦断面図。
【図３】本発明の第３の実施の形態による半導体装置の
製造方法を工程別に示した素子の縦断面図。
製造方法を工程別に示した素子の縦断面図。
１１、２１、３１ 半導体ウェーハ １２、２２、３２ メタルパターン １３、２３、３３ ボンディング用パッド １４、２４、３４、３４ ＰＳＧ膜 １５ バリアメタル層 １６ バンプ ２５，３５ レジスト膜
Claims (5)
- 【請求項１】半導体ウェーハの表面上にメタルパターン
を形成する工程と、 前記メタルパターンのうち、ダイシングライン上に位置
するものを、ダイシングを行う前に除去する工程と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項２】半導体ウェーハの表面上に、メタルパター
ンを形成する工程と、 表面全体に表面保護膜を堆積し、前記メタルパターンの
うち少なくともダイシングライン上の部分の表面が露出
するように前記表面保護膜をパターニングする工程と、 表面全体にバリアメタルを堆積し、前記バリアメタルの
うち少なくともダイシングライン上の部分と、前記メタ
ルパターンのうちダイシングライン上の部分とを同時に
エッチングにより除去する工程と、 前記メタルパターンが除去されたダイシングラインに沿
って、前記半導体ウェーハにダイシングを行う工程と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項３】半導体ウェーハの表面上に、メタルパター
ンを形成する工程と、 表面全体に表面保護膜を堆積し、前記メタルパターンの
うち少なくともダイシングライン上の部分の表面が露出
するように前記表面保護膜をパターニングする工程と、 表面全体にレジストを塗布し、ダイシングライン上の領
域を除去して他の部分を覆うようにパターニングされた
レジスト膜を形成する工程と、 前記レジスト膜をマスクとして、ダイシングライン上の
前記メタルパターンをエッチングにより除去する工程
と、 前記メタルパターンが除去されたダイシングラインに沿
って、前記半導体ウェーハにダイシングを行う工程と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項４】半導体ウェーハの表面上に、メタルパター
ンを形成する工程と、 表面全体に表面保護膜を堆積して、ダイシングライン以
外の領域において所定のパターンが得られるようにパタ
ーニングを行う工程と、 レーザを照射して、ダイシングライン上の前記表面保護
膜と前記メタルパターンとを除去する工程と、 前記メタルパターンが除去されたダイシングラインに沿
って、前記半導体ウェーハにダイシングを行う工程と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項５】前記メタルパターンは、アルミニウム、
銅、アルミニウムとシリコンと銅との混合、又はアルミ
ニウムと銅との混合のいずれか一つから成り、前記表面
保護膜は、リンシリケートガラス、酸化シリコン、窒化
シリコン、ポリイミド、リンシリケートガラス及び窒化
シリコン、リンシリケートガラス及びポリイミド、リン
シリケートガラス及び窒化シリコン及びポリイミド、酸
化シリコン及び窒化シリコン、酸化シリコン及びポリイ
ミド、酸化シリコン及び窒化シリコン及びポリミドのい
ずれか一つから成ることを特徴とする請求項２乃至４の
いずれかに記載された半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8314712A JPH10154670A (ja) | 1996-11-26 | 1996-11-26 | 半導体装置の製造方法 |
| US08/979,782 US5895226A (en) | 1996-11-26 | 1997-11-26 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8314712A JPH10154670A (ja) | 1996-11-26 | 1996-11-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10154670A true JPH10154670A (ja) | 1998-06-09 |
Family
ID=18056661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8314712A Pending JPH10154670A (ja) | 1996-11-26 | 1996-11-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5895226A (ja) |
| JP (1) | JPH10154670A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6511897B2 (en) | 2001-02-13 | 2003-01-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device as well as reticle and wafer used therein |
| JP2006516824A (ja) * | 2003-01-27 | 2006-07-06 | フリースケール セミコンダクター インコーポレイテッド | ウエハ・スクライブ領域の金属低減 |
| JP2009111187A (ja) * | 2007-10-30 | 2009-05-21 | Denso Corp | 半導体装置 |
| JP2012529772A (ja) * | 2009-06-10 | 2012-11-22 | ブリッジラックス インコーポレイテッド | 基板から電気的に絶縁されたｐ型およびｎ型のコンタクトをもつ薄膜ＬＥＤ |
| JP2013143500A (ja) * | 2012-01-11 | 2013-07-22 | Denso Corp | 半導体装置の製造方法及び加工装置 |
| JP2014053549A (ja) * | 2012-09-10 | 2014-03-20 | Lapis Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100339433B1 (ko) | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체소자의 금속층 및 그 형성방법 |
| TW504774B (en) * | 2001-07-05 | 2002-10-01 | Chipbond Technology Corp | System and method of laser die-sintering and the die sintered by laser |
| WO2003025982A1 (en) * | 2001-09-17 | 2003-03-27 | Advion Biosciences, Inc. | Uniform patterning for deep reactive ion etching |
| JP4322181B2 (ja) * | 2004-07-29 | 2009-08-26 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US8642446B2 (en) * | 2010-09-27 | 2014-02-04 | Stats Chippac, Ltd. | Semiconductor device and method of forming protective structure around semiconductor die for localized planarization of insulating layer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4713518A (en) * | 1984-06-08 | 1987-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device manufacturing methods |
| US5151389A (en) * | 1990-09-10 | 1992-09-29 | Rockwell International Corporation | Method for dicing semiconductor substrates using an excimer laser beam |
| EP0658944B1 (en) * | 1993-12-14 | 2009-04-15 | Spectrolab, Inc. | Thin semiconductor device and method of fabrication |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
-
1996
- 1996-11-26 JP JP8314712A patent/JPH10154670A/ja active Pending
-
1997
- 1997-11-26 US US08/979,782 patent/US5895226A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6511897B2 (en) | 2001-02-13 | 2003-01-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device as well as reticle and wafer used therein |
| JP2006516824A (ja) * | 2003-01-27 | 2006-07-06 | フリースケール セミコンダクター インコーポレイテッド | ウエハ・スクライブ領域の金属低減 |
| JP2009111187A (ja) * | 2007-10-30 | 2009-05-21 | Denso Corp | 半導体装置 |
| JP2012529772A (ja) * | 2009-06-10 | 2012-11-22 | ブリッジラックス インコーポレイテッド | 基板から電気的に絶縁されたｐ型およびｎ型のコンタクトをもつ薄膜ＬＥＤ |
| JP2014099668A (ja) * | 2009-06-10 | 2014-05-29 | Toshiba Techno Center Inc | 半導体装置の製造方法 |
| US9142742B2 (en) | 2009-06-10 | 2015-09-22 | Kabushiki Kaisha Toshiba | Thin-film LED with P and N contacts electrically isolated from the substrate |
| JP2013143500A (ja) * | 2012-01-11 | 2013-07-22 | Denso Corp | 半導体装置の製造方法及び加工装置 |
| JP2014053549A (ja) * | 2012-09-10 | 2014-03-20 | Lapis Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5895226A (en) | 1999-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528064B2 (en) | Interconnect structures with bond-pads and methods of forming bump sites on bond-pads | |
| US6204074B1 (en) | Chip design process for wire bond and flip-chip package | |
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| US7517797B2 (en) | Carrier for wafer-scale package, wafer-scale package including the carrier, and methods | |
| JP3848080B2 (ja) | 半導体装置の製造方法 | |
| US7855103B2 (en) | Wirebond structure and method to connect to a microelectronic die | |
| US20070224798A1 (en) | Semiconductor device and medium of fabricating the same | |
| US6954001B2 (en) | Semiconductor device including a diffusion layer | |
| JPH10154670A (ja) | 半導体装置の製造方法 | |
| JP2001015516A (ja) | 半導体装置及びその製造方法 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| US7327031B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009508326A (ja) | 半導体デバイスの電極のための保護バリア層 | |
| JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
| US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JPH08162456A (ja) | バンプの製造方法 | |
| JPH07201865A (ja) | バンプを備えた半導体装置 | |
| JP2005039170A (ja) | 半導体装置及びその製造方法 | |
| JP5005521B2 (ja) | 半導体装置の製造方法、および半導体装置 | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JP2003092353A (ja) | 半導体装置及びその製造方法 | |
| JPH03266446A (ja) | 半導体装置の製造方法 | |
| JP2000228486A (ja) | 半導体チップおよびチップ・オン・チップ構造の半導体装置 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JP2000031146A (ja) | 半導体装置およびその製造方法 |