JP2000228486A - 半導体チップおよびチップ・オン・チップ構造の半導体装置 - Google Patents
半導体チップおよびチップ・オン・チップ構造の半導体装置Info
- Publication number
- JP2000228486A JP2000228486A JP11029844A JP2984499A JP2000228486A JP 2000228486 A JP2000228486 A JP 2000228486A JP 11029844 A JP11029844 A JP 11029844A JP 2984499 A JP2984499 A JP 2984499A JP 2000228486 A JP2000228486 A JP 2000228486A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor chip
- film
- chip
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
(57)【要約】
【解決手段】２次配線１３Ａ，１３Ｂおよび層間絶縁膜
１２の表面は、絶縁性を有する表面保護膜１４で覆われ
ている。表面保護膜１４には、開口部２０Ａ，２０Ｂ
が、それぞれ２次配線１３Ａ，１３Ｂに臨んで形成され
ている。これにより、２次配線１３Ａ，１３Ｂの表面
は、それぞれ開口部２０Ａ，２０Ｂを介して表面保護膜
１４から露出しており、この露出した２次配線１３Ａ，
１３Ｂ上には、耐酸化性の金属からなる金属被覆膜１５
が形成されている。 【効果】電流は２次配線１３Ａ，１３Ｂおよび金属被覆
膜１５に流れることになるので、配線全体としての断面
積が大きくなり、配線抵抗が小さくなる。また、金属被
覆膜１５が耐酸化性の金属で構成されているから、２次
配線１３Ａ，１３Ｂが表面保護膜１４から露出していて
も、その露出している部分が酸化による腐食を受けるそ
れがない。
１２の表面は、絶縁性を有する表面保護膜１４で覆われ
ている。表面保護膜１４には、開口部２０Ａ，２０Ｂ
が、それぞれ２次配線１３Ａ，１３Ｂに臨んで形成され
ている。これにより、２次配線１３Ａ，１３Ｂの表面
は、それぞれ開口部２０Ａ，２０Ｂを介して表面保護膜
１４から露出しており、この露出した２次配線１３Ａ，
１３Ｂ上には、耐酸化性の金属からなる金属被覆膜１５
が形成されている。 【効果】電流は２次配線１３Ａ，１３Ｂおよび金属被覆
膜１５に流れることになるので、配線全体としての断面
積が大きくなり、配線抵抗が小さくなる。また、金属被
覆膜１５が耐酸化性の金属で構成されているから、２次
配線１３Ａ，１３Ｂが表面保護膜１４から露出していて
も、その露出している部分が酸化による腐食を受けるそ
れがない。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップお
よび半導体チップの表面に他の半導体チップを重ね合わ
せて接合するチップ・オン・チップ構造の半導体装置に
関する。
よび半導体チップの表面に他の半導体チップを重ね合わ
せて接合するチップ・オン・チップ構造の半導体装置に
関する。
【０００２】
【従来の技術】半導体チップの配線は、コストを低く抑
えるために、アルミニウムおよび銅などの合金を用いて
構成されているのが一般的である。このアルミニウムお
よび銅などからなる配線は、湿気による酸化を受けやす
い。そのため、配線が施された絶縁膜の表面は、たとえ
ば窒化シリコンなどで構成された表面保護膜で覆われて
いる。そして、配線とリードフレームの外部端子との接
続は、表面保護膜に開口部を形成することによって配線
の一部を露出させ、この露出部分と外部端子とを、たと
えばＡｕ（金）線でリードボンディングすることにより
達成される。このリードボンディングによって、パッド
の表面がＡｕ線の先端部で覆いつくされる。
えるために、アルミニウムおよび銅などの合金を用いて
構成されているのが一般的である。このアルミニウムお
よび銅などからなる配線は、湿気による酸化を受けやす
い。そのため、配線が施された絶縁膜の表面は、たとえ
ば窒化シリコンなどで構成された表面保護膜で覆われて
いる。そして、配線とリードフレームの外部端子との接
続は、表面保護膜に開口部を形成することによって配線
の一部を露出させ、この露出部分と外部端子とを、たと
えばＡｕ（金）線でリードボンディングすることにより
達成される。このリードボンディングによって、パッド
の表面がＡｕ線の先端部で覆いつくされる。
【０００３】
【発明が解決しようとする課題】ところが、リードボン
ディングが良好に行われなかったために、リードボンデ
ィング後の配線に、表面保護膜に形成された開口部を介
して露出した部分が残っていると、その部分が湿気で酸
化されて腐食されるおそれがある。また、一対の半導体
チップを対向させ、この対向する半導体チップ表面の各
開口部間にバンプを介在させることにより、互いの半導
体チップを電気接続するチップ・オン・チップ構造の半
導体装置においても、バンプと開口部との接続にずれが
生じていると、配線の一部が露出し、この露出部分が酸
化されるおそれがある。
ディングが良好に行われなかったために、リードボンデ
ィング後の配線に、表面保護膜に形成された開口部を介
して露出した部分が残っていると、その部分が湿気で酸
化されて腐食されるおそれがある。また、一対の半導体
チップを対向させ、この対向する半導体チップ表面の各
開口部間にバンプを介在させることにより、互いの半導
体チップを電気接続するチップ・オン・チップ構造の半
導体装置においても、バンプと開口部との接続にずれが
生じていると、配線の一部が露出し、この露出部分が酸
化されるおそれがある。
【０００４】さらに、従来の半導体チップの他の問題と
して、従来の半導体チップにおいては、チップ厚を抑え
る目的で配線の厚みが小さくされているため、配線抵抗
が比較的大きいといった問題があった。そこで、この発
明の目的は、配線の腐食を防止できる半導体チップおよ
びチップ・オン・チップ構造の半導体装置を提供するこ
とである。
して、従来の半導体チップにおいては、チップ厚を抑え
る目的で配線の厚みが小さくされているため、配線抵抗
が比較的大きいといった問題があった。そこで、この発
明の目的は、配線の腐食を防止できる半導体チップおよ
びチップ・オン・チップ構造の半導体装置を提供するこ
とである。
【０００５】また、この発明の他の目的は、配線抵抗を
小さくすることができる半導体チップを提供することで
ある。
小さくすることができる半導体チップを提供することで
ある。
【０００６】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、表面保護
膜と、この表面保護膜から少なくとも一部が露出した状
態に設けられた配線と、耐酸化性を有する金属材料で構
成され、上記表面保護膜から露出した配線の表面を被覆
する金属被覆膜とを含むことを特徴とする半導体チップ
である。
目的を達成するための請求項１記載の発明は、表面保護
膜と、この表面保護膜から少なくとも一部が露出した状
態に設けられた配線と、耐酸化性を有する金属材料で構
成され、上記表面保護膜から露出した配線の表面を被覆
する金属被覆膜とを含むことを特徴とする半導体チップ
である。
【０００７】上記耐酸化性を有する金属材料は、上記配
線よりも酸化されにくい材料であることが好ましい。こ
の発明によれば、配線よりも酸化されにくい金属材料を
用いて形成された金属被覆膜によって配線の表面が覆わ
れているから、配線が酸化による腐食を受けるおそれが
ない。また、配線の表面が金属被覆膜で覆われているこ
とによって、金属被覆膜にも電流が流れるから、配線全
体としての断面積を大きくすることができ、配線抵抗を
小さくすることができる。
線よりも酸化されにくい材料であることが好ましい。こ
の発明によれば、配線よりも酸化されにくい金属材料を
用いて形成された金属被覆膜によって配線の表面が覆わ
れているから、配線が酸化による腐食を受けるおそれが
ない。また、配線の表面が金属被覆膜で覆われているこ
とによって、金属被覆膜にも電流が流れるから、配線全
体としての断面積を大きくすることができ、配線抵抗を
小さくすることができる。
【０００８】請求項２記載の発明は、上記配線は、上記
表面保護膜に形成された開口部を介して上記表面保護膜
から露出しており、上記金属被覆膜は、上記開口部を介
して上記表面保護膜から露出した配線の表面を覆ってい
ることを特徴とする請求項１記載の半導体チップであ
る。この発明によれば、開口部に臨む配線の表面は金属
被覆膜で覆われているから、この開口部に臨む部分が、
酸化による腐食を受けることはない。
表面保護膜に形成された開口部を介して上記表面保護膜
から露出しており、上記金属被覆膜は、上記開口部を介
して上記表面保護膜から露出した配線の表面を覆ってい
ることを特徴とする請求項１記載の半導体チップであ
る。この発明によれば、開口部に臨む配線の表面は金属
被覆膜で覆われているから、この開口部に臨む部分が、
酸化による腐食を受けることはない。
【０００９】なお、上記開口部は、上記配線の表面全域
が露出するように形成されていてもよいし、上記配線の
表面が部分的に露出するように形成されていてもよい。
請求項３記載の発明は、上記配線は、上記表面保護膜が
研磨されて平坦化されることにより、上記表面保護膜か
ら露出しており、上記金属被覆膜は、上記表面保護膜か
ら露出した配線の表面を覆っていることを特徴とする請
求項１記載の半導体チップである。
が露出するように形成されていてもよいし、上記配線の
表面が部分的に露出するように形成されていてもよい。
請求項３記載の発明は、上記配線は、上記表面保護膜が
研磨されて平坦化されることにより、上記表面保護膜か
ら露出しており、上記金属被覆膜は、上記表面保護膜か
ら露出した配線の表面を覆っていることを特徴とする請
求項１記載の半導体チップである。
【００１０】この発明によれば、表面保護膜が平坦化さ
れているので、表面保護膜から露出した配線を被覆する
金属被覆膜を、フォトリソグラフィ技術によって良好に
パターニングすることができる。請求項４記載の発明
は、上記配線は、上記表面保護膜から隆起した状態に設
けられており、上記金属被覆膜は、上記表面保護膜から
隆起した配線の表面を覆っていることを特徴とする請求
項１記載の半導体チップである。
れているので、表面保護膜から露出した配線を被覆する
金属被覆膜を、フォトリソグラフィ技術によって良好に
パターニングすることができる。請求項４記載の発明
は、上記配線は、上記表面保護膜から隆起した状態に設
けられており、上記金属被覆膜は、上記表面保護膜から
隆起した配線の表面を覆っていることを特徴とする請求
項１記載の半導体チップである。
【００１１】この発明によれば、表面保護膜から隆起し
た配線の表面は金属被覆膜で覆われているので、配線が
表面保護膜から隆起していても、その配線を保護するた
めの保護膜を設ける必要がない。請求項５記載の発明
は、配線を部分的に露出させるための開口部が表面に形
成された第１の半導体チップと、この第１の半導体チッ
プの表面に重ね合わされて接合され、上記第１の半導体
チップに対向する表面に、配線を部分的に露出させるた
めの開口部が形成された第２の半導体チップと、耐酸化
性を有する金属材料で構成され、上記第１の半導体チッ
プの開口部を介して露出した配線を被覆する金属被覆膜
と、上記第２の半導体チップの開口部を介して露出した
配線上に設けられて、この配線と上記金属被覆膜とを電
気接続するバンプとを含むことを特徴とするチップ・オ
ン・チップ構造の半導体装置である。
た配線の表面は金属被覆膜で覆われているので、配線が
表面保護膜から隆起していても、その配線を保護するた
めの保護膜を設ける必要がない。請求項５記載の発明
は、配線を部分的に露出させるための開口部が表面に形
成された第１の半導体チップと、この第１の半導体チッ
プの表面に重ね合わされて接合され、上記第１の半導体
チップに対向する表面に、配線を部分的に露出させるた
めの開口部が形成された第２の半導体チップと、耐酸化
性を有する金属材料で構成され、上記第１の半導体チッ
プの開口部を介して露出した配線を被覆する金属被覆膜
と、上記第２の半導体チップの開口部を介して露出した
配線上に設けられて、この配線と上記金属被覆膜とを電
気接続するバンプとを含むことを特徴とするチップ・オ
ン・チップ構造の半導体装置である。
【００１２】なお、上記耐酸化性を有する金属材料は、
上記配線よりも酸化されにくい材料であることが好まし
い。この発明によれば、第１の半導体チップの配線の露
出部分は金属被覆膜で覆われており、第２の半導体チッ
プの配線の露出部分上にはバンプが設けられているか
ら、第１および第２の半導体チップの配線が、酸化によ
って腐食されるおそれがない。
上記配線よりも酸化されにくい材料であることが好まし
い。この発明によれば、第１の半導体チップの配線の露
出部分は金属被覆膜で覆われており、第２の半導体チッ
プの配線の露出部分上にはバンプが設けられているか
ら、第１および第２の半導体チップの配線が、酸化によ
って腐食されるおそれがない。
【００１３】また、第２の半導体チップの配線上にバン
プを形成しておけば、第１の半導体チップにはバンプを
形成する必要がない。ゆえに、第１の半導体チップに関
して、バンプを形成する工程を省略することができ、半
導体装置の製造工程を簡素化することができる。そのう
え、金属被覆膜の表面が表面保護膜の表面よりも低く形
成されていれば、第１の半導体チップの金属被覆膜とバ
ンプとの結合が凹凸結合となるから、第１の半導体チッ
プと第２の半導体チップとの位置合わせを良好に行うこ
とができ、第１の半導体チップと第２の半導体チップと
の電気的接続を良好に行うことができる。
プを形成しておけば、第１の半導体チップにはバンプを
形成する必要がない。ゆえに、第１の半導体チップに関
して、バンプを形成する工程を省略することができ、半
導体装置の製造工程を簡素化することができる。そのう
え、金属被覆膜の表面が表面保護膜の表面よりも低く形
成されていれば、第１の半導体チップの金属被覆膜とバ
ンプとの結合が凹凸結合となるから、第１の半導体チッ
プと第２の半導体チップとの位置合わせを良好に行うこ
とができ、第１の半導体チップと第２の半導体チップと
の電気的接続を良好に行うことができる。
【００１４】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体チップの構成を示す断面
図である。この半導体チップは、１次配線１１Ａ，１１
Ｂ，１１Ｃ上に層間絶縁膜１２を形成し、この層間絶縁
膜１２上に２次配線１３Ａ，１３Ｂを配設した、いわゆ
る多層配線構造を有しており、最表面側に配設された２
次配線１３Ａ，１３Ｂの表面が表面保護膜１４から露出
し、この露出した部分が、耐酸化性の金属（たとえば
金、プラチナ、銀またはイリジウムなど）からなる金属
被覆膜１５で覆われている点が特徴の１つである。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体チップの構成を示す断面
図である。この半導体チップは、１次配線１１Ａ，１１
Ｂ，１１Ｃ上に層間絶縁膜１２を形成し、この層間絶縁
膜１２上に２次配線１３Ａ，１３Ｂを配設した、いわゆ
る多層配線構造を有しており、最表面側に配設された２
次配線１３Ａ，１３Ｂの表面が表面保護膜１４から露出
し、この露出した部分が、耐酸化性の金属（たとえば
金、プラチナ、銀またはイリジウムなど）からなる金属
被覆膜１５で覆われている点が特徴の１つである。
【００１５】具体的に説明すると、この半導体チップの
基体をなすシリコン基板１６上には、たとえば酸化シリ
コンで構成されるフィールド酸化膜１７が形成されてお
り、このフィールド酸化膜１７上に、１次配線１１Ａ，
１１Ｂ，１１Ｃが配設されている。１次配線１１Ａ，１
１Ｂ，１１Ｃおよびフィールド酸化膜１７の表面は、絶
縁性を有する層間絶縁膜１２で覆われており、この層間
絶縁膜１２には、開口部１８およびコンタクトホール１
９Ａ，１９Ｂが、それぞれ１次配線１１Ａ，１１Ｂ，１
１Ｃに臨んで形成されている。
基体をなすシリコン基板１６上には、たとえば酸化シリ
コンで構成されるフィールド酸化膜１７が形成されてお
り、このフィールド酸化膜１７上に、１次配線１１Ａ，
１１Ｂ，１１Ｃが配設されている。１次配線１１Ａ，１
１Ｂ，１１Ｃおよびフィールド酸化膜１７の表面は、絶
縁性を有する層間絶縁膜１２で覆われており、この層間
絶縁膜１２には、開口部１８およびコンタクトホール１
９Ａ，１９Ｂが、それぞれ１次配線１１Ａ，１１Ｂ，１
１Ｃに臨んで形成されている。
【００１６】開口部１８を介して層間絶縁膜１２から露
出した１次配線１１Ａ上には、２次配線１３Ａが配設さ
れている。また、コンタクトホール１９Ａ，１９Ｂ間の
層間絶縁膜１２上には、２次配線１３Ｂが配設されてお
り、この２次配線１３Ｂは、コンタクトホール１９Ａ，
１９Ｂを介して１次配線１１Ｂ，１１Ｃに接続されてい
る。
出した１次配線１１Ａ上には、２次配線１３Ａが配設さ
れている。また、コンタクトホール１９Ａ，１９Ｂ間の
層間絶縁膜１２上には、２次配線１３Ｂが配設されてお
り、この２次配線１３Ｂは、コンタクトホール１９Ａ，
１９Ｂを介して１次配線１１Ｂ，１１Ｃに接続されてい
る。
【００１７】２次配線１３Ａ，１３Ｂおよび層間絶縁膜
１２の表面は、絶縁性を有する表面保護膜１４で覆われ
ている。表面保護膜１４には、開口部２０Ａ，２０Ｂ
が、それぞれ２次配線１３Ａ，１３Ｂに臨んで形成され
ている。これにより、２次配線１３Ａ，１３Ｂの表面
（上面）は、それぞれ開口部２０Ａ，２０Ｂを介して表
面保護膜１４から露出している。
１２の表面は、絶縁性を有する表面保護膜１４で覆われ
ている。表面保護膜１４には、開口部２０Ａ，２０Ｂ
が、それぞれ２次配線１３Ａ，１３Ｂに臨んで形成され
ている。これにより、２次配線１３Ａ，１３Ｂの表面
（上面）は、それぞれ開口部２０Ａ，２０Ｂを介して表
面保護膜１４から露出している。
【００１８】開口部２０Ａ，２０Ｂに臨む２次配線１３
Ａ，１３Ｂの表面上には、耐酸化性の金属からなる金属
被覆膜１５が形成されている。この金属被覆膜１５は、
たとえば、２次配線１３Ａ，１３Ｂおよび表面保護膜１
４の表面にスパッタ法でシード膜を形成し、開口部２０
Ａ，２０Ｂ外のシード膜上にレジスト膜を形成した後、
金属被覆膜１５の材料を用いたメッキを行い、さらにシ
ード膜上のレジスト膜を除去した後、このレジスト膜の
除去によって露出したシード膜を除去することにより形
成することができる。
Ａ，１３Ｂの表面上には、耐酸化性の金属からなる金属
被覆膜１５が形成されている。この金属被覆膜１５は、
たとえば、２次配線１３Ａ，１３Ｂおよび表面保護膜１
４の表面にスパッタ法でシード膜を形成し、開口部２０
Ａ，２０Ｂ外のシード膜上にレジスト膜を形成した後、
金属被覆膜１５の材料を用いたメッキを行い、さらにシ
ード膜上のレジスト膜を除去した後、このレジスト膜の
除去によって露出したシード膜を除去することにより形
成することができる。
【００１９】なお、１次配線１１Ａ，１１Ｂ，１１Ｃお
よび２次配線１３Ａ，１３Ｂの材料としては、たとえ
ば、アルミニウム、アルミニウムおよびシリコンの合
金、アルミニウム、シリコンおよび銅の合金、アルミニ
ウムおよび銅の合金、または銅などを用いることができ
る。また、表面保護膜１４および層間絶縁膜１２の材料
としては、たとえば、酸化シリコン、窒化シリコン、フ
ッ化シリコン、ＳｉＯＮ、ＳｉＯＦまたはポリイミドな
どを用いることができる。
よび２次配線１３Ａ，１３Ｂの材料としては、たとえ
ば、アルミニウム、アルミニウムおよびシリコンの合
金、アルミニウム、シリコンおよび銅の合金、アルミニ
ウムおよび銅の合金、または銅などを用いることができ
る。また、表面保護膜１４および層間絶縁膜１２の材料
としては、たとえば、酸化シリコン、窒化シリコン、フ
ッ化シリコン、ＳｉＯＮ、ＳｉＯＦまたはポリイミドな
どを用いることができる。
【００２０】以上のように、この実施形態に係る半導体
チップでは、２次配線１３Ａ，１３Ｂの表面が、開口部
２０Ａ，２０Ｂを介して表面保護膜１４から露出し、こ
の露出した２次配線１３Ａ，１３Ｂの表面が、耐酸化性
の金属からなる金属被覆膜１５で覆われている。これに
より、電流は２次配線１３Ａ，１３Ｂおよび金属被覆膜
１５に流れることになるので、配線全体としての断面積
が大きくなり、配線抵抗が小さくなる。
チップでは、２次配線１３Ａ，１３Ｂの表面が、開口部
２０Ａ，２０Ｂを介して表面保護膜１４から露出し、こ
の露出した２次配線１３Ａ，１３Ｂの表面が、耐酸化性
の金属からなる金属被覆膜１５で覆われている。これに
より、電流は２次配線１３Ａ，１３Ｂおよび金属被覆膜
１５に流れることになるので、配線全体としての断面積
が大きくなり、配線抵抗が小さくなる。
【００２１】また、金属被覆膜１５が耐酸化性の金属で
構成されているから、２次配線１３Ａ，１３Ｂが表面保
護膜１４から露出していても、その露出している部分が
酸化による腐食を受けるそれがない。図２は、この発明
の第２の実施形態に係る半導体チップの構成を示す断面
図である。なお、この図２において、図１の各部に対応
する部分には、図１の場合と同一の参照符号を付して示
すこととし、以下では、第１の実施形態との相違点を中
心に説明する。
構成されているから、２次配線１３Ａ，１３Ｂが表面保
護膜１４から露出していても、その露出している部分が
酸化による腐食を受けるそれがない。図２は、この発明
の第２の実施形態に係る半導体チップの構成を示す断面
図である。なお、この図２において、図１の各部に対応
する部分には、図１の場合と同一の参照符号を付して示
すこととし、以下では、第１の実施形態との相違点を中
心に説明する。
【００２２】この第２の実施形態では、２次配線１３
Ａ，１３Ｂが表面保護膜１４で被覆された後、２次配線
１３Ａ，１３Ｂおよび表面保護膜１４の表面が平坦化さ
れ、その平坦化された表面上に選択的にメッキが施され
ることにより、金属被覆膜１５が形成されている。すな
わち、２次配線１３Ａ，１３Ｂおよび層間絶縁膜１２の
表面上に、表面保護膜１４が積層された後、ＣＭＰ（Ch
emical Mechanical Polishing ：化学的機械的研磨法)
処理によって、表面保護膜１４の表面が平坦化される。
このＣＭＰ処理は、２次配線１３Ａ，１３Ｂの表面が露
出し、さらに露出した２次配線１３Ａ，１３Ｂの表面が
平坦になるまで続けられる。その後、平坦化された２次
配線１３Ａ，１３Ｂおよび表面保護膜１４の表面上にシ
ード膜が形成され、このシード膜の２次配線１３Ａ，１
３Ｂに対向する領域以外の領域上に、フォトリソグラフ
ィ技術により、レジスト膜がパターン形成される。そし
て、金属被覆膜１５の材料を用いたメッキが行われた
後、シード膜上のレジスト膜が除去され、さらにレジス
ト膜の除去によって露出したシード膜が除去されること
により、２次配線１３Ａ，１３Ｂの表面上に金属被覆膜
１５が形成されている。
Ａ，１３Ｂが表面保護膜１４で被覆された後、２次配線
１３Ａ，１３Ｂおよび表面保護膜１４の表面が平坦化さ
れ、その平坦化された表面上に選択的にメッキが施され
ることにより、金属被覆膜１５が形成されている。すな
わち、２次配線１３Ａ，１３Ｂおよび層間絶縁膜１２の
表面上に、表面保護膜１４が積層された後、ＣＭＰ（Ch
emical Mechanical Polishing ：化学的機械的研磨法)
処理によって、表面保護膜１４の表面が平坦化される。
このＣＭＰ処理は、２次配線１３Ａ，１３Ｂの表面が露
出し、さらに露出した２次配線１３Ａ，１３Ｂの表面が
平坦になるまで続けられる。その後、平坦化された２次
配線１３Ａ，１３Ｂおよび表面保護膜１４の表面上にシ
ード膜が形成され、このシード膜の２次配線１３Ａ，１
３Ｂに対向する領域以外の領域上に、フォトリソグラフ
ィ技術により、レジスト膜がパターン形成される。そし
て、金属被覆膜１５の材料を用いたメッキが行われた
後、シード膜上のレジスト膜が除去され、さらにレジス
ト膜の除去によって露出したシード膜が除去されること
により、２次配線１３Ａ，１３Ｂの表面上に金属被覆膜
１５が形成されている。
【００２３】この実施形態によれば、表面保護膜１４の
表面を平坦化することにより、２次配線１３Ａ，１３Ｂ
の表面を露出させているから、２次配線１３Ａ，１３Ｂ
を露出させるための開口部をパターン形成する工程を省
略できる。また、表面保護膜１４の表面が平坦化されて
いるから、フォトリソグラフィ技術によるレジスト膜の
形成を良好に行うことができ、これにより、金属被覆膜
１５のパターニングを良好に行うことができる。
表面を平坦化することにより、２次配線１３Ａ，１３Ｂ
の表面を露出させているから、２次配線１３Ａ，１３Ｂ
を露出させるための開口部をパターン形成する工程を省
略できる。また、表面保護膜１４の表面が平坦化されて
いるから、フォトリソグラフィ技術によるレジスト膜の
形成を良好に行うことができ、これにより、金属被覆膜
１５のパターニングを良好に行うことができる。
【００２４】図３は、この発明の第３の実施形態に係る
半導体チップの構成を示す断面図である。なお、この図
３において、図１の各部に対応する部分には、図１の場
合と同一の参照符号を付して示すこととし、以下では、
第１の実施形態との相違点を中心に説明する。この第３
の実施形態に係る半導体チップでは、図１に示す表面保
護膜１４が形成されておらず、２次配線１３Ａ，１３Ｂ
は、層間絶縁膜１２上に隆起した状態に設けられてお
り、その表面が金属被覆膜１５で覆われている。すなわ
ち、金属被覆膜１５は、２次配線１３Ａ，１３Ｂが配設
された後、その２次配線１３Ａ，１３Ｂおよび層間絶縁
膜１２上にシード膜が形成され、このシード膜上に選択
的にメッキが施されることにより、２次配線１３Ａ，１
３Ｂの層間絶縁膜１２から露出した部分を覆った状態に
形成されている。
半導体チップの構成を示す断面図である。なお、この図
３において、図１の各部に対応する部分には、図１の場
合と同一の参照符号を付して示すこととし、以下では、
第１の実施形態との相違点を中心に説明する。この第３
の実施形態に係る半導体チップでは、図１に示す表面保
護膜１４が形成されておらず、２次配線１３Ａ，１３Ｂ
は、層間絶縁膜１２上に隆起した状態に設けられてお
り、その表面が金属被覆膜１５で覆われている。すなわ
ち、金属被覆膜１５は、２次配線１３Ａ，１３Ｂが配設
された後、その２次配線１３Ａ，１３Ｂおよび層間絶縁
膜１２上にシード膜が形成され、このシード膜上に選択
的にメッキが施されることにより、２次配線１３Ａ，１
３Ｂの層間絶縁膜１２から露出した部分を覆った状態に
形成されている。
【００２５】この実施形態によれば、２次配線１３Ａ，
１３Ｂの表面を保護するための表面保護膜を形成する工
程を省略できるから、第１の実施形態よりも工程数を減
らすことができる。図４は、この発明のさらに他の実施
形態に係る半導体装置の要部を示す断面図である。この
半導体装置は、第１の半導体チップとしての親チップ３
の表面３１に、第２の半導体チップとしての子チップ４
を重ね合わせて接合した、いわゆるチップ・オン・チッ
プ構造を有している。
１３Ｂの表面を保護するための表面保護膜を形成する工
程を省略できるから、第１の実施形態よりも工程数を減
らすことができる。図４は、この発明のさらに他の実施
形態に係る半導体装置の要部を示す断面図である。この
半導体装置は、第１の半導体チップとしての親チップ３
の表面３１に、第２の半導体チップとしての子チップ４
を重ね合わせて接合した、いわゆるチップ・オン・チッ
プ構造を有している。
【００２６】親チップ３は、たとえばシリコンチップか
らなっている。親チップ３の表面３１は、絶縁性を有す
る表面保護膜３２で覆われており、この表面保護膜３２
には、開口部３３が配線３４に臨んで形成されている。
開口部３３を介して表面保護膜３２から露出した配線３
４の表面には、耐酸化性の金属（たとえば金、プラチ
ナ、銀またはイリジウムなど）からなる金属被覆膜３５
が形成されている。この金属被覆膜３５は、たとえば、
表面保護膜３２および配線３４の表面に、スパッタ法で
チタンタングステン（ＴｉＷ）薄膜３６を形成し、その
チタンタングステン薄膜３６上にスパッタ法で金（Ａ
ｕ）薄膜３７を堆積させることにより形成されている。
らなっている。親チップ３の表面３１は、絶縁性を有す
る表面保護膜３２で覆われており、この表面保護膜３２
には、開口部３３が配線３４に臨んで形成されている。
開口部３３を介して表面保護膜３２から露出した配線３
４の表面には、耐酸化性の金属（たとえば金、プラチ
ナ、銀またはイリジウムなど）からなる金属被覆膜３５
が形成されている。この金属被覆膜３５は、たとえば、
表面保護膜３２および配線３４の表面に、スパッタ法で
チタンタングステン（ＴｉＷ）薄膜３６を形成し、その
チタンタングステン薄膜３６上にスパッタ法で金（Ａ
ｕ）薄膜３７を堆積させることにより形成されている。
【００２７】一方、子チップ４は、たとえばシリコンチ
ップからなっており、表面４１を親チップ３の表面３１
に対向させた、いわゆるフェースダウン方式で親チップ
３に接合されている。子チップ４の表面４１は、絶縁性
を有する表面保護膜４２で覆われている。この表面保護
膜４２には、開口部４３が配線４４に臨んで形成されて
いる。また、開口部４３は、親チップ３の開口部３３の
位置を考慮して形成されている。開口部４３を介して表
面保護膜４２から露出した配線４４上には、耐酸化性の
金属からなるバンプ４５が形成されている。
ップからなっており、表面４１を親チップ３の表面３１
に対向させた、いわゆるフェースダウン方式で親チップ
３に接合されている。子チップ４の表面４１は、絶縁性
を有する表面保護膜４２で覆われている。この表面保護
膜４２には、開口部４３が配線４４に臨んで形成されて
いる。また、開口部４３は、親チップ３の開口部３３の
位置を考慮して形成されている。開口部４３を介して表
面保護膜４２から露出した配線４４上には、耐酸化性の
金属からなるバンプ４５が形成されている。
【００２８】親チップ３と子チップ４とが接合された状
態で、バンプ４５の先端部は親チップ３に形成された開
口部３３に入り込んでおり、バンプ４５と金属被覆膜３
５とは凹凸結合をなしている。これにより、子チップ４
は、親チップ３の表面３１との間に所定の間隔を保った
状態で、親チップ３に電気接続されている。以上のよう
に、この実施形態によれば、親チップ３の配線３４の表
面保護膜３２から露出した部分は金属被覆膜３５で覆わ
れており、子チップ４の配線４４の表面保護膜４２から
露出した部分上にはバンプ４５が設けられているから、
親チップ３の配線３４および子チップ４の配線４４が、
酸化によって腐食されるおそれがない。
態で、バンプ４５の先端部は親チップ３に形成された開
口部３３に入り込んでおり、バンプ４５と金属被覆膜３
５とは凹凸結合をなしている。これにより、子チップ４
は、親チップ３の表面３１との間に所定の間隔を保った
状態で、親チップ３に電気接続されている。以上のよう
に、この実施形態によれば、親チップ３の配線３４の表
面保護膜３２から露出した部分は金属被覆膜３５で覆わ
れており、子チップ４の配線４４の表面保護膜４２から
露出した部分上にはバンプ４５が設けられているから、
親チップ３の配線３４および子チップ４の配線４４が、
酸化によって腐食されるおそれがない。
【００２９】また、子チップ４を親チップ３に接合する
際には、バンプ４５の先端部が親チップ３の開口部３３
に入り込むことにより凹凸結合をなすから、親チップ３
と子チップ４との位置合わせを良好に行うことができ、
親チップ３と子チップ４との電気的接続を良好に行うこ
とができる。なお、表面保護膜３２，４２の材料として
は、たとえば、酸化シリコン、窒化シリコン、ＳｉＯＮ
またはフッ化シリコンなどを用いることができる。
際には、バンプ４５の先端部が親チップ３の開口部３３
に入り込むことにより凹凸結合をなすから、親チップ３
と子チップ４との位置合わせを良好に行うことができ、
親チップ３と子チップ４との電気的接続を良好に行うこ
とができる。なお、表面保護膜３２，４２の材料として
は、たとえば、酸化シリコン、窒化シリコン、ＳｉＯＮ
またはフッ化シリコンなどを用いることができる。
【００３０】また、配線３４，４４の材料としては、た
とえば、アルミニウム、アルミニウムおよびシリコンの
合金、アルミニウム、シリコンおよび銅の合金、アルミ
ニウムおよび銅の合金、または銅などを用いることがで
きる。以上、この発明のいくつかの実施形態について説
明したが、この発明は、上述の各実施形態に限定される
ものではない。たとえば、上述の実施形態では、半導体
チップの基体はシリコン基板であり、また、親チップお
よび子チップはいずれもシリコンからなるチップである
としたが、シリコンの他にも、ガリウム砒素半導体やゲ
ルマニウム半導体などの他の任意の半導体材料が用いら
れてもよい。また、親チップの半導体材料と子チップの
半導体材料は、同じでもよいし異なっていてもよい。
とえば、アルミニウム、アルミニウムおよびシリコンの
合金、アルミニウム、シリコンおよび銅の合金、アルミ
ニウムおよび銅の合金、または銅などを用いることがで
きる。以上、この発明のいくつかの実施形態について説
明したが、この発明は、上述の各実施形態に限定される
ものではない。たとえば、上述の実施形態では、半導体
チップの基体はシリコン基板であり、また、親チップお
よび子チップはいずれもシリコンからなるチップである
としたが、シリコンの他にも、ガリウム砒素半導体やゲ
ルマニウム半導体などの他の任意の半導体材料が用いら
れてもよい。また、親チップの半導体材料と子チップの
半導体材料は、同じでもよいし異なっていてもよい。
【００３１】その他、特許請求の範囲に記載された事項
の範囲内で、種々の設計変更を施すことが可能である。
の範囲内で、種々の設計変更を施すことが可能である。
【図１】この発明の第１の実施形態に係る半導体チップ
の構成を示す断面図である。
の構成を示す断面図である。
【図２】この発明の第２の実施形態に係る半導体チップ
の構成を示す断面図である。
の構成を示す断面図である。
【図３】この発明の第３の実施形態に係る半導体チップ
の構成を示す断面図である。
の構成を示す断面図である。
【図４】この発明のさらに他の実施形態に係る半導体装
置の要部の構成を示す断面図である。
置の要部の構成を示す断面図である。
１３Ａ，１３Ｂ ２次配線 １４ 表面保護膜 １５ 金属被覆膜 ２０Ａ，２０Ｂ 開口部 ３ 親チップ（第１の半導体チップ） ３１ 表面（第１の半導体チップの表面） ３２ 表面保護膜 ３３ 開口部 ３４ 配線 ３５ 金属被覆膜 ４ 子チップ（第２の半導体チップ） ４１ 表面（第２の半導体チップの表面） ４２ 表面保護膜 ４３ 開口部 ４４ 配線 ４５ バンプ
Claims (5)
- 【請求項１】表面保護膜と、 この表面保護膜から少なくとも一部が露出した状態に設
けられた配線と、 耐酸化性を有する金属材料で構成され、上記表面保護膜
から露出した配線の表面を被覆する金属被覆膜とを含む
ことを特徴とする半導体チップ。 - 【請求項２】上記配線は、上記表面保護膜に形成された
開口部を介して上記表面保護膜から露出しており、 上記金属被覆膜は、上記開口部を介して上記表面保護膜
から露出した配線の表面を覆っていることを特徴とする
請求項１記載の半導体チップ。 - 【請求項３】上記配線は、上記表面保護膜が研磨されて
平坦化されることにより、上記表面保護膜から露出して
おり、 上記金属被覆膜は、上記表面保護膜から露出した配線の
表面を覆っていることを特徴とする請求項１記載の半導
体チップ。 - 【請求項４】上記配線は、上記表面保護膜から隆起した
状態に設けられており、 上記金属被覆膜は、上記表面保護膜から隆起した配線の
表面を覆っていることを特徴とする請求項１記載の半導
体チップ。 - 【請求項５】配線を部分的に露出させるための開口部が
表面に形成された第１の半導体チップと、 この第１の半導体チップの表面に重ね合わされて接合さ
れ、上記第１の半導体チップに対向する表面に、配線を
部分的に露出させるための開口部が形成された第２の半
導体チップと、 耐酸化性を有する金属材料で構成され、上記第１の半導
体チップの開口部を介して露出した配線を被覆する金属
被覆膜と、 上記第２の半導体チップの開口部を介して露出した配線
上に設けられて、この配線と上記金属被覆膜とを電気接
続するバンプとを含むことを特徴とするチップ・オン・
チップ構造の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029844A JP2000228486A (ja) | 1999-02-08 | 1999-02-08 | 半導体チップおよびチップ・オン・チップ構造の半導体装置 |
| US09/499,580 US6657309B1 (en) | 1999-02-08 | 2000-02-07 | Semiconductor chip and semiconductor device of chip-on-chip structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029844A JP2000228486A (ja) | 1999-02-08 | 1999-02-08 | 半導体チップおよびチップ・オン・チップ構造の半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000228486A true JP2000228486A (ja) | 2000-08-15 |
Family
ID=12287319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11029844A Pending JP2000228486A (ja) | 1999-02-08 | 1999-02-08 | 半導体チップおよびチップ・オン・チップ構造の半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000228486A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237280A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置及びその製造方法 |
| KR100884466B1 (ko) * | 2007-06-01 | 2009-02-20 | 주식회사 동부하이텍 | 반도체 장치 형성 방법 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439041A (en) * | 1987-05-07 | 1989-02-09 | Intel Corp | Method of depositing conductive material on semiconductor substrate selectively |
| JPH02341A (ja) * | 1987-02-02 | 1990-01-05 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH025418A (ja) * | 1988-06-23 | 1990-01-10 | Toshiba Corp | 金属膜の表面処理方法 |
| JPH0290637A (ja) * | 1988-09-28 | 1990-03-30 | Nec Corp | 半導体集積回路装置 |
| JPH02142134A (ja) * | 1988-11-22 | 1990-05-31 | Hitachi Ltd | 半導体装置の製造方法およびそれにより得られた半導体装置 |
| JPH0442957A (ja) * | 1990-06-06 | 1992-02-13 | Matsushita Electron Corp | 半導体集積回路装置の製造方法 |
| JPH06163547A (ja) * | 1992-11-25 | 1994-06-10 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07235538A (ja) * | 1994-02-24 | 1995-09-05 | Nec Corp | 半導体装置およびその製造方法 |
| JPH0878410A (ja) * | 1994-09-05 | 1996-03-22 | Mitsubishi Electric Corp | 配線接続部及びその製造方法 |
| JPH10303252A (ja) * | 1997-04-28 | 1998-11-13 | Nec Kansai Ltd | 半導体装置 |
-
1999
- 1999-02-08 JP JP11029844A patent/JP2000228486A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02341A (ja) * | 1987-02-02 | 1990-01-05 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPS6439041A (en) * | 1987-05-07 | 1989-02-09 | Intel Corp | Method of depositing conductive material on semiconductor substrate selectively |
| JPH025418A (ja) * | 1988-06-23 | 1990-01-10 | Toshiba Corp | 金属膜の表面処理方法 |
| JPH0290637A (ja) * | 1988-09-28 | 1990-03-30 | Nec Corp | 半導体集積回路装置 |
| JPH02142134A (ja) * | 1988-11-22 | 1990-05-31 | Hitachi Ltd | 半導体装置の製造方法およびそれにより得られた半導体装置 |
| JPH0442957A (ja) * | 1990-06-06 | 1992-02-13 | Matsushita Electron Corp | 半導体集積回路装置の製造方法 |
| JPH06163547A (ja) * | 1992-11-25 | 1994-06-10 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07235538A (ja) * | 1994-02-24 | 1995-09-05 | Nec Corp | 半導体装置およびその製造方法 |
| JPH0878410A (ja) * | 1994-09-05 | 1996-03-22 | Mitsubishi Electric Corp | 配線接続部及びその製造方法 |
| JPH10303252A (ja) * | 1997-04-28 | 1998-11-13 | Nec Kansai Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237280A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置及びその製造方法 |
| KR100884466B1 (ko) * | 2007-06-01 | 2009-02-20 | 주식회사 동부하이텍 | 반도체 장치 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354596B1 (ko) | 알루미늄 콘택트 형성 방법 및 집적 회로 구조체 | |
| JP3771905B2 (ja) | 入出力サイトのための共通ボール制限金属 | |
| US6511901B1 (en) | Metal redistribution layer having solderable pads and wire bondable pads | |
| US7665652B2 (en) | Electronic devices including metallurgy structures for wire and solder bonding | |
| EP1842233B1 (en) | Method of forming bump sites on bond-pads | |
| JP5409993B2 (ja) | 相互接続層置換用のアンダー・ボンディング・パッド経路 | |
| US7445958B2 (en) | Semiconductor device having a leading wiring layer | |
| US7777333B2 (en) | Structure and method for fabricating flip chip devices | |
| US8436449B2 (en) | Chip package and method for fabricating the same | |
| JPH0145976B2 (ja) | ||
| US20030034550A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3365495B2 (ja) | 半導体装置およびその製造方法 | |
| US20030164552A1 (en) | Under-ball metallic layer | |
| TWI395275B (zh) | 晶片封裝結構及其製程 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| US6657309B1 (en) | Semiconductor chip and semiconductor device of chip-on-chip structure | |
| JP2000228486A (ja) | 半導体チップおよびチップ・オン・チップ構造の半導体装置 | |
| JPS6322464B2 (ja) | ||
| US20230260937A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2000228485A (ja) | チップ・オン・チップ構造の半導体装置および半導体チップ | |
| US20210028060A1 (en) | Contact fabrication to mitigate undercut | |
| WO2005062367A1 (en) | I/o sites for probe test and wire bond | |
| JP3308105B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001244268A (ja) | 集積回路 | |
| JP2001093931A (ja) | 半導体チップおよび半導体チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051110 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |