JP3308105B2 - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JP3308105B2 JP3308105B2 JP16083594A JP16083594A JP3308105B2 JP 3308105 B2 JP3308105 B2 JP 3308105B2 JP 16083594 A JP16083594 A JP 16083594A JP 16083594 A JP16083594 A JP 16083594A JP 3308105 B2 JP3308105 B2 JP 3308105B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric wiring
- blm
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造方法に関し、特に、フェイスダウンボンデ
ィング法により回路基板に溶融接合する半導体集積回路
装置に適用して有効な技術に関する。
よびその製造方法に関し、特に、フェイスダウンボンデ
ィング法により回路基板に溶融接合する半導体集積回路
装置に適用して有効な技術に関する。
【０００２】
【従来の技術】半導体集積回路装置は、プリント基板な
どの回路基板に組み込まれて種々の用途に使用されてい
る。
どの回路基板に組み込まれて種々の用途に使用されてい
る。
【０００３】半導体集積回路装置を回路基板に接続する
には、フェイスダウンボンディング法によるものがあ
る。
には、フェイスダウンボンディング法によるものがあ
る。
【０００４】フェイスダウンボンディング法を用いた半
導体集積回路装置においては、はんだバンプとその下地
メタライズであるはんだ付け用電極を設けておく必要が
ある。
導体集積回路装置においては、はんだバンプとその下地
メタライズであるはんだ付け用電極を設けておく必要が
ある。
【０００５】はんだ付け用電極は、ＢＬＭ（Ball Limit
ing Metallization ）層と称されているものである。
ing Metallization ）層と称されているものである。
【０００６】ＢＬＭ層には、一般に多層構造の金属膜が
使用されており、種々の金属材料の積層として、クロム
（Ｃｒ）／銅（Ｃｕ）／金（Ａｕ）またはチタン（Ｔ
ｉ）／ニッケル（Ｎｉ）／金（Ａｕ）などの積層が使用
されている。
使用されており、種々の金属材料の積層として、クロム
（Ｃｒ）／銅（Ｃｕ）／金（Ａｕ）またはチタン（Ｔ
ｉ）／ニッケル（Ｎｉ）／金（Ａｕ）などの積層が使用
されている。
【０００７】なお、はんだ付け用電極つまりＢＬＭ層に
ついて記載されている文献としては、工業調査会、１９
８０年１月１５日発行、「ＩＣ化実装技術」Ｐ８１に記
載されているものがある。
ついて記載されている文献としては、工業調査会、１９
８０年１月１５日発行、「ＩＣ化実装技術」Ｐ８１に記
載されているものがある。
【０００８】
【発明が解決しようとする課題】しかしながら、ＢＬＭ
層を備えている半導体集積回路装置は、その製造工程が
複雑となり、製造コストが高くなるという問題点がある
ことを本発明者が見い出した。
層を備えている半導体集積回路装置は、その製造工程が
複雑となり、製造コストが高くなるという問題点がある
ことを本発明者が見い出した。
【０００９】すなわち、ＢＬＭ層を備えている半導体集
積回路装置は、電気配線層をアルミニウム（Ａｌ）合金
で形成し、それの表面の選択的な領域に形成されている
ＢＬＭ層の金属材料としてクロム、銅、ニッケル、金な
どの重金属を用いている。
積回路装置は、電気配線層をアルミニウム（Ａｌ）合金
で形成し、それの表面の選択的な領域に形成されている
ＢＬＭ層の金属材料としてクロム、銅、ニッケル、金な
どの重金属を用いている。
【００１０】しかし、クロム、銅、ニッケル、金などの
重金属は、半導体集積回路装置のウエハ処理工程におい
て汚染を発生させる。
重金属は、半導体集積回路装置のウエハ処理工程におい
て汚染を発生させる。
【００１１】そこで、その重金属の汚染を防止するため
に、ＢＬＭ層の製造工程は半導体集積回路装置の素子形
成・配線形成とは別の工程をもって行われており、ＢＬ
Ｍ層の製造工程のための専用装置または専用製造ライン
という専用設備を使用する必要がある。そのため、製造
コストが増加するという問題点があることを本発明者は
見い出した。
に、ＢＬＭ層の製造工程は半導体集積回路装置の素子形
成・配線形成とは別の工程をもって行われており、ＢＬ
Ｍ層の製造工程のための専用装置または専用製造ライン
という専用設備を使用する必要がある。そのため、製造
コストが増加するという問題点があることを本発明者は
見い出した。
【００１２】本発明の１つの目的は、製造コストが低い
半導体集積回路装置を提供することにある。
半導体集積回路装置を提供することにある。
【００１３】本発明の他の目的は、製造コストを低く製
造できる半導体集積回路装置の製造技術を提供すること
にある。
造できる半導体集積回路装置の製造技術を提供すること
にある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
【００１６】本発明の半導体集積回路装置は、半導体基
板に設けられている複数の半導体素子と電気接続されて
いる電気配線層と、その電気配線層の一部に設けられて
いるＢＬＭ層とを有し、ＢＬＭ層の材料としては半導体
集積回路装置における電気配線層の構成要素に使用され
ている材料の一部と同一の材料が使用されているもので
ある。
板に設けられている複数の半導体素子と電気接続されて
いる電気配線層と、その電気配線層の一部に設けられて
いるＢＬＭ層とを有し、ＢＬＭ層の材料としては半導体
集積回路装置における電気配線層の構成要素に使用され
ている材料の一部と同一の材料が使用されているもので
ある。
【００１７】また、本発明の半導体集積回路装置の製造
方法は、半導体基板に複数の半導体素子および電気配線
層それに絶縁膜を形成した後、絶縁膜の選択的な領域に
コンタクト孔を形成する工程と、これらの製造工程を採
用して絶縁膜におけるコンタクト孔によって表面が露出
している電気配線層の表面にＢＬＭ層を形成する工程と
を有するものである。
方法は、半導体基板に複数の半導体素子および電気配線
層それに絶縁膜を形成した後、絶縁膜の選択的な領域に
コンタクト孔を形成する工程と、これらの製造工程を採
用して絶縁膜におけるコンタクト孔によって表面が露出
している電気配線層の表面にＢＬＭ層を形成する工程と
を有するものである。
【００１８】
【作用】前記した本発明の半導体集積回路装置によれ
ば、複数の半導体素子が設けられている半導体基板と、
前記半導体素子と電気接続されている電気配線層と、前
記電気配線層を被覆している絶縁膜と、前記電気配線層
の一部に設けられているＢＬＭ層とを有する半導体集積
回路装置であって、前記電気配線層における特定の電気
配線層の選択的な領域が前記ＢＬＭ層として使用されて
いることにより、ＢＬＭ層を電気配線層の製造工程など
の半導体集積回路装置の処理工程およびそれに使用され
ている装置と設備を使用して形成できると共に、ＢＬＭ
層としての材料をその処理工程で使用している材料の中
から選択して使用しているために、ＢＬＭ層を設けるた
めの独立した装置および設備それに特有の材料は不要と
なり、製造コストが低減する。
ば、複数の半導体素子が設けられている半導体基板と、
前記半導体素子と電気接続されている電気配線層と、前
記電気配線層を被覆している絶縁膜と、前記電気配線層
の一部に設けられているＢＬＭ層とを有する半導体集積
回路装置であって、前記電気配線層における特定の電気
配線層の選択的な領域が前記ＢＬＭ層として使用されて
いることにより、ＢＬＭ層を電気配線層の製造工程など
の半導体集積回路装置の処理工程およびそれに使用され
ている装置と設備を使用して形成できると共に、ＢＬＭ
層としての材料をその処理工程で使用している材料の中
から選択して使用しているために、ＢＬＭ層を設けるた
めの独立した装置および設備それに特有の材料は不要と
なり、製造コストが低減する。
【００１９】また、前記した本発明の半導体集積回路装
置の製造方法によれば、半導体基板に複数の半導体素子
を形成する工程と、前記半導体基板の上に複数の電気配
線層からなる多層構造の電気配線層を形成する工程と、
前記電気配線層の上に絶縁膜を形成する工程と、前記絶
縁膜の選択的な領域にコンタクト孔を形成する工程と、
前記絶縁膜をエッチング用マスクとして使用して前記絶
縁膜におけるコンタクト孔によって表面が露出している
前記多層構造の電気配線層の最上層を取り除くことによ
りこの領域に配置されている前記電気配線層にＢＬＭ層
としての機能を備えさせる工程とを有することにより、
ＢＬＭ層を電気配線層の製造工程などの半導体集積回路
装置の処理工程およびそれに使用されている装置と設備
を使用して形成できると共に、ＢＬＭ層としての材料を
その処理工程で使用している材料の中から選択して使用
することも行えるために、ＢＬＭ層を設けるための独立
した装置および設備それに特有の材料は不要となり、簡
単な製造工程により製造コストが低減する。
置の製造方法によれば、半導体基板に複数の半導体素子
を形成する工程と、前記半導体基板の上に複数の電気配
線層からなる多層構造の電気配線層を形成する工程と、
前記電気配線層の上に絶縁膜を形成する工程と、前記絶
縁膜の選択的な領域にコンタクト孔を形成する工程と、
前記絶縁膜をエッチング用マスクとして使用して前記絶
縁膜におけるコンタクト孔によって表面が露出している
前記多層構造の電気配線層の最上層を取り除くことによ
りこの領域に配置されている前記電気配線層にＢＬＭ層
としての機能を備えさせる工程とを有することにより、
ＢＬＭ層を電気配線層の製造工程などの半導体集積回路
装置の処理工程およびそれに使用されている装置と設備
を使用して形成できると共に、ＢＬＭ層としての材料を
その処理工程で使用している材料の中から選択して使用
することも行えるために、ＢＬＭ層を設けるための独立
した装置および設備それに特有の材料は不要となり、簡
単な製造工程により製造コストが低減する。
【００２０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
【００２１】（実施例１）図１〜図５は、本発明の一実
施例である半導体集積回路装置の製造工程を示す断面図
である。同図を用いて、本発明の半導体集積回路装置お
よびその製造方法を具体的に説明する。
施例である半導体集積回路装置の製造工程を示す断面図
である。同図を用いて、本発明の半導体集積回路装置お
よびその製造方法を具体的に説明する。
【００２２】まず、図１に示すように、半導体基板にＭ
ＯＳＦＥＴなどの半導体素子を複数個形成し、それらの
半導体素子の電気配線層を形成して、それらを内包する
基体１を形成する。
ＯＳＦＥＴなどの半導体素子を複数個形成し、それらの
半導体素子の電気配線層を形成して、それらを内包する
基体１を形成する。
【００２３】すなわち、例えばシリコン単結晶からなる
半導体基板をスターティングマテリアルとして、フォト
リソグラフィ工程、イオン注入工程、不純物拡散工程、
熱酸化およびＣＶＤ（Chemical Vapor Deposition)法な
どにより形成する絶縁膜形成工程、電気配線層形成工程
および層間絶縁膜形成工程などを用いて半導体基板にＭ
ＯＳＦＥＴなどの半導体素子を複数個形成した後、それ
らと電気接続している電気配線層と層間絶縁膜とからな
る多層配線層を形成する。これらの工程は、ウエハ処理
工程として行えるものである。
半導体基板をスターティングマテリアルとして、フォト
リソグラフィ工程、イオン注入工程、不純物拡散工程、
熱酸化およびＣＶＤ（Chemical Vapor Deposition)法な
どにより形成する絶縁膜形成工程、電気配線層形成工程
および層間絶縁膜形成工程などを用いて半導体基板にＭ
ＯＳＦＥＴなどの半導体素子を複数個形成した後、それ
らと電気接続している電気配線層と層間絶縁膜とからな
る多層配線層を形成する。これらの工程は、ウエハ処理
工程として行えるものである。
【００２４】なお、前述した半導体集積回路装置の製造
工程は、半導体基板にＭＯＳＦＥＴ以外のバイポーラト
ランジスタ、容量素子などの種々の半導体素子を形成し
た態様を採用することができる。また、前述した半導体
集積回路装置の製造工程は、先行技術を種々組み合わせ
て行えるものである。本発明の半導体集積回路装置およ
びその製造方法の主要部は、半導体集積回路装置の配線
構造におけるＢＬＭ層およびバンプ電極の領域にある。
工程は、半導体基板にＭＯＳＦＥＴ以外のバイポーラト
ランジスタ、容量素子などの種々の半導体素子を形成し
た態様を採用することができる。また、前述した半導体
集積回路装置の製造工程は、先行技術を種々組み合わせ
て行えるものである。本発明の半導体集積回路装置およ
びその製造方法の主要部は、半導体集積回路装置の配線
構造におけるＢＬＭ層およびバンプ電極の領域にある。
【００２５】このことを踏まえて、今後の説明を簡便化
するために、前述した製造工程を終了しているものを基
体１として包括的に図示し、内部構造を有する基体１に
おける内部構造を省略すると共に、図示上の寸法を縮小
して示すことにする。
するために、前述した製造工程を終了しているものを基
体１として包括的に図示し、内部構造を有する基体１に
おける内部構造を省略すると共に、図示上の寸法を縮小
して示すことにする。
【００２６】次に、基体１の上の選択的な領域に電気配
線層２を形成した後、その電気配線層２を含む基体１の
表面に例えば酸化シリコン膜などからなる層間絶縁膜３
を形成した後、層間絶縁膜３における電気配線層２の選
択的な領域の上にコンタクト孔４を形成する。
線層２を形成した後、その電気配線層２を含む基体１の
表面に例えば酸化シリコン膜などからなる層間絶縁膜３
を形成した後、層間絶縁膜３における電気配線層２の選
択的な領域の上にコンタクト孔４を形成する。
【００２７】次に、例えばアルミニウムからなる金属層
をスパッタリング法または蒸着法等によって基体１上に
形成した後、その金属層をフォトリソグラフィ技術によ
ってパターニングすることにより、図２に示すように、
下層の電気配線層２とコンタクト孔４を通じて電気的に
接続された電気配線層５を形成した後、基体１の上に例
えば窒化シリコン膜などからなる絶縁膜６をＣＶＤ法に
より形成する。この絶縁膜６は表面保護膜としての機能
を有するものである。
をスパッタリング法または蒸着法等によって基体１上に
形成した後、その金属層をフォトリソグラフィ技術によ
ってパターニングすることにより、図２に示すように、
下層の電気配線層２とコンタクト孔４を通じて電気的に
接続された電気配線層５を形成した後、基体１の上に例
えば窒化シリコン膜などからなる絶縁膜６をＣＶＤ法に
より形成する。この絶縁膜６は表面保護膜としての機能
を有するものである。
【００２８】次に、フォトリソグラフィ技術を用いて、
絶縁膜６を選択的に取り除いて、絶縁膜６の一部にコン
タクト孔（電極窓）７を形成する。
絶縁膜６を選択的に取り除いて、絶縁膜６の一部にコン
タクト孔（電極窓）７を形成する。
【００２９】次に、図３に示すように、基体１の上に、
例えば４０ａｔ％程度のタングステンを含むチタン（Ｔ
ｉ）とタングステン（Ｗ）との合金層８を形成した後、
その表面に白金（Ｐｔ）層９を堆積する。合金層８およ
び白金層９の形成には、ウエハ状態により半導体集積回
路装置における電気配線層を製造できる手法すなわちウ
エハ処理工程により行うことができるものであり、ＣＶ
Ｄ装置またはスパッタリング装置、蒸着装置などが使用
されている電気配線層の形成技術を用いて行うことがで
きる。
例えば４０ａｔ％程度のタングステンを含むチタン（Ｔ
ｉ）とタングステン（Ｗ）との合金層８を形成した後、
その表面に白金（Ｐｔ）層９を堆積する。合金層８およ
び白金層９の形成には、ウエハ状態により半導体集積回
路装置における電気配線層を製造できる手法すなわちウ
エハ処理工程により行うことができるものであり、ＣＶ
Ｄ装置またはスパッタリング装置、蒸着装置などが使用
されている電気配線層の形成技術を用いて行うことがで
きる。
【００３０】次に、フォトリソグラフィ技術を使用し
て、例えば王水をエッチング液として使用したウエット
エッチングにより白金層９の選択的な領域を取り除い
て、ＢＬＭ層の上層となるような形状に白金層９を加工
する。
て、例えば王水をエッチング液として使用したウエット
エッチングにより白金層９の選択的な領域を取り除い
て、ＢＬＭ層の上層となるような形状に白金層９を加工
する。
【００３１】次に、フォトリソグラフィ技術を使用し
て、例えば塩酸をエッチング液として使用したウエット
エッチングにより合金層８の選択的な領域を取り除い
て、ＢＬＭ層の下層となるような形状に合金層８を加工
する。
て、例えば塩酸をエッチング液として使用したウエット
エッチングにより合金層８の選択的な領域を取り除い
て、ＢＬＭ層の下層となるような形状に合金層８を加工
する。
【００３２】次に、図４に示すように、リフトオフ用の
フォトレジスト膜１０を基体１の上に形成した後、ＢＬ
Ｍ層の上のフォトレジスト膜１０を取り除き、その領域
に開口部を形成する。
フォトレジスト膜１０を基体１の上に形成した後、ＢＬ
Ｍ層の上のフォトレジスト膜１０を取り除き、その領域
に開口部を形成する。
【００３３】次に、基体１の上に鉛（Ｐｂ）層１１を形
成した後、その鉛層１１の表面にスズ（Ｓｎ）層１２を
形成する。この場合、鉛層１１およびスズ層１２は、例
えば抵抗加熱蒸着法により順次堆積して形成する。ま
た、鉛層１１とスズ層１２の積層の厚さよりもフォトレ
ジスト膜の膜厚が大きくされているために、ＢＬＭ層の
上に形成されている鉛層１１とスズ層１２との積層とフ
ォトレジスト膜の表面に形成されている鉛層１１とスズ
層１２との積層とは、フォトレジスト膜によって切り離
された状態となっている。
成した後、その鉛層１１の表面にスズ（Ｓｎ）層１２を
形成する。この場合、鉛層１１およびスズ層１２は、例
えば抵抗加熱蒸着法により順次堆積して形成する。ま
た、鉛層１１とスズ層１２の積層の厚さよりもフォトレ
ジスト膜の膜厚が大きくされているために、ＢＬＭ層の
上に形成されている鉛層１１とスズ層１２との積層とフ
ォトレジスト膜の表面に形成されている鉛層１１とスズ
層１２との積層とは、フォトレジスト膜によって切り離
された状態となっている。
【００３４】次に、図５に示すように、基体１をフォト
レジスト溶解液の中に浸漬することにより、フォトレジ
スト膜１０を取り除くと共に、その上に形成されている
鉛層１１およびスズ層１２をリフトオフ法により取り除
く作業を行う。
レジスト溶解液の中に浸漬することにより、フォトレジ
スト膜１０を取り除くと共に、その上に形成されている
鉛層１１およびスズ層１２をリフトオフ法により取り除
く作業を行う。
【００３５】これにより、ＢＬＭ層の表面に鉛層１１と
スズ層１２とからなるはんだバンプを形成することがで
きる。鉛層１１とスズ層１２とからなるはんだバンプ
は、フェイスダウンボンディングを行うための突起電極
構造のバンプである。
スズ層１２とからなるはんだバンプを形成することがで
きる。鉛層１１とスズ層１２とからなるはんだバンプ
は、フェイスダウンボンディングを行うための突起電極
構造のバンプである。
【００３６】なお、はんだバンプとしての鉛層１１とス
ズ層１２とは、重量比として鉛（Ｐｂ）／スズ（Ｓｎ）
＝９５／５となるようにしている。
ズ層１２とは、重量比として鉛（Ｐｂ）／スズ（Ｓｎ）
＝９５／５となるようにしている。
【００３７】本実施例１によれば、ＢＬＭ層としては、
チタンとタングステンとの合金層８と白金層９とからな
る積層を用いているために、半導体集積回路装置の電気
配線層の製造工程に使用されている設備を用いてＢＬＭ
層を形成することができる。
チタンとタングステンとの合金層８と白金層９とからな
る積層を用いているために、半導体集積回路装置の電気
配線層の製造工程に使用されている設備を用いてＢＬＭ
層を形成することができる。
【００３８】本実施例１の電気配線層の一部に設けられ
ているＢＬＭ層の材料として半導体集積回路装置におけ
る電気配線層などの構成要素に使用されている材料の一
部と同一の材料を使用することができる。
ているＢＬＭ層の材料として半導体集積回路装置におけ
る電気配線層などの構成要素に使用されている材料の一
部と同一の材料を使用することができる。
【００３９】具体的には、ＢＬＭ層を下層と上層とが積
層されている２層の積層とし、ＢＬＭ層における下層と
してはチタン層、タングステン層またはチタンとタング
ステンとの合金層を使用し、ＢＬＭ層における上層とし
ては白金層または銅（Ｃｕ）層を使用することができ
る。
層されている２層の積層とし、ＢＬＭ層における下層と
してはチタン層、タングステン層またはチタンとタング
ステンとの合金層を使用し、ＢＬＭ層における上層とし
ては白金層または銅（Ｃｕ）層を使用することができ
る。
【００４０】（実施例２）図６〜図８は、本発明の他の
実施例である半導体集積回路装置の製造工程を示す断面
図である。同図を用いて、本発明の半導体集積回路装置
およびその製造方法を具体的に説明する。
実施例である半導体集積回路装置の製造工程を示す断面
図である。同図を用いて、本発明の半導体集積回路装置
およびその製造方法を具体的に説明する。
【００４１】図６に示すものは、前述した実施例１にお
ける図１および図２を用いて説明した半導体集積回路装
置の製造工程を終了したものであり、本実施例２におい
ては、この段階を前提にして説明する。
ける図１および図２を用いて説明した半導体集積回路装
置の製造工程を終了したものであり、本実施例２におい
ては、この段階を前提にして説明する。
【００４２】まず、図７に示すように、基体１の上の絶
縁膜６の表面にＣＣＢパターンに対応する孔が設けられ
ているメタルマスク１３をセットし、基体１とメタルマ
スク１３とを治具（図示を省略している）によって張り
合わせてメタルマスク１３を固定させる作業を行う。メ
タルマスク１３としては、例えばコバール製のメタルマ
スクを用いることができる。
縁膜６の表面にＣＣＢパターンに対応する孔が設けられ
ているメタルマスク１３をセットし、基体１とメタルマ
スク１３とを治具（図示を省略している）によって張り
合わせてメタルマスク１３を固定させる作業を行う。メ
タルマスク１３としては、例えばコバール製のメタルマ
スクを用いることができる。
【００４３】次に、メタルマスク１３を備えている基体
１の上にＢＬＭ層の下層としてのタングステン層１４を
形成した後、ＢＬＭ層の上層としての白金層１５を形成
する。
１の上にＢＬＭ層の下層としてのタングステン層１４を
形成した後、ＢＬＭ層の上層としての白金層１５を形成
する。
【００４４】ＢＬＭ層としてのタングステン層１４およ
び白金層１５の形成には、ウエハ状態により半導体集積
回路装置における電気配線層を製造できる手法すなわち
ウエハ処理工程により行うことができるものであり、Ｃ
ＶＤ装置またはスパッタリング装置または蒸着装置など
が使用されている電気配線層の形成技術を用いて行うこ
とができる。
び白金層１５の形成には、ウエハ状態により半導体集積
回路装置における電気配線層を製造できる手法すなわち
ウエハ処理工程により行うことができるものであり、Ｃ
ＶＤ装置またはスパッタリング装置または蒸着装置など
が使用されている電気配線層の形成技術を用いて行うこ
とができる。
【００４５】次に、ＢＬＭ層の表面に鉛層１６を形成し
た後、その鉛層１６の表面にスズ層１７を形成する。こ
の場合、鉛層１６およびスズ層１７は、例えば抵抗加熱
蒸着法により順次堆積して形成する。
た後、その鉛層１６の表面にスズ層１７を形成する。こ
の場合、鉛層１６およびスズ層１７は、例えば抵抗加熱
蒸着法により順次堆積して形成する。
【００４６】なお、はんだバンプとしての鉛層１６とス
ズ層１７とは、重量比として鉛（Ｐｂ）／スズ（Ｓｎ）
＝９０／１０となるようにしている。
ズ層１７とは、重量比として鉛（Ｐｂ）／スズ（Ｓｎ）
＝９０／１０となるようにしている。
【００４７】次に、図８に示すように、メタルマスク１
３を基体１から引き剥がすことにより、その上に形成さ
れているタングステン層１４、白金層１５、鉛層１６お
よびスズ層１７をメタルマスク１３と共に取り除き、基
体１の上にＢＬＭ層としてパターン化されたタングステ
ン層１４および白金層１５とはんだバンプとしてパター
ン化された鉛層１６およびスズ層１７を形成する作業を
行う。
３を基体１から引き剥がすことにより、その上に形成さ
れているタングステン層１４、白金層１５、鉛層１６お
よびスズ層１７をメタルマスク１３と共に取り除き、基
体１の上にＢＬＭ層としてパターン化されたタングステ
ン層１４および白金層１５とはんだバンプとしてパター
ン化された鉛層１６およびスズ層１７を形成する作業を
行う。
【００４８】本実施例２によれば、ＢＬＭ層としては、
タングステン層１４と白金層１５とからなる積層を用い
ているために、半導体集積回路装置の電気配線層の製造
工程に使用されている設備を用いてＢＬＭ層を形成する
ことができる。
タングステン層１４と白金層１５とからなる積層を用い
ているために、半導体集積回路装置の電気配線層の製造
工程に使用されている設備を用いてＢＬＭ層を形成する
ことができる。
【００４９】また、メタルマスクを用いることにより、
白金層１５それに鉛層１６というエッチングの困難なも
のであってもそれらを容易に不要な領域を取り除いてパ
ターン化することができる。
白金層１５それに鉛層１６というエッチングの困難なも
のであってもそれらを容易に不要な領域を取り除いてパ
ターン化することができる。
【００５０】さらに、同一のメタルマスク１３を用いて
ＢＬＭ層およびはんだバンプを形成していることによ
り、製造工程が簡単となり、製造コストを低減すること
ができる。
ＢＬＭ層およびはんだバンプを形成していることによ
り、製造工程が簡単となり、製造コストを低減すること
ができる。
【００５１】（実施例３）図９〜図１２は、本発明の他
の実施例である半導体集積回路装置の製造工程を示す断
面図である。同図を用いて、本発明の半導体集積回路装
置およびその製造方法を具体的に説明する。
の実施例である半導体集積回路装置の製造工程を示す断
面図である。同図を用いて、本発明の半導体集積回路装
置およびその製造方法を具体的に説明する。
【００５２】図９に示すものは、前述した実施例１にお
ける図１を用いて説明した半導体集積回路装置の製造工
程を終了したものであり、本実施例３においては、この
段階を前提にして説明する。
ける図１を用いて説明した半導体集積回路装置の製造工
程を終了したものであり、本実施例３においては、この
段階を前提にして説明する。
【００５３】まず、図１０に示すように、基体１の上に
電気配線層の下層としてのタングステン層１８を形成し
た後、その表面に電気配線層の中層としての銅（Ｃｕ）
層１９を形成し、その後、銅層１９の表面に電気配線層
の上層としてのタングステン層２０を形成して、３層構
造の電気配線層を基体１の上に設ける。
電気配線層の下層としてのタングステン層１８を形成し
た後、その表面に電気配線層の中層としての銅（Ｃｕ）
層１９を形成し、その後、銅層１９の表面に電気配線層
の上層としてのタングステン層２０を形成して、３層構
造の電気配線層を基体１の上に設ける。
【００５４】タングステン層１８，２０および銅層１９
の形成には、ウエハ状態により半導体集積回路装置にお
ける電気配線層を製造できる手法すなわちウエハ処理工
程により行うことができるものであり、ＣＶＤ装置また
はスパッタリング装置、蒸着装置などが使用されている
電気配線層の形成技術を用いて行うことができる。
の形成には、ウエハ状態により半導体集積回路装置にお
ける電気配線層を製造できる手法すなわちウエハ処理工
程により行うことができるものであり、ＣＶＤ装置また
はスパッタリング装置、蒸着装置などが使用されている
電気配線層の形成技術を用いて行うことができる。
【００５５】次に、フォトリソグラフィ技術を用いて、
電気配線層の不要な領域を選択的にエッチングして取り
除くことにより、配線パターンを有する３層構造の電気
配線層を形成する。
電気配線層の不要な領域を選択的にエッチングして取り
除くことにより、配線パターンを有する３層構造の電気
配線層を形成する。
【００５６】次に、図１１に示すように、基体１の上に
例えば酸化シリコン膜などからなる絶縁膜２１を形成す
る。
例えば酸化シリコン膜などからなる絶縁膜２１を形成す
る。
【００５７】次に、フォトリソグラフィ技術を用いて、
絶縁膜２１を選択的に取り除いて、絶縁膜２１の一部に
コンタクト孔（電極窓）２２を形成する。
絶縁膜２１を選択的に取り除いて、絶縁膜２１の一部に
コンタクト孔（電極窓）２２を形成する。
【００５８】次に、図１２に示すように、絶縁膜２１を
エッチング用マスクとして使用して、コンタクト孔２２
によって表面が露出している電気配線層の上層のタング
ステン層２０の領域をエッチングにより選択的に取り除
く作業を行う。
エッチング用マスクとして使用して、コンタクト孔２２
によって表面が露出している電気配線層の上層のタング
ステン層２０の領域をエッチングにより選択的に取り除
く作業を行う。
【００５９】この工程により、コンタクト孔２２の下の
電気配線層である銅層１９とその下層のタングステン層
１８をＢＬＭ層として使用することができる。すなわ
ち、３層構造の電気配線層の一部をＢＬＭ層として用い
ることができる態様のものである。
電気配線層である銅層１９とその下層のタングステン層
１８をＢＬＭ層として使用することができる。すなわ
ち、３層構造の電気配線層の一部をＢＬＭ層として用い
ることができる態様のものである。
【００６０】次に、ＢＬＭ層の表面にはんだバンプを種
々の製造工程を用いて形成する（図示を省略してい
る）。
々の製造工程を用いて形成する（図示を省略してい
る）。
【００６１】ＢＬＭ層の表面に形成するはんだバンプ
は、例えばパッケージ基板の上にあらかじめ形成されて
いるはんだバンプを用意しておき、前述した半導体集積
回路装置の製造工程の後に、ダイシングにより半導体チ
ップ化した状態の半導体チップのＢＬＭ層にパッケージ
基板の上に設けられているはんだバンプを接続する。
は、例えばパッケージ基板の上にあらかじめ形成されて
いるはんだバンプを用意しておき、前述した半導体集積
回路装置の製造工程の後に、ダイシングにより半導体チ
ップ化した状態の半導体チップのＢＬＭ層にパッケージ
基板の上に設けられているはんだバンプを接続する。
【００６２】ウエハ内から取得される半導体チップの良
品率が低い場合に、ウエハの全面にはんだバンプを形成
することは材料の無駄が多くなる問題がある。そこで本
実施例３においては、良品の半導体チップのみにはんだ
バンプを形成するものであることにより、低い製造コス
トでＢＬＭ層の上にはんだバンプを形成できる。
品率が低い場合に、ウエハの全面にはんだバンプを形成
することは材料の無駄が多くなる問題がある。そこで本
実施例３においては、良品の半導体チップのみにはんだ
バンプを形成するものであることにより、低い製造コス
トでＢＬＭ層の上にはんだバンプを形成できる。
【００６３】本実施例３によれば、ＢＬＭ層をタングス
テン層１８／銅層１９／タングステン層２０の３層構造
の最上層の電気配線層と共用化しているものであり、Ｂ
ＬＭ層としては、タングステン層１８と銅層１９とから
なる積層を用いているために、半導体集積回路装置の電
気配線層の製造工程に使用されている設備を用いてＢＬ
Ｍ層を形成することができる。また、ＢＬＭ層の製造工
程は、電気配線層の一部を用いていることと、そのタン
グステン層２０の選択的な領域のエッチングにおいてエ
ッチング用マスクとして絶縁膜２１を使用しているため
に簡単な製造工程となる。さらに、はんだバンプの形成
にあたっては、例えばパッケージ基板の上に形成してい
るはんだバンプを使用している。このことにより、製造
工程が簡単になり、製造コストを低減することができ
る。
テン層１８／銅層１９／タングステン層２０の３層構造
の最上層の電気配線層と共用化しているものであり、Ｂ
ＬＭ層としては、タングステン層１８と銅層１９とから
なる積層を用いているために、半導体集積回路装置の電
気配線層の製造工程に使用されている設備を用いてＢＬ
Ｍ層を形成することができる。また、ＢＬＭ層の製造工
程は、電気配線層の一部を用いていることと、そのタン
グステン層２０の選択的な領域のエッチングにおいてエ
ッチング用マスクとして絶縁膜２１を使用しているため
に簡単な製造工程となる。さらに、はんだバンプの形成
にあたっては、例えばパッケージ基板の上に形成してい
るはんだバンプを使用している。このことにより、製造
工程が簡単になり、製造コストを低減することができ
る。
【００６４】また、本実施例３のＢＬＭ層を電気配線層
の一部に設けているために、ＢＬＭ層の材料として半導
体集積回路装置における多層構造の電気配線層の最上層
を選択的に取り除くことにより電気配線層の材料の一部
と同一の材料を使用することができる。
の一部に設けているために、ＢＬＭ層の材料として半導
体集積回路装置における多層構造の電気配線層の最上層
を選択的に取り除くことにより電気配線層の材料の一部
と同一の材料を使用することができる。
【００６５】具体的には、ＢＬＭ層を下層と上層とが積
層されている２層の積層とし、ＢＬＭ層における下層と
してはチタン層、タングステン層またはチタンとタング
ステンとの合金層を使用し、ＢＬＭ層における上層とし
ては白金層または銅層を使用することができる。
層されている２層の積層とし、ＢＬＭ層における下層と
してはチタン層、タングステン層またはチタンとタング
ステンとの合金層を使用し、ＢＬＭ層における上層とし
ては白金層または銅層を使用することができる。
【００６６】また、ＢＬＭ層を設けている多層構造の電
気配線層としては、白金層または銅層を中層とし、チタ
ン層またはタングステン層を下層および上層とした３層
構造の電気配線層を使用することができる。この場合、
３層構造の電気配線層の選択的な領域をＢＬＭ層として
使用する場合には、その領域の上層のチタン層またはタ
ングステン層を選択的エッチング法などで取り除くこと
により簡単な製造方法をもって行うことができる。
気配線層としては、白金層または銅層を中層とし、チタ
ン層またはタングステン層を下層および上層とした３層
構造の電気配線層を使用することができる。この場合、
３層構造の電気配線層の選択的な領域をＢＬＭ層として
使用する場合には、その領域の上層のチタン層またはタ
ングステン層を選択的エッチング法などで取り除くこと
により簡単な製造方法をもって行うことができる。
【００６７】さらに、ＢＬＭ層を設けている多層構造の
電気配線層としては、白金層または銅層を中層とし、チ
タン層またはタングステン層を下層および上層とした３
層構造の電気配線層の下にアルミニウム層などの層間絶
縁膜と接着性の良好な層を有する４層構造の電気配線層
を使用することができる。この場合、４層構造の電気配
線層の選択的な領域をＢＬＭ層として使用する場合に
は、その領域の表面部の上層のチタン層またはタングス
テン層を選択的エッチング法などで取り除くことにより
簡単な製造方法をもって行うことができる。
電気配線層としては、白金層または銅層を中層とし、チ
タン層またはタングステン層を下層および上層とした３
層構造の電気配線層の下にアルミニウム層などの層間絶
縁膜と接着性の良好な層を有する４層構造の電気配線層
を使用することができる。この場合、４層構造の電気配
線層の選択的な領域をＢＬＭ層として使用する場合に
は、その領域の表面部の上層のチタン層またはタングス
テン層を選択的エッチング法などで取り除くことにより
簡単な製造方法をもって行うことができる。
【００６８】さらにまた、ＢＬＭ層を設けている多層構
造の電気配線層としては、白金層または銅層を上層と
し、チタン層またはタングステン層を中層とし、アルミ
ニウム層などの導電性の層を下層とした３層構造の電気
配線層を使用することができる。この場合、コンタクト
孔２２によって表面が露出している３層構造の電気配線
層そのものをＢＬＭ層として使用することができるた
め、コンタクト孔２２を有する絶縁膜２１をエッチング
用マスクとして使用した電気配線層１９の上層の選択的
なエッチングを不要とできるので、簡単な製造方法をも
って行うことができる。
造の電気配線層としては、白金層または銅層を上層と
し、チタン層またはタングステン層を中層とし、アルミ
ニウム層などの導電性の層を下層とした３層構造の電気
配線層を使用することができる。この場合、コンタクト
孔２２によって表面が露出している３層構造の電気配線
層そのものをＢＬＭ層として使用することができるた
め、コンタクト孔２２を有する絶縁膜２１をエッチング
用マスクとして使用した電気配線層１９の上層の選択的
なエッチングを不要とできるので、簡単な製造方法をも
って行うことができる。
【００６９】（実施例４）図１３〜図１６は、本発明の
他の実施例である半導体集積回路装置の製造工程を示す
断面図である。同図を用いて、本発明の半導体集積回路
装置およびその製造方法を具体的に説明する。
他の実施例である半導体集積回路装置の製造工程を示す
断面図である。同図を用いて、本発明の半導体集積回路
装置およびその製造方法を具体的に説明する。
【００７０】図１３に示すものは、前述した実施例１に
おける図１を用いて説明した半導体集積回路装置の製造
工程を終了したものであり、本実施例においては、この
段階を前提にして説明する。
おける図１を用いて説明した半導体集積回路装置の製造
工程を終了したものであり、本実施例においては、この
段階を前提にして説明する。
【００７１】まず、図１４に示すように、基体１の上に
電気配線層の下層としてのチタン層２３を形成した後、
その表面に電気配線層の中層としての白金層２４を形成
し、その後、白金層２４の表面に電気配線層の上層とし
てのチタン層２５を形成して、３層構造の電気配線層を
基体１の上に設ける。
電気配線層の下層としてのチタン層２３を形成した後、
その表面に電気配線層の中層としての白金層２４を形成
し、その後、白金層２４の表面に電気配線層の上層とし
てのチタン層２５を形成して、３層構造の電気配線層を
基体１の上に設ける。
【００７２】チタン層２３，２５および白金層２４の形
成には、ウエハ状態により半導体集積回路装置における
電気配線層を製造できる手法すなわちウエハ処理工程に
より行うことができるものであり、ＣＶＤ装置またはス
パッタリング装置、蒸着装置などが使用されている電気
配線層の形成技術を用いて行うことができる。
成には、ウエハ状態により半導体集積回路装置における
電気配線層を製造できる手法すなわちウエハ処理工程に
より行うことができるものであり、ＣＶＤ装置またはス
パッタリング装置、蒸着装置などが使用されている電気
配線層の形成技術を用いて行うことができる。
【００７３】次に、フォトリソグラフィ技術を用いて、
電気配線層の不要な領域を選択的にエッチングして取り
除くことにより、配線パターンを有する３層構造の電気
配線層を形成する。
電気配線層の不要な領域を選択的にエッチングして取り
除くことにより、配線パターンを有する３層構造の電気
配線層を形成する。
【００７４】次に、図１５に示すように、基体１の上に
例えば窒化シリコン膜などからなる絶縁膜２１を形成す
る。
例えば窒化シリコン膜などからなる絶縁膜２１を形成す
る。
【００７５】次に、フォトリソグラフィ技術を用いて、
絶縁膜２１を選択的に取り除いて、絶縁膜２１の一部に
コンタクト孔（電極窓）２２を形成する。
絶縁膜２１を選択的に取り除いて、絶縁膜２１の一部に
コンタクト孔（電極窓）２２を形成する。
【００７６】次に、絶縁膜２１をエッチング用マスクと
して使用して、コンタクト孔２２によって表面が露出し
ている電気配線層の上層のチタン層２５の領域をエッチ
ングにより選択的に取り除く作業を行う。
して使用して、コンタクト孔２２によって表面が露出し
ている電気配線層の上層のチタン層２５の領域をエッチ
ングにより選択的に取り除く作業を行う。
【００７７】この工程により、コンタクト孔２２の下の
電気配線層である白金層２４とその下層のチタン層２３
をＢＬＭ層として使用することができる。すなわち、３
層構造の電気配線層の一部をＢＬＭ層として用いること
ができる態様のものである。
電気配線層である白金層２４とその下層のチタン層２３
をＢＬＭ層として使用することができる。すなわち、３
層構造の電気配線層の一部をＢＬＭ層として用いること
ができる態様のものである。
【００７８】次に、図１６に示すように、ＢＬＭ層の表
面にはんだバンプを種々の製造工程を用いて形成する
（図示を省略している）。
面にはんだバンプを種々の製造工程を用いて形成する
（図示を省略している）。
【００７９】ＢＬＭ層の表面に形成するはんだバンプ
は、例えば前述した実施例１におけるリフトオフ法によ
って形成される鉛層１１とスズ層１２とからなるはんだ
バンプの製造工程を使用して形成できる。
は、例えば前述した実施例１におけるリフトオフ法によ
って形成される鉛層１１とスズ層１２とからなるはんだ
バンプの製造工程を使用して形成できる。
【００８０】本実施例４によれば、ＢＬＭ層をチタン層
２３／白金層２４／チタン層２５の３層構造の最上層の
電気配線層と共用化しているものであり、ＢＬＭ層とし
ては、チタン層２３と白金層２４とからなる積層を用い
ているために、半導体集積回路装置の電気配線層の製造
工程に使用されている設備を用いてＢＬＭ層を形成する
ことができる。また、ＢＬＭ層の製造工程は、電気配線
層の一部を用いていることと、そのチタン層２５の選択
的な領域のエッチングにおいてエッチング用マスクとし
て絶縁膜２１を使用しているために簡単な製造工程とな
る。さらに、はんだバンプの形成にあたっては、例えば
リフトオフ法によって形成しているはんだバンプを使用
している。このことにより、製造工程が簡単になり、製
造コストを低減することができる。
２３／白金層２４／チタン層２５の３層構造の最上層の
電気配線層と共用化しているものであり、ＢＬＭ層とし
ては、チタン層２３と白金層２４とからなる積層を用い
ているために、半導体集積回路装置の電気配線層の製造
工程に使用されている設備を用いてＢＬＭ層を形成する
ことができる。また、ＢＬＭ層の製造工程は、電気配線
層の一部を用いていることと、そのチタン層２５の選択
的な領域のエッチングにおいてエッチング用マスクとし
て絶縁膜２１を使用しているために簡単な製造工程とな
る。さらに、はんだバンプの形成にあたっては、例えば
リフトオフ法によって形成しているはんだバンプを使用
している。このことにより、製造工程が簡単になり、製
造コストを低減することができる。
【００８１】また、本実施例４のＢＬＭ層を電気配線層
の一部に設けているために、ＢＬＭ層の材料として半導
体集積回路装置における多層構造の電気配線層の最上層
を選択的に取り除くことにより電気配線層の材料の一部
と同一の材料を使用することができる。
の一部に設けているために、ＢＬＭ層の材料として半導
体集積回路装置における多層構造の電気配線層の最上層
を選択的に取り除くことにより電気配線層の材料の一部
と同一の材料を使用することができる。
【００８２】具体的には、ＢＬＭ層を下層と上層とが積
層されている２層の積層とし、ＢＬＭ層における下層と
してはチタン層、タングステン層またはチタンとタング
ステンとの合金層を使用し、ＢＬＭ層における上層とし
ては白金層または銅層を使用することができる。
層されている２層の積層とし、ＢＬＭ層における下層と
してはチタン層、タングステン層またはチタンとタング
ステンとの合金層を使用し、ＢＬＭ層における上層とし
ては白金層または銅層を使用することができる。
【００８３】また、ＢＬＭ層を設けている多層構造の電
気配線層としては、白金層または銅層を中層とし、チタ
ン層またはタングステン層を下層および上層とした３層
構造の電気配線層を使用することができる。この場合、
３層構造の電気配線層の選択的な領域をＢＬＭ層として
使用する場合には、その領域の上層のチタン層またはタ
ングステン層を選択的エッチング法などにより取り除く
ことにより簡単な製造方法をもって行うことができる。
気配線層としては、白金層または銅層を中層とし、チタ
ン層またはタングステン層を下層および上層とした３層
構造の電気配線層を使用することができる。この場合、
３層構造の電気配線層の選択的な領域をＢＬＭ層として
使用する場合には、その領域の上層のチタン層またはタ
ングステン層を選択的エッチング法などにより取り除く
ことにより簡単な製造方法をもって行うことができる。
【００８４】さらに、ＢＬＭ層を設けている多層構造の
電気配線層としては、白金層または銅層を中層とし、チ
タン層またはタングステン層を下層および上層とした３
層構造の電気配線層の下にアルミニウム層などの層間絶
縁膜との接着性の良好な層を有する４層構造の電気配線
層を使用することができる。この場合、４層構造の電気
配線層の選択的な領域をＢＬＭ層として使用する場合に
は、その領域の表面部の上層のチタン層またはタングス
テン層を選択的エッチング法などにより取り除くことに
より簡単な製造方法をもって行うことができる。
電気配線層としては、白金層または銅層を中層とし、チ
タン層またはタングステン層を下層および上層とした３
層構造の電気配線層の下にアルミニウム層などの層間絶
縁膜との接着性の良好な層を有する４層構造の電気配線
層を使用することができる。この場合、４層構造の電気
配線層の選択的な領域をＢＬＭ層として使用する場合に
は、その領域の表面部の上層のチタン層またはタングス
テン層を選択的エッチング法などにより取り除くことに
より簡単な製造方法をもって行うことができる。
【００８５】（実施例５）図１７〜図２０は、本発明の
他の実施例である半導体集積回路装置の製造工程を示す
断面図である。同図を用いて、本発明の半導体集積回路
装置およびその製造方法を具体的に説明する。
他の実施例である半導体集積回路装置の製造工程を示す
断面図である。同図を用いて、本発明の半導体集積回路
装置およびその製造方法を具体的に説明する。
【００８６】図１７に示すものは、前述した実施例１に
おける図１を用いて説明した半導体集積回路装置の製造
工程を終了したものであり、本実施例５においては、こ
の段階を前提にして説明する。
おける図１を用いて説明した半導体集積回路装置の製造
工程を終了したものであり、本実施例５においては、こ
の段階を前提にして説明する。
【００８７】まず、図１８に示すように、基体１の上に
コンタクト孔４と電気接続されている電気配線層２６を
例えばスパッタリングによって形成された銅層を用いて
形成した後、基体１の上に例えば窒化シリコン膜などか
らなる絶縁膜２７を形成する。
コンタクト孔４と電気接続されている電気配線層２６を
例えばスパッタリングによって形成された銅層を用いて
形成した後、基体１の上に例えば窒化シリコン膜などか
らなる絶縁膜２７を形成する。
【００８８】次に、フォトリソグラフィ技術を用いて、
絶縁膜２７を選択的に取り除いて、絶縁膜２７の一部
（例えばＢＬＭ層を形成する領域の電気配線層２６およ
びそれとは異なる位置に配置されている電気配線層２６
の選択的な領域などの上部領域）にコンタクト孔（電極
窓）２８を形成する。
絶縁膜２７を選択的に取り除いて、絶縁膜２７の一部
（例えばＢＬＭ層を形成する領域の電気配線層２６およ
びそれとは異なる位置に配置されている電気配線層２６
の選択的な領域などの上部領域）にコンタクト孔（電極
窓）２８を形成する。
【００８９】次に、図１９に示すように、基体１の上に
チタン層２９を形成した後、その表面に銅（Ｃｕ）層３
０を堆積する。チタン層２９および銅層３０の形成に
は、ウエハ状態により半導体集積回路装置における電気
配線層を製造できる手法すなわちウエハ処理工程により
行うことができるものであり、ＣＶＤ装置またはスパッ
タリング装置、蒸着装置などが使用されている電気配線
層の形成技術を用いて行うことができる。
チタン層２９を形成した後、その表面に銅（Ｃｕ）層３
０を堆積する。チタン層２９および銅層３０の形成に
は、ウエハ状態により半導体集積回路装置における電気
配線層を製造できる手法すなわちウエハ処理工程により
行うことができるものであり、ＣＶＤ装置またはスパッ
タリング装置、蒸着装置などが使用されている電気配線
層の形成技術を用いて行うことができる。
【００９０】次に、フォトリソグラフィ技術を使用し
て、例えばヨウ素ヨウ化アンモンをエッチング液として
使用したウエットエッチングにより銅層３０の選択的な
領域を取り除いて、ＢＬＭ層の上層となるような形状に
銅層３０を加工する。
て、例えばヨウ素ヨウ化アンモンをエッチング液として
使用したウエットエッチングにより銅層３０の選択的な
領域を取り除いて、ＢＬＭ層の上層となるような形状に
銅層３０を加工する。
【００９１】次に、フォトリソグラフィ技術を使用し
て、例えば塩酸をエッチング液として使用したウエット
エッチングによりチタン層２９の選択的な領域を取り除
いて、異なる電気配線層２６を電気接続するための電気
配線層の機能とＢＬＭ層の下層となる機能を兼備してい
るような形状にチタン層２９を加工する。
て、例えば塩酸をエッチング液として使用したウエット
エッチングによりチタン層２９の選択的な領域を取り除
いて、異なる電気配線層２６を電気接続するための電気
配線層の機能とＢＬＭ層の下層となる機能を兼備してい
るような形状にチタン層２９を加工する。
【００９２】チタン層２９および銅層３０の形成には、
ウエハ状態により半導体集積回路装置における電気配線
層を製造できる手法すなわちウエハ処理工程により行う
ことができるものであり、ＣＶＤ装置またはスパッタリ
ング装置、蒸着装置などが使用されている電気配線層の
形成技術を用いて行うことができる。
ウエハ状態により半導体集積回路装置における電気配線
層を製造できる手法すなわちウエハ処理工程により行う
ことができるものであり、ＣＶＤ装置またはスパッタリ
ング装置、蒸着装置などが使用されている電気配線層の
形成技術を用いて行うことができる。
【００９３】次に、図２０に示すように、ＢＬＭ層の上
層の銅層３０の表面に鉛層１１とスズ層１２とからなる
はんだバンプを形成する。
層の銅層３０の表面に鉛層１１とスズ層１２とからなる
はんだバンプを形成する。
【００９４】はんだバンプの製造工程は、前述した実施
例１において図４と図５を用いて説明したリフトオフ法
を採用して行っていることにより、説明を省略する。
例１において図４と図５を用いて説明したリフトオフ法
を採用して行っていることにより、説明を省略する。
【００９５】なお、はんだバンプとしての鉛層１１とス
ズ層１２とは、重量比として鉛（Ｐｂ）／スズ（Ｓｎ）
＝９８／２となるようにしている。
ズ層１２とは、重量比として鉛（Ｐｂ）／スズ（Ｓｎ）
＝９８／２となるようにしている。
【００９６】本実施例５によれば、銅層３０を内部電気
配線層に用いている半導体集積回路装置におけるＢＬＭ
層としては、チタン層２９と銅層３０とからなる積層を
用いているために、半導体集積回路装置の電気配線層の
製造工程に使用されている設備を用いてＢＬＭ層を形成
することができる。
配線層に用いている半導体集積回路装置におけるＢＬＭ
層としては、チタン層２９と銅層３０とからなる積層を
用いているために、半導体集積回路装置の電気配線層の
製造工程に使用されている設備を用いてＢＬＭ層を形成
することができる。
【００９７】本実施例５によれば、ＢＬＭ層の下層とし
てのチタン層２９を半導体集積回路装置における内部電
気配線層として使用していることにより、ＢＬＭ層の製
造工程と電気配線層の製造工程とを合体させているため
に、製造工程が簡単となり製造コストを低減することが
できる。
てのチタン層２９を半導体集積回路装置における内部電
気配線層として使用していることにより、ＢＬＭ層の製
造工程と電気配線層の製造工程とを合体させているため
に、製造工程が簡単となり製造コストを低減することが
できる。
【００９８】また、本実施例５の電気配線層の一部に設
けられているＢＬＭ層の材料として半導体集積回路装置
における電気配線層などの構成要素に使用されている材
料の一部と同一の材料を使用することができる。
けられているＢＬＭ層の材料として半導体集積回路装置
における電気配線層などの構成要素に使用されている材
料の一部と同一の材料を使用することができる。
【００９９】具体的には、ＢＬＭ層を下層と上層とが積
層されている２層の積層とし、ＢＬＭ層における下層と
してはチタン層またはタングステン層またはチタンとタ
ングステンとの合金層を使用し、ＢＬＭ層における上層
としては白金層または銅層を使用することができる。
層されている２層の積層とし、ＢＬＭ層における下層と
してはチタン層またはタングステン層またはチタンとタ
ングステンとの合金層を使用し、ＢＬＭ層における上層
としては白金層または銅層を使用することができる。
【０１００】また、本実施例５のＢＬＭ層の一部を電気
配線層として使用しているものであるが、ＢＬＭ層の一
部の使用法として例えば冗長回路などのヒューズなどが
適用できる。すなわち、チタン層２９のうち銅層３０に
被覆されていない所定の領域をヒューズとして使用する
ことができる。
配線層として使用しているものであるが、ＢＬＭ層の一
部の使用法として例えば冗長回路などのヒューズなどが
適用できる。すなわち、チタン層２９のうち銅層３０に
被覆されていない所定の領域をヒューズとして使用する
ことができる。
【０１０１】本発明は、前述した実施例１〜５における
電気配線層の製造工程またはＢＬＭ層の製造工程または
はんだバンプの製造工程を必要に応じて種々組み合わせ
ることによっても半導体集積回路装置を製造できるもの
である。
電気配線層の製造工程またはＢＬＭ層の製造工程または
はんだバンプの製造工程を必要に応じて種々組み合わせ
ることによっても半導体集積回路装置を製造できるもの
である。
【０１０２】本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることはいうまでもない。
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることはいうまでもない。
【０１０３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【０１０４】本発明の半導体集積回路装置によれば、複
数の半導体素子が設けられている半導体基板と、前記半
導体素子と電気接続されている電気配線層と、前記電気
配線層を被覆している絶縁膜と、前記電気配線層の一部
に設けられているＢＬＭ層とを有する半導体集積回路装
置であって、前記電気配線層における特定の電気配線層
の選択的な領域が前記ＢＬＭ層として使用されているこ
とにより、ＢＬＭ層を電気配線層の製造工程などの半導
体集積回路装置の処理工程およびそれに使用されている
装置と設備を使用して形成できると共に、ＢＬＭ層とし
ての材料をその処理工程で使用している材料の中から選
択して使用しているので、ＢＬＭ層を設けるための独立
した装置および設備それに特有の材料は不要となり、製
造コストが低減できる。
数の半導体素子が設けられている半導体基板と、前記半
導体素子と電気接続されている電気配線層と、前記電気
配線層を被覆している絶縁膜と、前記電気配線層の一部
に設けられているＢＬＭ層とを有する半導体集積回路装
置であって、前記電気配線層における特定の電気配線層
の選択的な領域が前記ＢＬＭ層として使用されているこ
とにより、ＢＬＭ層を電気配線層の製造工程などの半導
体集積回路装置の処理工程およびそれに使用されている
装置と設備を使用して形成できると共に、ＢＬＭ層とし
ての材料をその処理工程で使用している材料の中から選
択して使用しているので、ＢＬＭ層を設けるための独立
した装置および設備それに特有の材料は不要となり、製
造コストが低減できる。
【０１０５】また、本発明の半導体集積回路装置の製造
方法によれば、半導体基板に複数の半導体素子を形成す
る工程と、前記半導体基板の上に複数の電気配線層から
なる多層構造の電気配線層を形成する工程と、前記電気
配線層の上に絶縁膜を形成する工程と、前記絶縁膜の選
択的な領域にコンタクト孔を形成する工程と、前記絶縁
膜をエッチング用マスクとして使用して前記絶縁膜にお
けるコンタクト孔によって表面が露出している前記多層
構造の電気配線層の最上層を取り除くことによりこの領
域に配置されている前記電気配線層にＢＬＭ層としての
機能を備えさせる工程とを有することにより、ＢＬＭ層
を電気配線層の製造工程などの半導体集積回路装置の処
理工程およびそれに使用されている装置と設備を使用し
て形成できると共に、ＢＬＭ層としての材料をその処理
工程で使用している材料の中から選択して使用すること
も行えるので、ＢＬＭ層を設けるための独立した装置お
よび設備それに特有の材料は不要となり、簡単な製造工
程により製造コストが低減できる。
方法によれば、半導体基板に複数の半導体素子を形成す
る工程と、前記半導体基板の上に複数の電気配線層から
なる多層構造の電気配線層を形成する工程と、前記電気
配線層の上に絶縁膜を形成する工程と、前記絶縁膜の選
択的な領域にコンタクト孔を形成する工程と、前記絶縁
膜をエッチング用マスクとして使用して前記絶縁膜にお
けるコンタクト孔によって表面が露出している前記多層
構造の電気配線層の最上層を取り除くことによりこの領
域に配置されている前記電気配線層にＢＬＭ層としての
機能を備えさせる工程とを有することにより、ＢＬＭ層
を電気配線層の製造工程などの半導体集積回路装置の処
理工程およびそれに使用されている装置と設備を使用し
て形成できると共に、ＢＬＭ層としての材料をその処理
工程で使用している材料の中から選択して使用すること
も行えるので、ＢＬＭ層を設けるための独立した装置お
よび設備それに特有の材料は不要となり、簡単な製造工
程により製造コストが低減できる。
【０１０６】さらに、電気配線層の選択的な領域をＢＬ
Ｍ層として使用することができることにより、半導体集
積回路装置における電気配線層の製造工程を流用してＢ
ＬＭ層を形成できるので、簡単な製造工程となり製造コ
ストが低減できる。
Ｍ層として使用することができることにより、半導体集
積回路装置における電気配線層の製造工程を流用してＢ
ＬＭ層を形成できるので、簡単な製造工程となり製造コ
ストが低減できる。
【０１０７】さらにまた、ＢＬＭ層の一部を電気配線層
またはヒューズとして使用することにより、ＢＬＭ層の
製造工程を使用して半導体集積回路装置における電気配
線層を形成できるので、簡単な製造工程となり製造コス
トが低減できる。
またはヒューズとして使用することにより、ＢＬＭ層の
製造工程を使用して半導体集積回路装置における電気配
線層を形成できるので、簡単な製造工程となり製造コス
トが低減できる。
【図１】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図２】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図３】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図４】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図５】本発明の一実施例である半導体集積回路装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図６】本発明の他の実施例である半導体集積回路装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図７】本発明の他の実施例である半導体集積回路装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図８】本発明の他の実施例である半導体集積回路装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図９】本発明の他の実施例である半導体集積回路装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図１０】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１１】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１２】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１３】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１４】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１５】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１６】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１７】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１８】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図１９】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
【図２０】本発明の他の実施例である半導体集積回路装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
１ 基体 ２ 電気配線層 ３ 層間絶縁膜 ４ コンタクト孔 ５ 電気配線層 ６ 絶縁膜 ７ コンタクト孔 ８ 合金層 ９ 白金層 １０ フォトレジスト膜 １１ 鉛層 １２ スズ層 １３ メタルマスク １４ タングステン層 １５ 白金層 １６ 鉛層 １７ スズ層 １８ タングステン層 １９ 銅層 ２０ タングステン層 ２１ 絶縁膜 ２２ コンタクト孔 ２３ チタン層 ２４ 白金層 ２５ チタン層 ２６ 電気配線層 ２７ 絶縁膜 ２８ コンタクト孔 ２９ チタン層 ３０ 銅層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−202841（ＪＰ，Ａ) 特開 昭60−224248（ＪＰ，Ａ) 特開 平４−133330（ＪＰ，Ａ) 特開 平４−94544（ＪＰ，Ａ) 特開 平４−125932（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (5)
- 【請求項１】 複数の半導体素子が設けられている半導
体基板と、前記半導体素子と電気接続されている電気配
線層と、前記電気配線層を被覆している絶縁膜と、前記
電気配線層の一部に設けられているＢＬＭ層とを有する
半導体集積回路装置であって、前記電気配線層における
特定の電気配線層の選択的な領域が前記ＢＬＭ層として
使用されていることを特徴とする半導体集積回路装置。 - 【請求項２】 複数の半導体素子が設けられている半導
体基板と、前記半導体素子と電気接続されている電気配
線層と、前記電気配線層における最上層の電気配線層の
選択的な領域の表面にコンタクト孔を有する絶縁膜と、
前記コンタクト孔の領域に配置されており前記最上層の
電気配線層の選択的な領域と電気接続されているＢＬＭ
層とを有する半導体集積回路装置であって、前記ＢＬＭ
層の一部の領域は前記最上層の電気配線層の少なくとも
１つ以上の異なる前記電気配線層が電気接続されている
電気配線層またはヒューズとして使用されていると共
に、前記ＢＬＭ層の材料としては前記半導体集積回路装
置における前記電気配線層の構成要素に使用されている
材料の一部と同一の材料が使用されていることを特徴と
する半導体集積回路装置。 - 【請求項３】 前記ＢＬＭ層は、下層と上層とが積層さ
れている２層の積層となっており、前記ＢＬＭ層におけ
る下層としてはチタン層、タングステン層またはチタン
とタングステンとの合金層が使用されており、前記ＢＬ
Ｍ層における上層としては白金層または銅層が使用され
ていることを特徴とする請求項１または２記載の半導体
集積回路装置。 - 【請求項４】 半導体基板に複数の半導体素子を形成す
る工程と、 前記半導体基板の上に複数の電気配線層からなる多層構
造の電気配線層を形成する工程と、 前記電気配線層の上に絶縁膜を形成する工程と、 前記絶縁膜の選択的な領域にコンタクト孔を形成する工
程と、 前記絶縁膜をエッチング用マスクとして使用して前記絶
縁膜におけるコンタクト孔によって表面が露出している
前記多層構造の電気配線層の最上層を取り除くことによ
りこの領域に配置されている前記電気配線層にＢＬＭ層
としての機能を備えさせる工程とを有することを特徴と
する半導体集積回路装置の製造方法。 - 【請求項５】 前記半導体基板の上にリフトオフ用のフ
ォトレジスト膜を形成する工程またはメタルマスクを配
置する工程と、 前記フォトレジスト膜または前記メタルマスクを備えて
いる前記半導体基板の上に鉛層を形成した後に、前記鉛
層の表面にスズ層を形成する工程と、 前記フォトレジスト膜または前記メタルマスクを前記半
導体基板から取り除くことにより、前記ＢＬＭ層の表面
に形成されている前記鉛層と前記鉛層の表面に形成され
ているスズ層をもってはんだバンプを形成する工程とを
有することを特徴とする請求項４記載の半導体集積回路
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16083594A JP3308105B2 (ja) | 1994-07-13 | 1994-07-13 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16083594A JP3308105B2 (ja) | 1994-07-13 | 1994-07-13 | 半導体集積回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831831A JPH0831831A (ja) | 1996-02-02 |
| JP3308105B2 true JP3308105B2 (ja) | 2002-07-29 |
Family
ID=15723447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16083594A Expired - Fee Related JP3308105B2 (ja) | 1994-07-13 | 1994-07-13 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308105B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
-
1994
- 1994-07-13 JP JP16083594A patent/JP3308105B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831831A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7665652B2 (en) | Electronic devices including metallurgy structures for wire and solder bonding | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| US6583039B2 (en) | Method of forming a bump on a copper pad | |
| USRE46618E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| US6365498B1 (en) | Integrated process for I/O redistribution and passive components fabrication and devices formed | |
| US20120126369A1 (en) | Semiconductor Device and Method of Forming Passive Devices | |
| EP1228530A1 (en) | Metal redistribution layer having solderable pads and wire bondable pads | |
| JP2007317979A (ja) | 半導体装置の製造方法 | |
| JP3285919B2 (ja) | 半導体装置 | |
| EP0037852A1 (en) | Connection for superconductive circuitry | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JP2002016096A (ja) | 半導体装置とその製造方法 | |
| US20080075841A1 (en) | Apparatus and method incorporating discrete passive components in an electronic package | |
| US20030189261A1 (en) | Under-bump-metallurgy layer | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| US20030164552A1 (en) | Under-ball metallic layer | |
| US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
| JP2001053075A (ja) | 配線構造及び配線形成方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| US7176117B2 (en) | Method for mounting passive components on wafer | |
| JP3308105B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2005150578A (ja) | 半導体装置及びその製造方法 | |
| US7087512B2 (en) | Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions | |
| JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |