JP3285919B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体装置に係り、特
に半導体装置の半導体素子領域上にバンプ電極が設けら
れて成る半導体装置に関する。

【０００２】

【従来の技術】周知のように、半導体装置は高集積化の
方向にあるとともに、一方では、高集積化された半導体
装置を高密度に実装して、回路のコンパクト化ないし機
能の大容量化も図られている。たとえば半導体メモリ装
置を搭載するメモリカードにおいて、半導体メモリ容量
を増加させると同時に、基板への半導体装置の高密度実
装が試みられている。この半導体装置の高密度実装手段
として、パッケージ化された半導体素子（装置）を用い
る場合、製品の規格により要求されるカード厚の制限か
ら、表面実装部品が使われる。

【０００３】しかして、前記表面実装部品の場合、その
アウターリードの構成によって、ガルウィング型と、よ
り高密度実装を目的としたＪリード型に大別できるが、
パッケージ部品を用いる点で高密度化には限界がある。
そこで表面実装技術より高密度化が可能な、フリップチ
ップ接続方法が用いられる。つまり、フリップチップ接
続方法（フリップチップ実装技術）によれば、半導体装
置（半導体素子）を基板面に実装する場合、パッケージ
部品を用いる場合と比較して1/2 〜1/3 程度の実装面積
で実装できるからである。

【０００４】そして、前記実装用基板に対するフリップ
チップ接続は、図14，図15および図16にそれぞれ断面的
に示すごとく行われている。図14および図15はフリップ
チップ接続の構造を拡大して示すもので、１は半導体装
置２面にパッシベーション膜３から露出して予め配置さ
れているボンディングパッド、４は前記ボンディングパ
ッド１の露出面上に形成されたバリアメタル層、５は前
記バリアメタル層４面上に電気メッキ法，ディップ法，
蒸着法などで形成された半田から成るストレートウォー
ル状もしくは太鼓型状などのバンプ電極である。一方、
６は実装用基板（回路基板）７面にパッシベーション膜
３′から露出して予め配置されている端子電極、４′は
前記端子電極６の露出面上に形成されたバリアメタル層
である。しかして、前記半導体装置２の突起状バンプ電
極５端面を、実装用基板７面のバリアメタル層４′面に
位置合わせ・対接させて配置した後、前記突起状バンプ
電極５をリフローさせることによって、電気的および機
械的な接続が行われている。 図16は前記により実装用
基板７に対して半導体装置２をフリップチップ接続した
ときの構造を断面的に示したもので、半導体基板２′の
主面に形成された半導体素子領域2aに対応して半導体素
子領域2aの外周囲に配列されたボンディングパッド１面
に対応した位置において、実装用基板７面に突起状バン
プ電極５を介して接続した構成を成している。つまり、
電極バンプ５を介しての実装用基板７に対する半導体装
置２の接続（実装）は、半導体素子領域2aよりも外側で
成されている。なお、図17は前記半導体装置２のボンデ
ィングパッド１の配置状態を平面的に示すものである。

【０００５】ところで、この種のフリップチップ接続
（実装）の場合は、半導体装置（半導体基板）２と実装
用基板７の熱膨張係数の相違によって発生する応力がバ
ンプ電極５に集中して、バンプ電極５が破損され易いと
いう問題がある。すなわち、実装用基板７とこれにフリ
ップチップ接続（ないし実装）した半導体装置２との熱
膨張性に起因して、半導体装置２の動作に伴う発熱およ
び使用動作温度範囲内で互いに膨張するが、それらの熱
膨張係数の相違から、これらの接続一体化に関与してい
る電極バンプ５の接続部に集中的に熱ストレスが加わる
ことになる。そして、この熱ストレスの加わり方は、電
極バンプ５間が離隔している程大きくなる。こうした熱
膨張係数の相違による電極バンプ５の破損を防止するた
め、実装した半導体装置２と実装用基板７面とが成す空
間部を樹脂で充填することも試みられている。この樹脂
充填手段により、前記熱膨張係数の相違に起因する不都
合（故障）は、ある程度減少されるが実用上十分満足し
得るものではない。特に、半導体装置２と実装用基板７
との熱膨張係数が大きく相違場合は、実装用基板７と充
填樹脂との界面に応力が集中して、電極バンプ５の破壊
を招来し易いので、所要の機能を失する恐れがあるなど
信頼性の点で問題がある。この点、たとえばシリコンウ
エハを実装用基板７とし、半導体装置（半導体素子）２
を配置する手段(Chip On Wafer)が好ましいといえる
が、製造工程の煩雑さおよび製造コストなどの面で問題
がある。

【０００６】

【発明が解決しようとする課題】上記したように、たと
えばメモリカードの構成において、半導体装置の実装を
フリップチップ実装技術（接続技術）で使えば、高密度
実装が可能であるなど多くの利点があるものの、熱膨張
係数の相違に起因する電極バンプ５の破損性，機能的な
信頼性などに問題がある。このような電極バンプ５の破
損性，換言するとバンプ接続部分における切断不良の発
生を解消するため、電極バンプ５の構造を熱ストレスに
対して耐性ある構造とすることも試みられている。たと
えば、ポリイミド樹脂フイルムを挟んでバンプを積層型
に構成（電子通信情報学会技術報告CPM-19〜24(1987)、
あるいはバンプの形状を鼓型に構成することが知られて
いる。 しかし、前記のように電極バンプを積層型に構
成する場合は、いわゆるバンプシートの製作を要するな
ど形成が煩雑になり、コストアップとなるばかりでな
く、積層に伴う接続箇所の増加で電気的な接続の信頼性
にも問題がある。また、電極バンプを鼓型に構成する場
合は、電極バンプ５を溶融させ実装用基板７の端子電極
４′に一旦接続させた状態で、半導体装置２と実装用基
板７との距離を適度に引離してバンプを鼓型化するた
め、前記電極バンプを形成する半田量などに応じて引離
しが適正に行われないと、接続不良を招いたり、あるい
は所要の鼓型を構成し得ないという問題がある。

【０００７】一方、前記半導体装置のフリップチップ接
続ないし実装は、いわゆるフェースダウン実装で、半導
体装置２の動作に伴い発熱する素子領域面が実装用基板
７面に対向するため、その発熱量が半導体装置２に蓄積
され機能の低下もしくは故障を招来し易いという問題も
ある。したがって、前記フェースダウンに実装した構造
において、たとえば半導体装置２外周面を可及的に露出
させ放熱し易いようにすることが望まれる。このような
放熱対策として半導体装置２の裏面に放熱フィンを配置
する手段もあるが、薄形化が大幅に損なわれるという不
都合がある。また、前記電極バンプ５を、たとえばCuな
ど熱伝導性のよい金属を中心と軸とし、その周面に半田
層を配置して成る２層構造にして、中心軸をなす熱伝導
性のよい金属によって放熱させることも試みられている
が、接続強度および電気的な接続性（抵抗増加など）の
点で、信頼性に欠けている。

【０００８】本発明は、上記事情に対処してなされたも
ので、半導体装置の熱膨張係数と熱膨張係数が異なる実
装用基板に、フリップチップ接続（実装）した場合で
も、その後の熱ストレスにより電極バンプ部での破損，
破断現象などが全面的に回避され、かつすぐれた放熱性
を呈し、信頼性の高い機能を保持・発揮する半導体装置
の提供を目的とする。

【０００９】

【課題を解決するための手段】本発明の半導体装置は、
半導体基板と、前記半導体基板の主面上の半導体素子を
有する第１の領域と、前記半導体基板の前記主面上にあ
って、前記第１の領域の周縁に設けられた第２の領域
と、前記半導体基板上の少なくとも前記第１の領域に形
成された無機絶縁膜と、前記無機絶縁膜上の少なくとも
前記第１の領域に形成された第１の有機絶縁膜と、前記
第２の領域のみに配置された第１のボンディングパッド
と、前記第１の領域のみの前記第１の有機絶縁膜上に対
角線上の角部を除いて格子状に配列され、かつ前記第１
のボンディングパッドよりも面積が大きな第２のボンデ
ィングパッドと、前記第１のボンディングパッドに一端
が接続し第２のボンディングパッドに他端が接続する、
前記第１の有機絶縁膜上に形成された配線と、前記第２
のボンディングパッド上にのみ設けられたバンプ電極
と、前記第２のボンディングパッドを露出し、前記配線
を被覆する第２の有機絶縁膜とを具備することを特徴と
する。

【００１０】上記の構成において、絶縁膜上に形設され
た第２のボンディングパッド数は、第１のボンディング
パッド数に対応しており、第１のボンディングパッドが
配置された領域よりも内側領域に、任意のピッチや位置
に形設・配置されるが、その形設・配置はたとえば縦横
複数列など格子状の規則的な配置が望ましい。また、こ
の格子状の配置において、対角線上の角部（再外周の角
部）を除外した形（角部を第２のボンディングパッドの
配置禁止領域）としておくことが好ましい。

【００１１】

【作用】本発明に係る半導体装置においては、図１に要
部構成例を断面的に示すごとく、第１のボンディングパ
ッド８が配置された領域よりも内側で、かつ所要の半導
体素子領域9aが形成されている領域面の絶縁層 10b上
に、露出して第２のボンディングパッド11が配置され、
これらは前記絶縁層 10bおよび層間絶縁層 10aを介し
て、たとえば多層的に配設された配線12で接続されてい
る。つまり、実装用基板７面にフェースダウンで実装・
接続される電極バンプ13は、半導体基板９′の半導体素
子領域9aが形成されている領域面上に配置された構成を
成しているため、実装用基板７面に対する接続に関与す
る領域面（接続に要する実効面積）が低減された形とな
る。したがって、半導体装置９に加わる実効的な熱膨張
も小さくなるので、実装用基板７および半導体装置９の
熱膨張係数の相違に起因する電極バンプ13に加わるスト
レスも軽減され、もって熱ストレスに対する信頼性の向
上が図られる。しかも、この構成では、半導体装置９の
半導体素子9a領域での発熱は、前記第２のボンディング
パッド11面上の電極バンプ13を介して容易に実装用基板
７側へ放熱されることになる。

【００１２】また、前記第２のボンディングパッド11
は、それぞれ面積が、第１のボンディングパッド８の面
積よりも大きく設定されているため、電極バンプ13も比
較的大きく形成し得ることになるので、フリップ接続
（実装）時の位置合わせを容易に成し得るとともに、接
続強度の改善も図り得る。

【００１３】さらに、前記第２のボンディングパッド11
を、対角線上の角部を除外して格子状に配置した構成と
した場合は、実装用基板７面にフェースダウンで実装・
接続した際、その実装・接続部（電極バンプ13の接続
部）に、熱サイクルストレスが加わっても、実装用基板
７および半導体装置９間の変位量が最大となる（したが
って熱ストレスが最も加わる）対角線上の角部に電極バ
ンプ13が存在しないため、全体的にほぼ一様な応力が電
極バンプ13に加わることになって、接続部の信頼性も損
なわれることがなくなる。

【００１４】

【実施例】以下図２〜図12、および図13を参照して本発
明の実施例を説明する。

【００１５】図２は本発明に係る半導体装置９の構成例
を平面的に示したもので、９′は半導体基板、9aは前記
半導体基板９′面に形設された半導体素子領域、８は前
記半導体基板９′面の半導体素子領域9aが形設された領
域の外側に配置された第１のボンディングパッド、13は
前記半導体素子領域9a面上に配線12を備えた図示されて
いない絶縁層を介して表面に設けられた第２のボンディ
ングパッド11面上に積層して配置された電極バンプであ
る。そして、この図からも分かるように、前記第１のボ
ンディングパッド８は第２のボンディングパッド11にそ
れぞれ対応しており、前記絶縁層に単層もしくは多層的
に絶縁して配置された配線12によって電気的に接続した
構成を成している。

【００１６】次にこのような構成を成す半導体装置９の
製造方法について、その実施態様を断面的に示す図３〜
図11を参照して説明する。

【００１７】先ず、所要の半導体領域9aが所定面に形設
された半導体基板９′を用意し、前記半導体領域9aの各
半導体素子を接続する所要の配線，半導体領域9aの外周
部への対応する第１ボンディングパッド８形成，パッシ
ベーション膜14の形成を行う。その後、前記パッシベー
ション膜14上に、たとえばポリイミド前駆体 UR-3140
（商品名，東レ製）をスピンコートし、選択露光，現像
液 DV-505 （商品名，東レ製）による現像処理を施し
て、前記第１ボンディングパッド８面を開口・露出させ
てから、 400℃にて加熱しポリイミド前駆体 UR-3140膜
をイミド化させて第１の絶縁層 10aを形成する（図
３）。

【００１８】次に、前記形成した第１の絶縁層 10a面上
に、たとえば蒸着法によって Al/Ti層を全面的に被着・
形成してから、この Al/Ti層上にエッチングレジスト O
FPR-800 （商品名，東京応化製）をスピンコートし、プ
リベーク，選択露光，現像処理を施して、前記第１ボン
ディングパッド８に接続するエッチングレジストパター
ンを形成する。こうして、所要のエッチングレジストパ
ターンを形成した後、リン酸／酢酸／硝酸の混合溶液で
Al層を、またEDTA／NH₃ ／ H₂ O₂ でTi層を順次エッチ
ングしてから、エッチングレジストを剥離・除去して配
線12を形成する（図４）。

【００１９】前記配線12を形成した上に、前記の第１の
絶縁層 10aを形成する手段に準じて、第２の絶縁層 10b
を形成する。この第２の絶縁層 10b形成に当たっては、
前記配線12にそれぞれ接続する形で、所要のスルホール
を形成する。しかる後、この第２の絶縁層 10b面上に、
前記配線12を形成する手段に準じて、 Al/Ti層の被着・
形成，この Al/Ti層の選択的なエッチング処理して第２
の配線パターン12′を形成する（図５）。

【００２０】次いで、前記第２の配線パターン12′形成
面上に、前記の第１の絶縁層 10aを形成する手段に準じ
て、第３の絶縁層 10cを形成する。この第３の絶縁層 1
0c形成に当たっては、前記半導体領域9a面上に位置する
領域で、第２の配線パターン12′の少なくとも一部がそ
れぞれ露出する形に（第２のボンディングパッド11を成
す）スルホールを形成する（図６）。

【００２１】前記第２のボンディングパッド11面を、た
とえば 100μm ^□程度を露出させて第３の絶縁層 10cを
設けた後、この第３の絶縁層 10c面上に、Cu/Ti 層15を
蒸着法によって全面的に被着・形成してから（図７）、
厚膜レジストAZ4903（商品名，ヘキストジャパン社製）
をスピーンコートし、膜厚さ50μm 程度のレジスト層を
形成して、このレジスト層16に選択露光，現像処理を施
して、前記第２のボンディングパッド11面に対応するCu
/Ti 層15領域を、たとえば60μm ^□程度露出させる（図
８）。

【００２２】このようにして、第２ボンディングパッド
11にに対応する開口領域（ 100μm^□）よりも小さな寸
法でレジスト層16を開口（60μm ^□）させた半導体基板
９′を、無紫外光下で硫酸銅250g/l，硫酸（比重 1.84)
50g/l からなる溶液に浸漬し、浴温度25℃に設定して、
前記Cu/Ti 層15を陰極とする一方高純度銅板を陽極と
し、電流密度 5 A／dm² 印加して緩やかに攪拌しながら
銅を厚さ35μm 程度メッキする（バリアメタル層の形
成）。

【００２３】その後、メッキ浴を全 Sn 40g/l,第１ Sn
35g/l,Pb 44g/l，遊離ホウ酸 40g/l，ホウ酸 25g/l，ニ
カワ 3.0g/l から成る溶液に替えて、前記 Cu/Ti層15を
陰極とする一方40％Snを陽極とし、電流密度 5 A／dm²
印加して緩やかに攪拌しながら、Pb/Sn=40/60 の合金
（半田）を厚さ35μm 程度に連続メッキして電極バンプ
13を形成する（図９）。

【００２４】上記により第２のボンディングパッド（領
域）11面上に、Pb/Sn 系の電極バンプ13を形成した後、
この半導体基板９′面をアセトンで洗浄処理してレジス
ト層16を除去してから（図10）、前記Pb/Sn 系の電極バ
ンプ13をマスクとして、過硫酸アンモニウム／硫酸／エ
タノールから成る混合溶液を用い、先ず前記Ti/Cu 層15
中のCu層をエッチング除去後、EDTA／アンモニア／過酸
化水素から成る混合液でTi層をエッチング除去すること
によって、所望の半導体装置９を得ることができる（図
11）。

【００２５】図12は前記構成の半導体装置９を、実装用
回路基板，たとえばアルミナ基板７面にフェースダウン
で接続・実装した構成の要部を断面的に示したもので、
次のような手段で容易に接続・実装を成し得る。すなわ
ち、予め加熱機構を具備するステージ面に載置され、Cu
の融点よりも低い温度，たとえば 280℃に予備加熱され
ているアルミナ基板７面に対して、半導体装置９をフェ
ースダウンの位置関係に保持し、たとえばハーフミラー
を用いる位置合わせ法によって、相互に対応するアルミ
ナ基板７面の端子電極６と半導体装置９の電極バンプ13
とを位置合わせし、かつ相互に接触させる。この状態
で、前記半導体装置９を保持するコレットの温度が、前
記ステージと同程度の温度，たとえば 280℃に維持され
るように窒素雰囲気中で加熱し、前記電極バンプ13を形
成する半田を溶融させることにより、アルミナ基板７面
に半導体装置９が電気的に接続・実装される。

【００２６】次に、本発明に係る半導体装置の他の構成
例について説明する。

【００２７】図13は、本発明に係る半導体装置を平面的
に示したもので、半導体素子領域9a面上に配置される第
２のボンディングパッド11（群）中、相互の距離・間隔
が最大となる対角線上の角部（コーナー部）の少なくと
も一部に、第２のボンディングパッド11を配置・形成し
ないように構成した他は、基本的な構成は前記図２に平
面的に図示した半導体装置９の場合と同様である。した
がって、その製造も前記した製造手段に沿って容易に構
成し得る。

【００２８】このように第２のボンディングパッド11
を、対角線上の角部を除外して格子状に配置した構成と
した場合は、さらに次のような特有な作用・効果が認め
られる。すなわち、実装用基板７面にフェースダウンで
実装・接続した際、その実装・接続部（電極バンプ13の
接続部）に、熱サイクルストレスが加わっても、実装用
基板７および半導体装置９間の変位量が最大となる（し
たがって熱ストレスが最も加わる）対角線上の角部に電
極バンプ13が存在しないため、全体的にほぼ一様な応力
が電極バンプ13に加わることになって、接続部の信頼性
も損なわれることがなくなる。

【００２９】たとえば、熱膨張係数がSiの２倍近くある
6.0〜6.5 ×10^-6／℃のアルミナ基板７（7.5 ×7.5cm
）面に、第２のボンディングパッド11の配置を図２
（実施例１）および図13（実施例２），さらに比較のた
め図17（従来例）に図示した構成の半導体装置９，２
（7.0 ×7.0cm ）…Siの熱膨張係数は3.5 ×10^-6／℃…
を、それぞれフリップチップ接続・実装して実装回路装
置を構成した。次いで、これらの実装回路装置につい
て、温度サイクル試験｛−55℃(30 min)〜25℃( 5 min)
〜 150℃(30 min)〜25℃( 5 min)｝で信頼性を評価した
ところ、この信頼性試験1000回での不良率発生は、比較
例の場合が53／100 であったのに対して、実施例１，２
の場合、 0／100 であった。また、前記信頼性試験を50
00回行った後の不良率発生は、比較例の場合が 100／10
0 であったのに対して、実施例１の場合78／100 ，実施
例２の場合 0／100 であり、従来のフリップチップ実装
（接続）用の半導体装置に比べて、実装（接続）部に対
する熱応力に起因した破損ないし破断現象の発生など大
幅に低減・回避し得る。つまり、本発明に係る半導体装
置は、実装回路装置の構成に用いた場合、構成された実
装回路装置の信頼性などに大きく寄与することになる。

【００３０】なお、本発明は上記実施例に限定されるも
のでなく、その趣旨を逸脱しない範囲でいろいろの変形
が可能である。たとえば、電極バンプ13の構成はPb/Sn
以外に、前記Pb/Sn にIn,Sb,Bi,Zn,Agなどを添加したも
の、あるいはIn,Sb,Bi,Zn,Agなどを主成分とした合金系
のものであってもよい。また、バリアメタル層を成す金
属の種類，膜の厚さ、その他金属層の形成手段、メッキ
レジストやエッチングレジストの種類，レジスト層
（膜）の形成手段など、いずれも前記例示の場合に限定
されるものでない。

【００３１】

【発明の効果】本発明に係る半導体装置においては、第
１のボンディングパッドが配置された領域よりも内側
で、かつ所要の半導体素子領域が形成されている領域面
上の絶縁層上に、露出して第２のボンディングパッドが
配置され、これらは前記絶縁層および層間絶縁層を介し
て、たとえば多層的に配設された配線で接続されてい
る。つまり、実装用基板面にフェースダウンで実装・接
続される電極バンプは、半導体素子領域が形成されてい
る領域面上に配置された構成を成している。したがっ
て、実装用基板面に対する接続に関与する領域面（接続
に要する実効面積）が低減された形となる。換言する
と、半導体装置に加わる実効的な熱膨張も小さくなるの
で、実装用基板および半導体装置の熱膨張係数の相違に
起因する電極バンプに加わるストレスも軽減され、もっ
て熱ストレスに対する信頼性の向上が図られる。

【００３２】しかも、この構成では、半導体装置の半導
体素子領域での発熱は、前記第２のボンディングパッド
面上の電極バンプを介して容易に実装用基板側へ放熱さ
れることになる。また、前記第２のボンディングパッド
は、それぞれ面積が、第１のボンディングパッドの面積
よりも大きく設定されているため、電極バンプも比較的
大きく形成し得ることになるので、フリップ接続（実
装）時の位置合わせを容易に成し得るとともに、接続強
度の改善も図り得る。

【００３３】さらに、前記第２のボンディングパッド
を、対角線上の角部を除外して格子状に配置した構成と
した場合は、実装用基板面にフェースダウンで実装・接
続した際、その実装・接続部（電極バンプの接続部）
に、熱サイクルストレスが加わっても、実装用基板およ
び半導体装置間の変位量が最大となる（したがって熱ス
トレスが最も加わる）対角線上の角部に電極バンプが存
在しないため、全体的にほぼ一様な応力が電極バンプに
加わることになって、接続部の信頼性も損なわれること
がなくなる。かくして本発明に係るフリップチップ接続
型の半導体装置は、信頼性の高い実装回路装置の構成
に、大きく寄与するものといえる。

【図面の簡単な説明】

【図１】本発明に係る半導体装置を実装用基板面に実装
・接続した構造の要部を示す断面図。

【図２】本発明に係る半導体装置の構成例を示す平面
図。

【図３】本発明に係る半導体装置の製造例の実施態様に
おいて第１の絶縁層を設けた状態を模式的に示す断面
図。

【図４】本発明に係る半導体装置の製造例の実施態様に
おいて配線を設けた状態を模式的に示す断面図。

【図５】本発明に係る半導体装置の製造例の実施態様に
おいて第２のボンディングパッドの一部を成す金属層を
設けた状態を模式的に示す断面図。

【図６】本発明に係る半導体装置の製造例の実施態様に
おいて第２のボンディングパッド領域を開口・露出させ
てレジストマスクを設けた状態を模式的に示す断面図。

【図７】本発明に係る半導体装置の製造例の実施態様に
おいて第２のボンディングパッド領域面のバリアメタル
層を成す金属層を設けた状態を模式的に示す断面図。

【図８】本発明に係る半導体装置の製造例の実施態様に
おいて電極バンプ形成領域を開口・露出させてレジスト
マスクを設けた状態を模式的に示す断面図。

【図９】本発明に係る半導体装置の製造例の実施態様に
おいて電極バンプを電気メッキ形成する状態を模式的に
示す断面図。

【図１０】本発明に係る半導体装置の製造例の実施態様
においてレジストマスクを除去して電極バンプを露出さ
せた状態を模式的に示す断面図。

【図１１】本発明に係る半導体装置の製造例の実施態様
においてバリアメタル層を成す金属層の不要部分を除去
した状態を模式的に示す断面図。

【図１２】本発明に係る半導体装置を実装用基板面に実
装・接続した他の構造の要部を示す断面図。

【図１３】本発明に係る半導体装置の他の構成例を示す
平面図。

【図１４】従来の半導体装置の実装用基板面に対する実
装・接続構造を示す断面図。

【図１５】従来の半導体装置の実装用基板面に対する他
の実装・接続構造を示す断面図。

【図１６】従来の半導体装置を実装用基板面に実装・接
続した構造の要部を示す断面図。

【図１７】従来の半導体装置の構成例を示す平面図。

【符号の説明】

１…ボンディングパッド ２，９…半導体装置
２′，９′…半導体基板 2a，9a…半導体素子領域
３，３′，14…パッシベーション膜 ４，４′，15
…バリアメタル層 ５，13…電極バンプ ６…端子
電極 ７…実装用基板 ８…第１のボンディングパ
ッド 10a,10b,10c …絶縁層 11…第２のボンディ
ングパッド 12, 12′…配線 16…レジスト層

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−159152（ＪＰ，Ａ) 特開 平１−209746（ＪＰ，Ａ) 特開 平１−128545（ＪＰ，Ａ) 特開 昭63−84050（ＪＰ，Ａ) 特開 昭64−67951（ＪＰ，Ａ) 実開 昭63−38328（ＪＰ，Ｕ) 実開 平２−36036（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/60 H01L 21/60 311 H01L 21/822 H01L 27/04

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板の主面上の半導体素子を有する第１の領
   域と、 前記半導体基板の前記主面上にあって、前記第１の領域
   の周縁に設けられた第２の領域と、 前記半導体基板上の少なくとも前記第１の領域に形成さ
   れた無機絶縁膜と、 前記無機絶縁膜上の少なくとも前記第１の領域に形成さ
   れた第１の有機絶縁膜と、 前記第２の領域のみに配置された第１のボンディングパ
   ッドと、 前記第１の領域のみの前記第１の有機絶縁膜上に対角線
   上の角部を除いて格子状に配列され、かつ前記第１のボ
   ンディングパッドよりも面積が大きな第２のボンディン
   グパッドと、 前記第１のボンディングパッドに一端が接続し第２のボ
   ンディングパッドに他端が接続する、前記第１の有機絶
   縁膜上に形成された配線と、 前記第２のボンディングパッド上にのみ設けられたバン
   プ電極と、 前記第２のボンディングパッドを露出し、前記配線を被
   覆する第２の有機絶縁膜とを具備することを特徴とする
   半導体装置。