JP4895054B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP4895054B2
JP4895054B2 JP2008221629A JP2008221629A JP4895054B2 JP 4895054 B2 JP4895054 B2 JP 4895054B2 JP 2008221629 A JP2008221629 A JP 2008221629A JP 2008221629 A JP2008221629 A JP 2008221629A JP 4895054 B2 JP4895054 B2 JP 4895054B2
Authority
JP
Japan
Prior art keywords
layer
wiring
electrode
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008221629A
Other languages
English (en)
Other versions
JP2009021620A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008221629A priority Critical patent/JP4895054B2/ja
Publication of JP2009021620A publication Critical patent/JP2009021620A/ja
Application granted granted Critical
Publication of JP4895054B2 publication Critical patent/JP4895054B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子部品及び半導体装置、その製造方法及び実装方法、回路基板並びに電子機器に関し、特に小型の電子部品やパッケージサイズがチップサイズに近い半導体装置、その製造方法及び実装方法、回路基板並びに電子機器に関する。
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、チップサイズに近いパッケージのＣＳＰ（chip scale package）が開発されている。
各種形態にて開発されているＣＳＰ型の半導体装置の中で、１つの形態として、半導体チップの能動面側にパターニングされたフレキシブル基板が設けられており、このフレキシブル基板に複数の外部電極が形成されているものがある。また、半導体チップの能動面とフレキシブル基板との間に樹脂を注入して、熱ストレスの吸収を図ることも知られている。なお、特開平７−２９７２３６号公報には、フレキシブル基板としてフィルムキャリアテープを用いることが記載されている。
これらの半導体装置の製造方法では、ウエーハから半導体チップを切断して、個々の半導体チップをフレキシブル基板に実装していた。したがって、パターニングされたフレキシブル基板が必要である上に、半導体チップを個別にフレキシブル基板に実装する工程が必要であったため、例えば各工程にて用いる装置も専用装置を用いなければならず、コストが高くなっていた。
また、ＣＳＰ型のパッケージを適用した半導体装置は、面実装型のものであり、回路基板に実装するための複数のバンプを有する。また、このバンプが形成される面には、感光性樹脂などを設けられて保護することが好ましい。
しかしながら、感光性樹脂は電気的に絶縁性を有し、バンプの上に付着したままでは実装できないので、バンプの上から感光性樹脂を除去する必要がある。ここで、感光性樹脂の一部を除去するためには、リソグラフィの適用が必要となり、工程が増えるという問題があった。
このように、従来の半導体装置は、製造から実装までの工程で効率に劣る点があった。
特開平７−２９７２３６号公報 特開昭６４−１２５７号公報 特開平８−２０３９０６号公報 特開平８−２５０５４９号公報 特開昭５２−８７８５号公報 特開平３−１９８３４２号公報 特開平５−２９１２６２号公報 特開平４−１０４２９号公報 特開平６−７７２８３号公報 特開平５−２２６４１６号公報
本発明は、上述したような課題を解決するものであり、その目的は、製造から実装までの工程を効率的に行うことができる電子部品及び半導体装置、その製造方法及び実装方法、回路基板並びに電子機器を提供することにある。
本発明に係る半導体装置の製造方法は、電極の形成されたウエーハを用意する工程と、
前記電極の少なくとも一部を避けた状態となるように前記ウエーハに応力緩和層を設ける工程と、
前記電極から前記応力緩和層の上にかけて配線を形成する工程と、
前記応力緩和層の上方で前記配線に接続される外部電極を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有する。
本発明によれば、ウエーハ上に応力緩和層を形成し、更にその上に配線並びに外部電極を積層形成することで、ウエーハの状態にて半導体パッケージ形態まで製造することができるので、外部電極を予め設けてパターニングされたフィルムなどの基板が不要になる。
ここで、応力緩和層は、マザーボード（実装基板）と半導体チップとの間の歪みにより生じるストレスを緩和する層を指す。例えばこのストレスは、半導体装置が実装基板に実装される時及びその後にかかる熱により発生する。応力緩和層には、可撓性を有する材料やゲル状の材料が選定される。
また、電極と外部電極とを接続する配線は、設計に応じて自由に形成できるので、電極の配置にかかわらずに外部電極の配置を決めることができる。したがって、ウエーハに形成する素子の回路設計を変更しなくとも、外部電極の位置の異なる種々の半導体装置を簡単に製造することができる。
さらに、本発明によれば、ウエーハに応力緩和層、配線及び外部電極を形成してから、ウエーハが切断されて個々の半導体装置が得られる。したがって、たくさんの半導体装置に対する応力緩和層、配線及び外部電極の形成を同時に行えるので、量産性を考慮すると好ましい。
前記応力緩和層として、例えば、ヤング率が１×１０１０Ｐａ以下の樹脂が用いられる。
前記応力緩和層を設ける工程では、前記電極を含むように前記ウエーハに感光性樹脂を塗布し、前記感光性樹脂の前記電極に対応する領域を除去することにより前記応力緩和層を設けてもよい。
前記応力緩和層は、該応力緩和層を構成する樹脂を印刷することで設けられてもよい。
前記感光性樹脂はポリイミド系、シリコーン系、エポキシ系のうちのいずれかを用いることを特徴としてもよい。
前記応力緩和層は、前記電極に対応する穴が形成されたプレートを、前記ウエーハに接着して設けられ、
前記プレートは、前記半導体チップと該半導体チップが実装される基板との間の熱膨張係数を有してもよい。
これによれば、プレートの熱膨張係数が、半導体チップの熱膨張係数と基板の熱膨張係数と間の値になっているので、熱膨張係数の差によって応力を緩和することができる。また、ここで用いられるプレートは、単に穴が形成されているだけなので、パターニングされた基板よりも形成が容易である。
前記応力緩和層は、プレート状の樹脂からなり、前記プレート状の樹脂を前記ウエーハに接着して設けられてもよい。
これによれば、パターニングされた基板と異なり、容易に所定の形状に形成することができる。
前記ウエーハを用意する工程にて用いられるウエーハには、前記電極及び前記切断する工程にて切断される領域を除く領域に絶縁膜が形成されてもよい。
前記配線を形成する工程の前に、前記応力緩和層の表面を荒らす工程を有してもよい。
前記外部電極を形成する工程の後で、且つ前記切断する工程の前において、
前記外部電極の形成面に前記外部電極が含まれるまで感光性樹脂を塗布し成膜する工程と、
前記感光性樹脂に対して前記外部電極が露出するまで等方性のエッチングを行う工程と、を有してもよい。
前記外部電極を形成する工程の後で、且つ前記切断する工程の前において、
前記外部電極の形成面に前記外部電極が含まれるまで有機膜を塗布し成膜する工程を有してもよい。
前記有機膜には、加熱されると化学反応により残渣が熱可塑性高分子樹脂に変化するフラックスが用いられてもよい。
前記配線は、前記応力緩和層上において屈曲してもよい。
前記配線と前記電極との接続部において、前記配線の幅は前記電極の幅よりも大きくてもよい。
本発明では、前記応力緩和層を形成し、かつ、前記応力緩和層の上に前記配線を形成してから、前記配線の上に無電解メッキでハンダ部を形成し、前記ハンダ部を前記外部電極に成形加工してもよい。
本発明では、前記応力緩和層を形成して、該応力緩和層の上に導電層を形成する工程と、
前記導電層の上に電気メッキでハンダ部を形成する工程と、
前記導電層を前記配線に加工する工程と、
前記ハンダ部を前記外部電極に成形加工する工程と、
を含んでもよい。
本発明では、前記外部電極を避ける領域において、前記配線の上に保護膜を形成する工程を含んでもよい。
前記ハンダ部は、前記配線先に形成された台座の上に形成されてもよい。
前記ハンダ部は、メッキ処理によるハンダ膜の上に形成されてもよい。
本発明では、前記配線を形成する工程の後において、前記配線の上に保護膜を形成する工程と、
前記外部電極を形成する工程の前において、前記保護膜の前記外部電極に対応する少なくとも一部の領域に開口部を形成する工程と、を更に有し、
前記外部電極を形成する工程では、前記開口部にハンダクリームを印刷し且つウェットバックさせることにより前記外部電極を形成してもよい。
本発明では、前記配線を形成する工程の後において、前記配線の上に保護膜を形成する工程と、
前記外部電極を形成する工程の前において、前記保護膜の前記外部電極に対応する少なくとも一部の領域に開口部を形成する工程と、を更に有し、
前記外部電極を形成する工程では、前記開口部内にフラックスを塗布した後に前記各々の開口部に個片のハンダを搭載させることにより前記外部電極を形成してもよい。
前記保護膜は感光性樹脂からなり、前記開口部は、露光及び現像処理の工程を含んで形成されてもよい。
本発明では、前記ウエーハを個々の個片に切断する前に、前記ウエーハの前記電極を有する面とは反対側面に保護部材を配設する工程を含んでもよい。
こうすることで、半導体装置の裏面側が保護膜で覆われるので、傷が付くことを防止することができる。
本発明に係る半導体装置の製造方法は、ウエーハの一方の面に複数のバンプを形成する工程と、
前記面において、前記バンプが含まれるまで樹脂を塗布する工程と、
前記樹脂の表面に対して等方性のドライエッチングを行う工程と、
前記ウエーハを個々の個片に切断する工程と、
を含み、
前記ドライエッチングの工程は、前記バンプが露出し前記面が露出する前に終了する。
本発明によれば、ウエーハの一方の面に樹脂が塗布される。この樹脂は、バンプの上から塗布されるが、面からバンプが突出しているため、バンプの上は他の部分よりも樹脂が薄く塗布されている。
そこで、樹脂の表面に対して等方性のドライエッチングを行うと、全ての領域において樹脂は均等に削られるので、厚みの薄いバンプが、まず露出する。このときには、まだウエーハの面は露出していないので、ここでドライエッチングを終了する。こうして、バンプが露出し、バンプ以外の領域を樹脂が覆って保護するウエーハを得ることができる。
そして、その後、ウエーハを個々の個片に切断して半導体装置を得ることができる。
本発明に係る電子部品の製造方法は、基板状に複数の電子素子を一体的に形成する工程と、
前記基板状の電子素子の少なくとも外部電極の形成される領域に応力緩和層を設ける工程と、
前記応力緩和層の上に前記外部電極を形成する工程と、
前記基板状の電子素子を個々の個片に切断する工程と、
を有する。
本発明によれば、応力吸収層を有するので、電子部品と実装基板との熱膨張差による応力を吸収することができる。電子部品として、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム、ヒューズ又は半導体装置などが挙げられる。
本発明に係る電子部品の製造方法は、電子素子の回路基板への実装面に複数のバンプを形成する工程と、
前記実装面において、前記バンプが含まれるまで樹脂を塗布する工程と、
前記樹脂の表面に対して等方性のドライエッチングを行う工程と、
を含み、
前記ドライエッチングの工程は、前記バンプが露出し前記実装面が露出する前に終了する。
本発明によれば、電子素子の実装面に樹脂が塗布される。この樹脂は、バンプの上から塗布されるが、実装面からバンプが突出しているため、バンプの上は他の部分よりも樹脂が薄く塗布されている。
そこで、樹脂の表面に対して等方性のドライエッチングを行うと、全ての領域において樹脂は均等に削られるので、厚みの薄いバンプが、まず露出する。このときには、まだ実装面は露出していないので、ここでドライエッチングを終了する。こうして、バンプが露出し、バンプを避けて実装面上を樹脂が覆って保護する電子部品を得ることができる。
本発明では、電子素子として半導体素子を使用してもよい。
本発明に係る電子部品の製造方法は、電子素子板の一方の面に複数のバンプを形成する工程と、
前記面において、前記バンプが含まれるまで樹脂を塗布する工程と、
前記樹脂の表面に対して等方性のドライエッチングを行う工程と、
前記電子素子板を個々の個片に切断する工程と、
を含み、
前記ドライエッチングの工程は、前記バンプが露出し前記実装面が露出する前に終了する。
本発明によれば、電子素子板の一方の面に樹脂が塗布される。この樹脂は、バンプの上から塗布されるが、面からバンプが突出しているため、バンプの上は他の部分よりも樹脂が薄く塗布されている。
そこで、樹脂の表面に対して等方性のドライエッチングを行うと、全ての領域において樹脂は均等に削られるので、厚みの薄いバンプが、まず露出する。このときには、まだ電子素子板の面は露出していないので、ここでドライエッチングを終了する。こうして、バンプが露出し、バンプ以外の領域を樹脂が覆って保護する電子素子板を得ることができる。
そして、その後、電子素子板を個々の個片に切断して半導体装置を得ることができる。
本発明に係る電子部品は、前記応力緩和層の上に前記外部電極を有する。例えば、電子部品として半導体装置が挙げられる。
本発明に係る電子部品は、上記方法により製造され、実装面に形成される複数のバンプ
と、前記バンプの少なくとも上端部を避けて前記実装面を覆う樹脂と、を有する。
本発明に係る半導体装置は、電極を有する半導体チップと、
前記半導体チップの上において前記電極の少なくとも一部を避けるように設けられる応力緩和層と、
前記電極から前記応力緩和層の上にかけて形成される配線と、
前記応力緩和層の上方で前記配線に形成される外部電極と、
を有する。
前記配線は、アルミニウム、アルミニウム合金、クローム、銅又は金の一層、銅及び金の二層、クローム及び銅の二層、クローム及び金の二層、白金及び金の二層、並びにクローム、銅及び金の三層のうちいずれかで形成されてもよい。
前記配線は、前記応力緩和層の上に形成されるクローム層と、銅及び金のうち少なくともいずれか一方の層と、で形成されてもよい。
前記配線は、チタン層を含んでもよい。
チタンは、耐湿性に優れているので、腐食による断線を防止することができる。また、チタンは、ポリイミド系樹脂との密着性にも優れており、応力緩和層をポリイミド系樹脂で形成したときの信頼性に優れている。
前記配線は、前記チタン層の上に形成されるニッケルの一層又は白金及び金の二層のうちいずれか一方を含んでもよい。
前記半導体装置において、前記半導体チップの前記電極を有する面とは反対側面に、保護膜を有してもよい。
前記保護膜は、前記ウエーハに用いられる材料とは異なる材料で、且つハンダの溶融温度以上の融点を有する材料から構成されてもよい。
半導体装置において、前記半導体チップの前記電極を有する面とは反対側面に、放熱器を有してもよい。
本発明に係る半導体装置は、上記方法により製造され、実装面に形成される複数のバンプと、前記バンプの少なくとも上端部を避けて前記実装面を覆う樹脂と、を有する。
本発明に係る電子部品の実装方法は、電子素子に形成された複数のバンプを有する実装面において、前記バンプが含まれるまでフラックスを塗布する工程と、 回路基板の配線上に、前記フラックスを介して前記バンプを載置してから行われるリフロー工程と、
を含む。
本発明によれば、実装面にはフラックスが塗布されているので、リフロー工程を経て実装が完了しても、フラックスがそのまま実装面を覆って保護するようになる。しかも、フラックスは、バンプを避けるように塗る必要がなく、ただバンプも含めて実装面全体に塗るだけなので、簡単に塗布することができる。
本発明では、電子素子として半導体素子を用いても良い。
本発明に係る回路基板には、上記半導体装置が実装される。
本発明に係る回路基板には、実装面に形成される複数のバンプと、前記バンプの少なくとも上端部を避けて前記実装面を覆う樹脂と、を有する上記半導体装置が実装される。
本発明に係る電子機器は、この回路基板を有する。
本発明に係る電子機器は、実装面に形成される複数のバンプと、前記バンプの少なくとも上端部を避けて前記実装面を覆う樹脂と、を有する半導体装置が実装された回路基板を有する。
以下、本発明の好適な実施の形態について図面を参照して説明する。
（第１実施形態）
図５は、本実施形態に係る半導体装置を示す平面図である。この半導体装置は、いわゆるＣＳＰに分類されるもので、半導体チップ１の周辺部に形成された電極１２から、能動面１ａの中央方向に配線３が形成され、各配線３には外部電極５が設けられている。全ての外部電極５は、応力緩和層７の上に設けられているので、回路基板（図示せず）に実装されたときの応力の緩和を図ることができる。また、外部電極５を除く領域には、保護膜としてソルダレジスト層８が形成されている。
応力緩和層７は、少なくとも電極１２にて囲まれた領域に形成される。なお、電極１２とは、配線３と接続される部位を指し、この定義は以下の全ての実施形態でも同様である。また、外部電極５を形成する領域の確保を考慮した場合、図５には示していないが、電極１２よりも外周の位置に応力緩和層７を存在させて、その上に配線３を引き回して同じように外部電極５を設けるようにしてもよい。後述する図１Ａ〜図４Ｃに示す製造プロセスは、図５に示す電極１２の周囲にも応力緩和層７が存在する例を想定して描かれている。
電極１２は、半導体チップ１の周辺部に位置する、いわゆる周辺電極型の例であるが、半導体チップの周辺領域よりも内側領域に電極が形成されたエリアアレイ配置型の半導体チップを用いても良い。この場合、応力緩和層は、電極の少なくとも一部を避けるように形成されればよい。
なお、同図が示すように外部電極５は半導体チップ１の電極１２上ではなく半導体チップ１の能動領域（能動素子が形成されている領域）に設けられている。応力緩和層７を能動領域に設け、更に配線３を能動領域内に配設する（引き込む）ことで、外部電極５を能動領域内に設けることができる。従って外部電極５を配置する際に能動領域内、すなわち一定の面としての領域が提供できることになり、外部電極５の設定位置の自由度が非常に増すことになる。
そして、配線３を応力緩和層７の上で屈曲させることにより、外部電極５は格子状に並ぶように設けられている。なお、これは、本発明の必須の構成ではないので、外部電極５は必ずしも格子状に並ぶように設けなくても良い。また電極１２と配線３との接合部において、図示されている電極１２の幅と配線３の幅は、
配線３＜電極１２
となっているが、
電極１２≦配線３
とすることが好ましい。特に、
電極１２＜配線３
となる場合には、配線３の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
図１Ａ〜図４Ｃは、第１実施形態に係る半導体装置の製造方法を説明する図である。これらの図は、図５のＩ−Ｉ線断面に対応するが、図５の外周にさらに応力緩和層が存在する状態として示されている。図１Ａ〜図４Ｃは、ウエーハにおける一部拡大図であり、特に半導体装置としたときの１つ分に該当する箇所をとりあげたものである。
まず、周知の技術によって、通常、ダイシングを行う前の状態までウエーハ１０に電極１２その他の素子を形成しておく。なお本例では、電極１２はアルミニウムで形成される。電極１２に他の例としてアルミニウム合金系の材料（例えばアルミニウムシリコンやアルミニウムシリコン銅など）もしくは銅系の材料を用いても良い。
また、ウエーハ１０の表面には、化学的変化を防止するために酸化膜などからなるパッシベーション膜（図示せず）が形成されている。パッシベーション膜は、電極１２を避けるのみならず、ダイシングが行われるスクライブラインも避けて形成される。スクライブラインにパッシベーション膜を形成しないことで、ダイシング時に、パッシベーション膜により発生するゴミの発生を避けることができ、さらに、パッシベーション膜のクラックの発生も防止することができる。
図１Ａに示すように、電極１２を有するウエーハ１０に、感光性のポリイミド樹脂を塗布して（例えば「スピンコーティング法」にて）樹脂層１４を形成する。樹脂層１４は、１〜１００μｍの範囲、更に好ましくは１０μｍ程度の厚みで形成されることが好ましい。なお、スピンコーティング法では、無駄になるポリイミド樹脂が多いので、ポンプによって帯状にポリイミド樹脂を吐出する装置を使用してもよい。このような装置として、例えばＦＡＳ社製のＦＡＳ超精密吐出型コーティングシステム（米国特許第４６９６８８５号参照）などがある。なお、ここでいう樹脂層１４が、応力緩和層７（図５参照）としての機能を有する。
図１Ｂに示すように、樹脂層１４に、電極１２に対するコンタクトホール１４ａを形成する。具体的には、露光、現像及び焼成処理によって、電極１２の付近からポリイミド樹脂を除去することで、樹脂層１４にコンタクトホール１４ａを形成する。なお同図においては、コンタクトホール１４ａを形成したときに樹脂層１４が電極１２と重なる領域を全く残していない。全く樹脂層１４を電極１２に残さないことで、次工程以降で設けられる配線等の金属との電気的なコンタクトが良好な状態になるという利点があるものの、必ずしもこのような構造にしなければならないわけではない。すなわち、電極１２の外周付近に樹脂層１４がかかっている構造であったとしても電極１２の一部が露出するようにホールが形成されているのであれば充分目的が達成される。この場合には、配線層の屈曲数が減るので断線等による配線信頼性の低下を防止できる。ここで、コンタクトホール１４ａにはテーパが付けられている。ここで、テーパとは、電極１２（コンタクト部）の近傍において、電極１２に近づくに従って樹脂層１４の厚みが減少する状態を指す。したがって、コンタクトホール１４ａを形成する端部において、樹脂層１４は傾斜して形成されている。このような形状は、露光及び現像の条件を設定することで形成される。さらに、電極１２上をＯ２又はＣＦ４等でプラズマ処理すれば、たとえ電極１２上に若干ポリイミド樹脂が残っていたとしてもそのポリイミド樹脂を完全に除去できる。こうして形成された樹脂層１４は、完成品としての半導体装置において応力緩和層となる。
なお本例では樹脂に感光性ポリイミド樹脂を用いたが、感光性のない樹脂を用いても良い。例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等、固化したときのヤング率が低く（１×１０１０Ｐａ以下）、応力緩和の働きを果たせる材質を用いると良い。非感光性の樹脂を用いた場合には、その後にフォトレジストを用いてフォト工程を経て所定の形状を形成させる。
図１Ｃに示すように、スパッタリングによってウエーハ１０の全面にクローム（Ｃｒ）層１６を形成する。このクローム（Ｃｒ）層１６から、最終的に配線が形成される。クローム（Ｃｒ）層１６は、電極１２上から樹脂層１４上にかけて形成される。ここで、クローム（Ｃｒ）層１６の材質は、樹脂層１４を構成するポリイミドとの密着性が良いことから選択された。あるいは、耐クラック性を考慮すれば、アルミニウムやアルミシリコン、アルミカッパー等のアルミニウム合金又はカッパー合金又は銅（Ｃｕ）又は金のような延展性（延びる性質）のある金属でもよい。または、耐湿性に優れたチタンを選択すれば、腐食による断線を防止することができる。チタンは、ポリイミドとの密着性の観点からも好ましく、チタンタングステンを用いても良い。
クローム（Ｃｒ）層１６との密着性を考慮すると、ポリイミド等からなる樹脂層１４の表面を荒らすことが好ましい。例えば、プラズマ（Ｏ２、ＣＦ４）にさらすドライ処
理や、酸又はアルカリによるウエット処理を行うことで、樹脂層１４の表面を荒らすことができる。
また、コンタクトホール１４ａ内において樹脂層１４の端部が傾斜しているので、この領域ではクローム（Ｃｒ）層１６も同様に傾斜して形成される。クローム（Ｃｒ）層１６は、完成品としての半導体装置においては配線３（図５参照）になるとともに、製造途中においてはその後に層を形成する際のポリイミド樹脂に対する拡散防止層となる。なお拡散防止層としてはクローム（Ｃｒ）に限るものではなく、前述の配線材料全てのものが有効である。
図１Ｄに示すように、クローム（Ｃｒ）層１６の上に、フォトレジストを塗布してレジスト層１８を形成する。
図１Ｅに示すように、露光、現像及び焼成処理によって、レジスト層１８の一部を除去する。残されたレジスト層１８は、電極１２から樹脂層１４の中央方向に向けて形成されている。詳しくは、残されたレジスト層１８は、樹脂層１４の上では、一つの電極１２上のレジスト層１８と他の電極１２上のレジスト層１８とが連続しないように（各々独立した状態に）なっている。
そして、図１Ｅに示すレジスト層１８によって覆われた領域のみを残して（すなわちレジスト層１８をマスクとして）、クローム（Ｃｒ）層１６をエッチングし、レジスト層１８を剥離する。以上、これらの前工程ではウエーハプロセスにおける金属薄膜形成技術を適用したものである。こうしてエッチングされたクローム（Ｃｒ）層１６は、図２Ａに示すようになる。
図２Ａにおいて、クローム（Ｃｒ）層１６は、電極１２から樹脂層１４にかけて形成されている。詳しくは、クローム（Ｃｒ）層１６は、一つの電極１２と他の電極１２との間が連続しないようになっている。つまり、それぞれの電極１２に対応する配線を構成できるように、クローム（Ｃｒ）層１６が形成される。なお、同じ信号が入出力されるのであれば、電極１２を必ずしも各々独立にしなければならないわけではなく、同じ信号を伝える配線を電気的に一体形成してもよい。
図２Ｂに示すように、少なくともクローム（Ｃｒ）層１６を含む最上層の上に銅（Ｃｕ）層２０を、スパッタリングによって形成する。銅（Ｃｕ）層２０は、外部電極を形成するための下地層となる。あるいは、銅（Ｃｕ）層２０の代わりに、ニッケル（Ｎｉ）層を形成してもよい。
図２Ｃに示すように銅（Ｃｕ）層２０の上にレジスト層２２（フォトレジスト）を形成し、図２Ｄに示すようにレジスト層２２の一部を、露光、現像及び焼成処理して、取り除く。そうすると、取り除く領域は、樹脂層１４の上方であって、かつ、クローム（Ｃｒ）層１６の上方に位置するレジスト層２２の少なくとも一部が除去される。
図２Ｅに示すように、レジスト層２２が部分的に除去された領域に、台座２４を形成する。台座２４は、銅（Ｃｕ）メッキにより形成され、ハンダボールを上に形成するようになっている。したがって、台座２４は、銅（Ｃｕ）層２０の上に形成され、この銅（Ｃｕ）層２０及びクローム（Ｃｒ）層１６を介して電極１２と導通する。
図３Ａに示すように、台座２４の上に、外部電極５（図５参照）としてのハンダボールになるハンダ２６を厚層状に形成する。ここで厚みは、その後のハンダボール形成時に要求されるボール径に対応したハンダ量で決まる。ハンダ２６の層は、電解メッキや印刷等により形成される。
図３Ｂに示すように、図３Ａに示すレジスト層２２を剥離し、銅（Ｃｕ）層２０をエッチングする。そうすると、台座２４がマスクとなって、この台座２４の下のみに銅（Ｃｕ）層２０が残る（図３Ｃ参照）。そして、台座２４の上のハンダ２６を、ウェットバックによって半球以上のボール状にして、ハンダボールとする（図３Ｄ参照）。ここで、ウェットバックとは、ハンダ材を外部電極形成位置に形成した後にリフローさせて略半球状のバンプを形成することをいう。
以上の工程によって外部電極５（図５参照）としてのハンダボールが形成される。続いて、クローム（Ｃｒ）層１６等の酸化を防止するためや、完成した半導体装置における耐湿性の向上や、表面の機械的保護等の目的を達成するための処理を、図４Ａ及び図４Ｂに示すようにして行う。
図４Ａに示すように、ウエーハ１０の全面に、感光性のソルダレジスト層２８を塗布により形成する。そして、露光、現像及び焼成処理を行って、ソルダレジスト層２８のうち、ハンダ２６を覆っている部分及びその付近の領域を除去する。こうして、残されたソルダレジスト層２８は、酸化防止膜として、また最終的に半導体装置となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となる。そして、電気的特性の検査を行い、必要であれば製品番号や製造者名などを印刷する。
続いて、ダイシングを行って、図４Ｃに示すように個々の半導体装置に切断する。ここで、ダイシングを行う位置（スクライブライン）は、図４Ｂと図４Ｃを比較して明らかなように、樹脂層１４を避ける位置である。したがって、パッシベーション膜等の存在しないウエーハ１０に対してのみダイシングが行われので、性質の異なる材料からなる複数層を切断するときの問題を避けることができる。ダイシング工程は従来通りの方法によって行われる。なお、図４Ａ及び図４Ｂは、電極よりも外側に位置する樹脂層１４の途中までを示しているが、図４Ｃは、電極よりも外側に位置する樹脂層１４を超えたスクライブラインまでを示している。
こうして形成された半導体装置によれば、樹脂層１４が応力緩和層７（図５参照）となるので、回路基板（図示せず）と半導体チップ１（図５参照）との間の熱膨張係数の差による応力が緩和される。
以上説明した半導体装置の製造方法によれば、ウエーハプロセスにおいてほぼ全ての工程が完結する。言い換えると、実装基板と接続する外部端子を形成する工程がウエーハプロセス内で行えることになり、従来のパッケージング工程、すなわち個々の半導体チップを扱って、個々の半導体チップに対してそれぞれインナーリードボンディング工程や外部端子形成工程等を行わなくとも良い。また、応力緩和層を形成するときに、パターニングされたフィルムなどの基板が不要になる。これらの理由から、低コストかつ高品質の半導体装置を得ることができる。
また本例において配線層を二層以上に設けても良い。層を重ねれば一般的に層厚が増し、配線抵抗を下げることができる。特に配線のうちの一層をクローム（Ｃｒ）とした場合には、銅（Ｃｕ）や金はクローム（Ｃｒ）よりも電気的抵抗が低いため、組み合わせることで配線抵抗を下げることができる。あるいは、応力緩和層上にチタン層を形成し、このチタン層の上にニッケル層、又は白金及び金からなる層を形成してもよい。または、白金及び金の二層を配線としてもよい。
（第２実施形態）
図６Ａ〜図７Ｃは、第２実施形態に係る半導体装置の製造方法を説明する図である。本実施形態は、第１実施形態と比べて、図３Ａ以降の工程において異なり、図２Ｅまでの工程は第１実施形態と同様である。したがって、図６Ａに示すウエーハ１１０、電極１１２、樹脂層１１４、クローム（Ｃｒ）層１１６、銅（Ｃｕ）層１２０、レジスト層１２２及び台座１２４は、図２Ｅに示すウエーハ１０、電極１２、樹脂層１４、クローム（Ｃｒ）層１６、銅（Ｃｕ）層２０、レジスト層２２及び台座１２４と同様であり、製造方法も図１Ａ〜図２Ｅに示すものと同様のため、説明を省略する。
本実施形態では、図６Ａに示すように、台座１２４の上に薄ハンダ１２６をメッキし、レジスト層１２２を剥離して、図６Ｂに示すようにする。さらに、薄ハンダ１２６をレジストとして、図６Ｃに示すように銅（Ｃｕ）層１２０をエッチングする。
続いて、図７Ａに示すようにウエーハ１１０の全面に感光性ソルダレジスト層１２８を形成し、図７Ｂに示すように、台座１２４の領域のソルダレジスト層１２８を、露光、現像及び焼成処理により除去する。
そして、図７Ｃに示すように、薄ハンダ１２６が残った台座１２４の上に、薄ハンダ１２６よりも厚い厚ハンダ１２９をメッキする。これは無電解メッキにより行われる。厚ハンダ１２９は、その後、ウェットバックによって図３に示す状態と同様に半球以上のボール状にされる。こうして、厚ハンダ１２９は、外部電極５（図５参照）としてのハンダボールとなる。その後の工程は、上述した第１実施形態と同様である。なお、薄ハンダ１２６、厚ハンダ１２９の順にメッキを行い、その後、感光性のソルダレジスト層（図７Ａの工程）を行っても良い。
本実施形態によっても、ウエーハプロセスにおいてほぼ全ての工程を行うことができる。なお、本実施形態では、厚ハンダ１２９が無電解メッキによって形成される。したがって、台座１２４を省略して、銅（Ｃｕ）層１２０の上に厚ハンダ１２９を直接形成することもできる。
（第３実施形態）
図８Ａ〜図９Ｄは、第３実施形態に係る半導体装置の製造方法を説明する図である。
図８Ａに示すウエーハ３０、電極３２、樹脂層３４、クローム（Ｃｒ）層３６、銅（Ｃｕ）層４０及びレジスト層４２は、図２Ｃに示すウエーハ１０、電極１２、樹脂層１４、クローム（Ｃｒ）層１６、銅（Ｃｕ）層２０及びレジスト層２２と同様であり、製造方法も図１Ａ〜図２Ｃに示すものと同様のため、説明を省略する。
そして、図８Ａに示すレジスト層４２の一部を、露光、現像及び焼成処理によって除去する。詳しくは、図８Ｂに示すように、配線となるクローム（Ｃｒ）層３６の上方に位置するレジスト層４２のみを残して、他の位置のレジスト層４２を除去する。
続いて、銅（Ｃｕ）層４０をエッチングしてレジスト層４２を剥離して、図８Ｃに示すように、クローム（Ｃｒ）層３６の上にのみ銅（Ｃｕ）層４０を残す。こうして、クローム（Ｃｒ）層３６及び銅（Ｃｕ）層４０の二層構造による配線が形成される。
次に、図８Ｄに示すように、感光性のソルダレジストを塗布して、ソルダレジスト層４４を形成する。
図９Ａに示すように、ソルダレジスト層４４にコンタクトホール４４ａを形成する。コンタクトホール４４ａは、樹脂層３４の上方であって、かつ、二層構造の配線の表面層である銅（Ｃｕ）層４０上に形成される。なお、コンタクトホール４４ａの形成は、露光、現像及び焼成処理によって行われる。あるいは、コンタクトホール４４ａが形成されるように、所定位置にホールを設けながらソルダレジストを印刷してもよい。
続いて、コンタクトホール４４ａに、盛り上がった形状をなすようにハンダクリーム４６を印刷する（図９Ｂ参照）。このハンダクリーム４６は、ウェットバックによって、図９Ｃに示すように、ハンダボールとなる。そして、ダイシングを行って、図９Ｄに示す個々の半導体装置を得る。
本実施形態では、ハンダボールの台座が省略され、かつ、ハンダクリームの印刷が適用されることで、ハンダボール形成が容易化されるとともに、製造工程の削減にもつながる。
また、製造される半導体装置の配線がクローム（Ｃｒ）及び銅（Ｃｕ）の二層である。ここで、クローム（Ｃｒ）はポリイミド樹脂からなる樹脂層３４との密着性がよく、銅（Ｃｕ）は耐クラック性が良い。耐クラック性が良いことで、配線の断線、又は電極３２や能動素子の破損を防止することができる。あるいは、銅（Ｃｕ）及び金の二層、クローム及び金の二層、又はクローム、銅（Ｃｕ）及び金の三層で配線を構成してもよい。
本実施形態では台座無しの例をあげたが、台座を設けても良いことはいうまでもない。
（第４実施形態）
図１０は、第４実施形態に係る半導体装置の製造方法を説明する図である。
同図に示すウエーハ１３０、電極１３２、樹脂層１３４、クローム（Ｃｒ）層１３６、銅（Ｃｕ）層１４０及びソルダレジスト層１４４は、図９Ａに示すウエーハ３０、電極３２、樹脂層３４、クローム（Ｃｒ）層３６、銅（Ｃｕ）層４０及びソルダレジスト層４４と同様であり、製造方法も図８Ａ〜図９Ａに示すものと同様のため、説明を省略する。
本実施形態では、図９Ｂにおいてハンダクリーム４６が用いられた代わりに、ソルダレジスト層１４４に形成されたコンタクトホール１４４ａに、フラックス１４６を塗布してハンダボール１４８が搭載されている。その後、ウエットバック、検査、捺印及びダイシング工程が行われる。
本実施形態によれば、予め形成されたハンダボール１４８を搭載して、これを外部電極５（図５参照）とする。また、第１及び第２の実施形態と比較すると、台座２４、１２４を省略することができる。さらに、配線３（図５参照）が、クローム（Ｃｒ）層１３６及び銅（Ｃｕ）層１４０の二層構造となる。
本実施形態では台座無しの例をあげたが、台座を設けても良いことはいうまでもない。
（第５実施形態）
図１１Ａ〜図１２Ｃは、第５実施形態に係る半導体装置の製造方法を説明する図である。
まず、図１１Ａに示すように、電極５２を有するウエーハ５０に、ガラス板５４を接着する。ガラス板５４には、ウエーハ５０の電極５２に対応する穴５４ａが形成されており、接着剤５６が塗られている。
このガラス板５４の熱膨張係数は、半導体チップとなるウエーハ５０の熱膨張係数と、半導体装置を実装する回路基板の熱膨張係数と、の間の値となっている。このことから、ウエーハ５０をダイシングして得られる半導体チップ、ガラス板５４、半導体装置が実装される回路基板（図示せず）の順で熱膨張係数の値が変わるので、接続部における熱膨張係数の差が小さくなり熱応力が小さくなる。すなわち、ガラス板５４は応力緩和層となる。なお、同様の熱膨張係数を有するものであれば、ガラス板５４の代わりに、セラミックス板を用いても良い。
そして、ガラス板５４をウエーハ５０に接着すると、穴５４に入り込んだ接着剤５６をＯ２プラズマ処理によって除去して、図１１Ｂに示すようにする。
次に、図１１Ｃに示すように、ウエーハ５０の全面であってガラス板５４上に、スパッタリングによってアルミニウム層５８を形成する。その後に穴５４の表面に膜を形成すれば比較的断線の発生しやすいアルミニウムの保護が図れる。次に、図１２Ａに示すようにレジスト層５９を形成し、図１２Ｂに示すように、露光、現像及び焼成処理によってレジスト層５９の一部を除去する。除去されるレジスト層５９は、配線パターン形成部以外の位置が好ましい。
図１２Ｂにおいて、レジスト層５９は、電極５２の上方からガラス板５４の上方にわたって残されている。また、一つの電極５２の上方と他の電極５２の上方との間が連続しないように途切れている。
そして、アルミニウム層５８をエッチングすると、図１２Ｃに示すように、配線となる領域にアルミニウム層５８が残る。すなわち、アルミニウム層５８は、電極５２からガラス板５４の上にかけて、配線として形成される。また、電極５２同士が導通せずに、個々の電極５２ごとの配線となるようにアルミニウム層５８が形成されている。あるいは、複数の電極５２を導通させる必要があれば、それに対応して配線となるアルミニウム層５８を形成してもよい。なお、配線として、アルミニウム層５８以外に、第１実施形態にて選択した全ての材料のうち、いずれかを適用することもできる。
以上の工程によって、電極５２からの配線が形成されるので、配線としてのアルミニウム層５８にハンダボールを形成し、ウエーハ５０から個々の半導体装置に切断する。これらの工程は、上記第１実施形態と同様にして行うことができる。
本実施形態によれば、ガラス板５４は穴５４ａを有するものの、穴５４ａの形成は容易である。したがって、ガラス板５４に対しては、予めバンプや配線を形成しておくようなパターニングが必要ではない。また、配線となるアルミニウム層５８などの形成工程には、ウエーハプロセスにおける金属薄膜形成技術が適用され、ほぼ全ての工程がウエーハプロセスにて完結する。
なおガラス板５４の上に別の応力吸収層、例えばポリイミド樹脂等を第１実施形態と同様にさらに設けても良い。この場合には、改めて応力吸収層を設けるため、ガラス板５４の熱膨張係数はシリコンと同等でもよい。
（第６実施形態）
図１３Ａ〜図１３Ｄは、第６実施形態に係る半導体装置の製造方法を説明する図である。本例では応力緩和層として、あらかじめ板状に形成されたポリイミド板を選択した。特に、ポリイミドにはヤング率の低い組成のものが存在するので、その組成のものを応力緩和層として選択した。なおそのほかにも例えばプラスチック板やガラスエポキシ系等の複合板を用いてもよい。この場合、実装基板と同材料を用いると熱膨張係数に差がなくなり好ましい。特に今日では実装基板としてプラスチック基板が多いため、プラスチック板を応力緩和層に用いることは有効である。
まず、図１３Ａに示すように、電極６２を有するウエーハ６０に、ポリイミド板６４を接着して、図１３Ｂに示すようにする。なお、ポリイミド板６４には、予め接着剤６６が塗られている。なお、この接着剤６６に応力緩和の機能を持たせる材料を選択するとなおのこと良い。応力緩和機能を有する接着剤として具体的には、熱可塑性のポリイミド樹脂やシリコーン樹脂等がある。
次に、図１３Ｃに示すように、電極６２に対応する領域にエキシマレーザなどを用いてコンタクトホール６４ａを形成し、図１３Ｄに示すように、アルミニウム層６８をスパッタリングによって形成する。なお、アルミニウム層６８以外に、第１実施形態にて選択した全ての材料のうち、いずれかを適用することもできる。
こうして、図１１Ｃと同様の状態になるので、その後、図１２Ａ以降の工程を行うことで、半導体装置を製造することができる。
本実施形態によれば、穴すら形成されていないポリイミド板６４を用いるので、パターニングした基板が不要になる。その他の効果は、上記第１〜第５実施形態と同様である。
なおその他の形態として、応力緩和層に予めドリル等の機械加工を行って穴を設けておいて、その後にウエーハ上に貼り合わせる等の配設プロセスを行ってもよい。また機械加工以外にもケミカルエッチングやドライエッチングにより穴を設けることもできる。なおケミカルエッチングやドライエッチングを用いて穴を形成する場合にはウエーハ上でもその前の事前工程で行っても良い。
（第７実施形態）
図１４Ａ〜図１７Ｃは、第７実施形態に係る半導体装置の製造方法を説明する図であり、図１８のＩ−Ｉ線断面に対応する。なお、図１８は、第７実施形態に係る半導体装置を示す図である。
本実施形態では、ソルダレジスト層２２８からバンプ２０５を露出させる工程（図１７Ａ及び図１７Ｂ参照）が、第１実施形態よりも具体的に示されている。その他の内容と第１実施形態と同様である。
まず、周知の技術によって、ウエーハ２１０に電極２１２その他の素子を形成しておき、図１４Ａに示すように、電極２１２を有するウエーハ２１０に、感光性のポリイミド樹脂を塗布して樹脂層２１４を形成する。ウエーハ２１０の表面には、電極２１２及びスクライブラインを避けてパッシベーション膜が形成されている。
図１４Ｂに示すように、樹脂層２１４に、電極２１２に対するコンタクトホール２１４ａを形成する。
図１４Ｃに示すように、スパッタリングによってウエーハ２１０の全面にクローム（Ｃｒ）層２１６を形成する。
図１４Ｄに示すように、クローム（Ｃｒ）層２１６の上に、フォトレジストを塗布してレジスト層２１８を形成する。
図１４Ｅに示すように、露光、現像及び焼成処理によって、レジスト層２１８の一部を除去する。残されたレジスト層２１８は、電極２１２から樹脂層２１４の中央方向に向けて形成されている。
そして、図１４Ｅに示すレジスト層２１８によって覆われた領域のみを残して、クローム（Ｃｒ）層２１６をエッチングし、レジスト層２１８を剥離する。こうしてエッチングされたクローム（Ｃｒ）層２１６は、図１５Ａに示すようになる。
図１５Ａにおいて、クローム（Ｃｒ）層２１６は、電極２１２から樹脂層２１４にかけて形成されている。
図１５Ｂに示すように、少なくともクローム（Ｃｒ）層２１６を含む最上層の上に銅（Ｃｕ）層２２０を、スパッタリングによって形成する。
図１５Ｃに示すように銅（Ｃｕ）層２２０の上にレジスト層２２２を形成し、図１５Ｄに示すようにレジスト層２２２の一部を、露光、現像及び焼成処理して、取り除く。そうすると、取り除く領域は、樹脂層２１４の上方であって、かつ、クローム（Ｃｒ）層２１６の上方に位置するレジスト層２２２の少なくとも一部が除去される。
図１５Ｅに示すように、レジスト層２２２が部分的に除去された領域に、台座２２４を形成する。台座２２４は、銅（Ｃｕ）メッキにより形成され、ハンダボールを上に形成するようになっている。したがって、台座２２４は、銅（Ｃｕ）層２２０の上に形成され、この銅（Ｃｕ）層２０及びクローム（Ｃｒ）層２１６を介して電極２１２と導通する。
図１６Ａに示すように、台座２２４の上に、バンプ２０５（図１８参照）としてのハンダボールを形成するためのハンダ２２６を厚層状に形成する。その厚みは、その後のハンダボール形成時に要求されるボール径に対応したハンダ量で決まる。ハンダ２２６の層は、電解メッキや印刷により形成される。
図１６Ｂに示すように、図１６Ａに示すレジスト層２２２を剥離し、銅（Ｃｕ）層２２０をエッチングする。そうすると、台座２２４がマスクとなって、この台座２２４の下のみに銅（Ｃｕ）層２２０が残る（図１６Ｃ参照）。そして、台座２２４の上のハンダ２２６を、ウェットバックによって半球以上のボール状にして、ハンダボールとする（図１６Ｄ参照）。
以上の工程によってバンプ２０５（図１８参照）としてのハンダボールが形成される。続いて、クローム（Ｃｒ）層２１６等の酸化を防止するためや、完成した半導体装置における耐湿性の向上や、表面の機械的保護等の目的を達成するための処理を、図１７Ａ及び図１７Ｂに示すようにして行う。
図１７Ａに示すように、ウエーハ２１０の全面に、樹脂を塗布（スピンコート又はドリップ等）して、ソルダレジスト層２２８を形成する。
本実施形態では、ソルダレジスト層２２８は、バンプ２０５上にも形成される。すなわち、ウエーハ２１０上に一面にソルダレジスト層２２８を形成すればよく、バンプ２０５を避けて形成する必要がないので、簡単な塗布工程で足りる。
ここで、バンプ２０５も含めて一面に樹脂を塗布して、例えばその後に硬化させるなどで成膜すると、図１７Ａに示すように、バンプ２０５に塗布された感光樹脂がウエーハ２１０の面上に流れるので、ソルダレジスト層２２８の厚みが異なるようになる。すなわち、バンプ２０５の表面に形成されるソルダレジスト層２２８は薄く、それ以外のウエーハ面１０上に形成されるソルダレジスト層２２８は厚くなる。
そこで、このようなソルダレジスト層２２８に対して、ドライエッチングを行う。特に、ドライエッチングとして一般的な等方性のエッチングを行う。そして、図１７Ｂに示すように、バンプ２０５上の薄いソルダレジスト層２２８をエッチングして除去したときに、エッチング工程を終了する。このとき、ウエーハ２１０上の厚いソルダレジスト層２２８は残存している。こうすることで、バンプ２０５を避けて、ウエーハ２１０上にソルダレジスト層２２８を残すことができ、このソルダレジスト層２２８が保護層となる。つまり、残されたソルダレジスト層２２８は、酸化防止膜として、また最終的に半導体装置となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となる。そして、電気的特性の検査を行い、必要であれば製品番号や製造者名などを印刷する。
以上の工程によれば、ソルダレジスト層２２８のリソグラフィの工程が不要となり、工程の簡略化によるコストの削減が可能になる。
続いて、ダイシングを行って、図１７Ｃに示すように、ウエーハ２１０を半導体チップ２０１に切断する。ここで、ダイシングを行う位置は、図１７Ｂと図１７Ｃを比較して明らかなように、樹脂層２１４を避ける位置である。したがって、ウエーハ２１０に対してのみダイシングが行われので、性質の異なる材料からなる複数層を切断するときの問題を避けることができる。ダイシング工程は従来通りの方法によって行われる。
こうして形成された半導体装置２００によれば、樹脂層２１４が応力緩和層２０７（図１８参照）となるので、回路基板（図示せず）と半導体チップ２０１（図１８参照）との間の熱膨張係数の差による応力が緩和される。
図１８は、本実施形態に係る半導体装置を示す平面図である。この半導体装置２００は、いわゆるＣＳＰに分類されるもので、半導体チップ２０１の電極２１２から、能動面２０１ａの中央方向に配線３が形成され、各配線２０３にはバンプ２０５が設けられている。全てのバンプ２０５は、応力緩和層２０７の上に設けられているので、回路基板（図示せず）に実装されたときの応力の緩和を図ることができる。また、配線２０３の上には、保護膜としてソルダレジスト層２２８が形成されている。
なお、上記実施形態では、ウエーハプロセスでほぼ全ての工程を行って半導体装置を製造するので、保護層としてのソルダレジスト層２２８の形成もウエーハプロセスで行われたが、これに限定されるものではない。例えば、個々の半導体装置にバンプを含めて一面に樹脂を塗布して、等方性のドライエッチングを行って、バンプ上から樹脂を除去しても良い。
（第８実施形態）
図１９Ａ及び図１９Ｂは、第８実施形態に係る半導体装置の実装方法を説明する図である。ここで、半導体装置３００は、バンプ２３０の上からフラックス層２３２が形成されている点を除き、図１７Ｃに示す半導体装置２００と同様の構成である。すなわち、半導体チップ２３４の電極２３６から配線２３８を引き込み、ピッチ変換をして、配線２３８にバンプ２３０が形成されている。また、配線２３８は、応力緩和層２４０の上に形成されているので、バンプ２３０に加えられる応力を緩和することができる。
ここで、フラックス層２３２は、半導体装置３００のバンプ２３０を上に向けて、フラックスを一面に塗布することで形成される。この塗布は、スピンコートやドリップによって行われる。また、フラックスとして、加熱されると化学反応により残渣が熱可塑性高分子樹脂に変化するもの（例えば、株式会社日本スペリア社製のＮＳ−５０１）を使用することが好ましい。これによれば、残渣は、化学的に安定しているためにイオン化することがなく、絶縁性に優れる。
このようなフラックス層２３２を有する半導体装置３００を、図１９Ａに示すように、回路基板２５０に実装する。
具体的には、図１９Ｂに示すように、フラックス層２３２を介して、回路基板２５０の配線２５２、２５４上にバンプ２３０を位置合わせして、半導体装置３００を載置する。
そして、リフロー工程によって、バンプ２３０を形成するハンダを溶融させて、バンプ２３０と配線２５２、２５４とを接続する。フラックス層２３２は、このハンダ付けにおいて消費される。ただし、バンプ２３０の付近においてのみフラックス層２３２は消費され、それ以外の領域では、フラックス層２３２は残ったままとなる。この残ったフラックス層２３２は、リフロー工程で加熱されているので、上述したように、熱可塑性高分子樹脂となり絶縁性に優れた層となっている。したがって、このフラックス層２３２の残渣が、半導体装置３００におけるバンプ２３０が形成された面の保護層となる。
このように、本実施形態によれば、フラックスを塗布する工程が、保護層を形成する工程をも兼ねるので、リソグラフィ等を適用した保護層の形成工程が不要になる。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態は、半導体装置に本発明を適用したが、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を適用することができる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
（その他の実施形態）
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態は、半導体装置に本発明を適用したが、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を適用することができる。
図２０は、面実装用の電子部品に本発明を適用した例を示す図である。同図に示す電子部品４００は、チップ部４０２の両側に電極４０４が設けられてなり、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどである。電極４０４には、上述した実施形態と同様に、応力緩和層４０６を介して配線４０８が形成されている。この配線４０８には、バンプ４１０が形成される。
また、図２１も、面実装用の電子部品に本発明を適用した例を示す図であり、この電子部品４２０の電極４２４は、チップ部４２２の実装側の面に形成され、応力緩和層４２６を介して配線４２８が形成されている。この配線４２８には、バンプ４３０が形成される。
なお、これらの電子部品４００、４２０の製造方法は、上記実施形態と同様であるため説明を省略する。また、応力緩和層４０６、４２６を形成したことによる効果も上述した実施形態と同様である。
次に、図２２は、本発明を適用した半導体装置に保護層を形成した例を示す図である。同図に示す半導体装置４４０は、図４Ｃに示す半導体装置に保護層４４２を形成したもので、保護層４４２以外は図４Ｃに示す半導体装置と同様であるため、説明を省略する。
保護層４４２は、半導体装置４４０において、実装側とは反対面すなわち裏面に形成されている。こうすることで、裏面に傷が付くことを防止することができる。
更には裏面の傷を起点としたクラックによる半導体チップ自体の損傷を防止できる。
保護層４４２は、個片としての半導体装置４４０に切断される前に、ウエーハの裏面に形成されることが好ましい。こうすることで、複数の半導体装置４４０に対して同時に保護層４４２を形成することができる。詳しくは、金属薄膜形成工程が全て完了してから保護層４４２をウエーハに形成することが好ましい。こうすることで、金属薄膜形成工程を円滑に行うことができる。
保護層４４２は、半導体装置４４０のリフロー工程における高温に耐えられる材質であることが好ましい。詳しくは、ハンダの溶融温度まで耐えられることが好ましい。つまり、保護層４４２には、ハンダの溶融温度以上の溶融温度を有する材料を用いることが好ましい。また、保護層４４２として例えば樹脂を用いても良い。この場合、保護層４４２は、ポッティング樹脂に用いる樹脂を塗布することにより形成しても良い。あるいは、粘着性又は接着性を有するシートを貼り付けて保護層４４２を形成してもよい。このシートは、有機か無機かを問わない。
このようにすれば半導体装置の表面がシリコン以外の物質で覆われるので、例えばマーキング性も向上する。
次に、図２３は、本発明を適用した半導体装置に放熱器を取り付けた例を示す図である。同図に示す半導体装置４５０は、図４Ｃに示す半導体装置に放熱器４５２を取り付けたもので、放熱器４５２以外は図４Ｃに示す半導体装置と同様であるため、説明を省略する。
放熱器４５２は、半導体装置４５０において、実装側とは反対面すなわち裏面に、熱伝導性接着剤４５４を介して取り付けられている。こうすることで、放熱性が向上する。放熱器４５２は、多数のフィン４５６を有し、銅や銅合金、窒化アルミニウムなどで形成されていることが多い。なお本例ではフィン付きを例にあげたが、フィンを有しない単なる板状の放熱器（放熱板）を取り付けても相応の放熱効果を得ることができる。この場合は単なる板状の取り付けになるため、ハンドリングが容易で、しかもコスト低減が可能となる。
上記実施形態では、外部端子として予め半導体装置側にハンダバンプや金バンプを設けたが、他の例としては半導体装置側にハンダバンプや金バンプを用いずに、例えば銅等の台座をそのまま外部端子として用いても良い。なお、この場合には半導体装置が実装される実装基板（マザーボード）の接合部（ランド）に、半導体装置実装時の前までに予めハンダを設けておく必要がある。
また、上記実施形態において用いられるポリイミド樹脂は、黒色であることが好ましい。黒色のポリイミド樹脂を応力緩和層として用いることで、半導体チップが光を受けたときの誤作動を避けられるとともに、耐光性を上げて半導体装置の信頼性を向上させることができる。
なお、図２４には、上述した実施形態に係る方法によって製造された半導体装置などの電子部品１１００を実装した回路基板１０００が示されている。そして、この回路基板１０００を備える電子機器として、図２５には、ノート型パーソナルコンピュータ１２００が示されている。
図１Ａ〜図１Ｅは、第１実施形態に係る半導体装置の製造方法を説明する図である。 図２Ａ〜図２Ｅは、第１実施形態に係る半導体装置の製造方法を説明する図である。 図３Ａ〜図３Ｄは、第１実施形態に係る半導体装置の製造方法を説明する図である。 図４Ａ〜図４Ｃは、第１実施形態に係る半導体装置の製造方法を説明する図である。 図５は、第１実施形態に係る半導体装置を示す平面図である。 図６Ａ〜図６Ｃは、第２実施形態に係る半導体装置の製造方法を説明する図である。 図７Ａ〜図７Ｃは、第２実施形態に係る半導体装置の製造方法を説明する図である。 図８Ａ〜図８Ｄは、第３実施形態に係る半導体装置の製造方法を説明する図である。 図９Ａ〜図９Ｄは、第３実施形態に係る半導体装置の製造方法を説明する図である。 図１０は、第４実施形態に係る半導体装置の製造方法を説明する図である。 図１１Ａ〜図１１Ｃは、第５実施形態に係る半導体装置の製造方法を説明する図である。 図１２Ａ〜図１２Ｃは、第５実施形態に係る半導体装置の製造方法を説明する図である。 図１３Ａ〜図１３Ｄは、第６実施形態に係る半導体装置の製造方法を説明する図である。 図１４Ａ〜図１４Ｅは、第７実施形態に係る半導体装置の製造方法を説明する図である。 図１５Ａ〜図１５Ｅは、第７実施形態に係る半導体装置の製造方法を説明する図である。 図１６Ａ〜図１６Ｄは、第７実施形態に係る半導体装置の製造方法を説明する図である。 図１７Ａ〜図１７Ｃは、第７実施形態に係る半導体装置の製造方法を説明する図である。 図１８は、第７実施形態に係る半導体装置を示す平面図である。 図１９Ａ及び図１９Ｂは、第８実施形態に係る半導体装置の実装方法を説明する図である。 図２０は、面実装用の電子部品に本発明を適用した例を示す図である。 図２１は、面実装用の電子部品に本発明を適用した例を示す図である。 図２２は、本発明を適用した半導体装置に保護層を形成した例を示す図である。 図２３は、本発明を適用した半導体装置に放熱器を取り付けた例を示す図である。 図２４は、本発明に係る方法を適用して製造された電子部品を実装した回路基板を示す図である。 図２５は、本発明に係る方法を適用して製造された電子部品を実装した回路基板を備える電子機器を示す図である。
符号の説明
１…半導体チップ、 ３…配線、 ５…外部電極、 ７…応力緩和層、 ８…ソルダレジスト層、 １０…ウエーハ、 １２…電極、 １４…樹脂層、 １８…レジスト層、 ２２…レジスト層、 ２４…台座、 ２６…ハンダ、 ２８…ソルダレジスト層、 ３２…電極、 ３４…樹脂層、 ４２…レジスト層、 ４４…ソルダレジスト層、 ４６…ハンダクリーム、 ５０…ウエーハ、 ５２…電極、 ５４…ガラス板、 ５６…接着剤、 ５８…アルミニウム層、 ５９…レジスト層、 ６０…ウエーハ、 ６２…電極、 ６４…ポリイミド板、 ６６…接着剤、 ６８…アルミニウム層、 １１０…ウエーハ、 １２２…レジスト層、 １２４…台座、 １２６…薄ハンダ、 １２８…感光性ソルダレジスト層、 １２８…ソルダレジスト層、 １２９…厚ハンダ、 １４４…ソルダレジスト層、 １４６…フラックス、 １４８…ハンダボール、 ２００…半導体装置、 ２０１…半導体チップ、 ２０３…配線、 ２０５…バンプ、 ２０７…応力緩和層、 ２１０…ウエーハ、 ２１２…電極、 ２１４…樹脂層、 ２１８…レジスト層、 ２２２…レジスト層、 ２２４…台座、 ２２６…ハンダ、 ２２８…ソルダレジスト層、 ２３０…バンプ、 ２３２…フラックス層、 ２３４…半導体チップ、 ２３６…電極、 ２３８…配線、 ２４０…応力緩和層、 ２５０…回路基板、 ３００…半導体装置、 ４００…電子部品、 ４０２…チップ部、 ４０４…電極、 ４０６…応力緩和層、 ４０８…配線、 ４１０…バンプ、 ４２０…電子部品、 ４２２…チップ部、 ４２４…電極、 ４２６…応力緩和層、 ４２８…配線、 ４３０…バンプ、 ４４０…半導体装置、 ４４２…保護層、 ４５０…半導体装置、 ４５２…放熱器、 ４５４…熱伝導性接着剤、 ４５６…フィン

Claims (4)

  1. 第１の面を有する半導体チップと、前記第１の面に設けられた電極と、前記第１の面に設けられた応力緩和層と、前記電極から前記応力緩和層にかけて設けられた配線と、前記応力緩和層の上方で前記配線に接続されるバンプと、を有する半導体装置を用意する工程と、
    前記第１の面に前記バンプが含まれるまでフラックスを塗布する工程と、
    回路基板の配線上に、前記フラックスを介して前記バンプを載置してから行われるリフロー工程と、
    を含み、
    前記リフロー工程では、前記バンプと前記配線とが接する部分のフラックスが消費され、前記第１の面の上の前記バンプと前記配線とが接する部分以外の部分に前記フラックスが残り、残った前記フラックスが熱可塑性高分子樹脂となるように、リフローを行うことを特徴とする電子部品の実装方法。
  2. 請求項１記載の電子部品の実装方法において、
    前記フラックスを塗布する工程は、スピンコートによって行われる電子部品の実装方法。
  3. 請求項１または請求項２のいずれかに記載の電子部品の実装方法において、
    前記フラックスは、加熱されると熱可塑性高分子樹脂に変化するものからなることを特徴とする電子部品の実装方法。
  4. 第１の面を有する半導体チップと、前記第１の面に設けられた電極と、前記第１の面に設けられた樹脂層と、前記電極から前記樹脂層にかけて設けられた配線と、前記樹脂層の上方で前記配線に接続されるバンプと、を有する半導体装置を用意する工程と、
    前記第１の面に前記バンプが含まれるまでフラックスを塗布する工程と、
    回路基板の配線上に、前記フラックスを介して前記バンプを載置してから行われるリフロー工程と、
    を含み、
    前記リフロー工程では、前記バンプと前記配線とが接する部分のフラックスが消費され、前記第１の面の上の前記バンプと前記配線とが接する部分以外の部分に前記フラックスが残り、残った前記フラックスが熱可塑性高分子樹脂となるように、リフローを行うことを特徴とする電子部品の実装方法。
JP2008221629A 1996-12-04 2008-08-29 電子部品の実装方法 Expired - Fee Related JP4895054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008221629A JP4895054B2 (ja) 1996-12-04 2008-08-29 電子部品の実装方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP1996339045 1996-12-04
JP33904596 1996-12-04
JP35688096 1996-12-26
JP1996356880 1996-12-26
JP9144997 1997-03-26
JP1997091449 1997-03-26
JP2008221629A JP4895054B2 (ja) 1996-12-04 2008-08-29 電子部品の実装方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005118617A Division JP4513973B2 (ja) 1996-12-04 2005-04-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009021620A JP2009021620A (ja) 2009-01-29
JP4895054B2 true JP4895054B2 (ja) 2012-03-14

Family

ID=27306747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221629A Expired - Fee Related JP4895054B2 (ja) 1996-12-04 2008-08-29 電子部品の実装方法

Country Status (8)

Country Link
US (8) US6475896B1 (ja)
JP (1) JP4895054B2 (ja)
KR (2) KR100549844B1 (ja)
CN (2) CN1519896A (ja)
AU (1) AU5136398A (ja)
HK (1) HK1018719A1 (ja)
TW (1) TW480636B (ja)
WO (1) WO1998025297A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
WO2000019517A1 (fr) * 1998-09-30 2000-04-06 Ibiden Co., Ltd. Microplaquette semi-conductrice et procede de fabrication
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6930390B2 (en) * 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP4666703B2 (ja) * 1999-10-12 2011-04-06 旭化成イーマテリアルズ株式会社 半導体装置及びその材料
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
GB2385465A (en) * 1999-11-04 2003-08-20 Nec Corp Flip-chip stress aborbing layers and connections
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2003152014A (ja) * 2001-11-09 2003-05-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US6646347B2 (en) 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6884662B1 (en) * 2002-01-28 2005-04-26 Taiwan Semiconductor Manufacturing Company Enhanced adhesion strength between mold resin and polyimide
US7423336B2 (en) 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
TW546805B (en) * 2002-07-18 2003-08-11 Advanced Semiconductor Eng Bumping process
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
JP3707481B2 (ja) * 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4247880B2 (ja) * 2002-12-24 2009-04-02 Ｔｄｋ株式会社 電子部品の製造方法
JP4341249B2 (ja) * 2003-01-15 2009-10-07 セイコーエプソン株式会社 半導体装置の製造方法
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20050082670A1 (en) * 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby
JP4010298B2 (ja) 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3855992B2 (ja) 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2005088696A1 (en) * 2004-02-11 2005-09-22 Infineon Technologies Ag Semiconductor package with contact support layer and method to produce the package
WO2006069340A2 (en) * 2004-12-21 2006-06-29 Carnegie Mellon University Lithography and associated methods, devices, and systems
JP4240226B2 (ja) * 2005-02-18 2009-03-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038691B2 (ja) * 2005-02-18 2008-01-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7531426B2 (en) * 2005-08-19 2009-05-12 Honeywell International Inc. Approach to high temperature wafer processing
CN101091313B (zh) * 2005-11-02 2012-02-15 松下电器产业株式会社 电子部件封装结构
KR100652443B1 (ko) * 2005-11-17 2006-12-01 삼성전자주식회사 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
CN100447973C (zh) * 2006-05-12 2008-12-31 联咏科技股份有限公司 芯片结构及其制造工艺
US20090321830A1 (en) * 2006-05-15 2009-12-31 Carnegie Mellon University Integrated circuit device, system, and method of fabrication
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
GB2444775B (en) * 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US8034702B2 (en) * 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
JP5361264B2 (ja) * 2008-07-04 2013-12-04 ローム株式会社 半導体装置
US20100096754A1 (en) * 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
JP2012190854A (ja) * 2011-03-08 2012-10-04 Toshiba Corp 半導体装置及びその配線の形成方法
US8513814B2 (en) 2011-05-02 2013-08-20 International Business Machines Corporation Buffer pad in solder bump connections and methods of manufacture
US9484259B2 (en) * 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US8659153B2 (en) * 2012-07-16 2014-02-25 Micron Technology, Inc. Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods
TWI544593B (zh) * 2013-09-09 2016-08-01 矽品精密工業股份有限公司 半導體裝置及其製法
KR102513997B1 (ko) 2016-02-04 2023-03-24 삼성디스플레이 주식회사 표시 장치
CN109192660A (zh) * 2018-09-12 2019-01-11 三星半导体(中国)研究开发有限公司 柔性封装件
US11158571B2 (en) * 2018-12-20 2021-10-26 Micron Technology, Inc. Devices including conductive interconnect structures, related electronic systems, and related methods
JP6826786B1 (ja) * 2019-03-20 2021-02-10 大日本印刷株式会社 配線基板及び配線基板の製造方法
CN110415966B (zh) * 2019-07-30 2024-03-12 新纳传感系统有限公司 线圈及其制作方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
JPS528785A (en) 1975-07-10 1977-01-22 Citizen Watch Co Ltd Semiconductor device electrode structure
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
JPS5518069A (en) 1978-07-26 1980-02-07 Citizen Watch Co Ltd Protective construction of semiconductor device
DE2929339A1 (de) 1978-07-24 1980-02-14 Citizen Watch Co Ltd Halbleiteranordnung
JPS59188153A (ja) 1983-04-08 1984-10-25 Hitachi Ltd 多層配線を有する電子回路装置の製造方法
GB8316477D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
JPS61253826A (ja) 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置およびその製造方法
JPH0624205B2 (ja) 1985-06-24 1994-03-30 株式会社日立製作所 半導体装置
JPS6372143A (ja) 1986-09-16 1988-04-01 Toshiba Corp 集積回路装置
KR900007231B1 (ko) * 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
JPS63229839A (ja) 1987-03-19 1988-09-26 Nec Corp 半導体装置
JPS63307759A (ja) 1987-06-09 1988-12-15 Nec Corp 半導体集積回路
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
JPH01108745A (ja) 1987-10-21 1989-04-26 Mitsubishi Electric Corp 半導体装置
JP2630326B2 (ja) 1988-02-02 1997-07-16 富士通株式会社 半導体装置用バンプ形成方法
US5631447A (en) * 1988-02-05 1997-05-20 Raychem Limited Uses of uniaxially electrically conductive articles
JPH01209746A (ja) 1988-02-17 1989-08-23 Nec Corp 半導体装置
JPH0263127A (ja) * 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
JPH02109358A (ja) 1988-10-19 1990-04-23 Hitachi Ltd 半導体の実装構造体
JPH02130828A (ja) 1988-11-11 1990-05-18 Hitachi Ltd 微細配線の形成方法
JPH0320041A (ja) 1989-06-16 1991-01-29 Matsushita Electron Corp 半導体装置
JPH0323928A (ja) 1989-06-22 1991-01-31 Kanto Auto Works Ltd モール貼付装置
EP0411165B1 (en) * 1989-07-26 1997-04-02 International Business Machines Corporation Method of forming of an integrated circuit chip packaging structure
JPH03198342A (ja) 1989-12-26 1991-08-29 Nec Corp 半導体装置の製造方法
JPH0410429A (ja) 1990-04-26 1992-01-14 Matsushita Electron Corp 半導体装置
JPH0428231A (ja) 1990-05-23 1992-01-30 Nec Corp 半導体装置の製造方法
JPH0474427A (ja) 1990-07-16 1992-03-09 Matsushita Electron Corp Ｍｉｓ型半導体装置の製造方法
EP0469216B1 (en) * 1990-07-31 1994-12-07 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR920017227A (ko) 1991-02-05 1992-09-26 김광호 반도체장치의 층간콘택 구조 및 그 제조방법
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JPH04313256A (ja) 1991-04-10 1992-11-05 Hitachi Ltd 半導体集積回路装置及びその形成方法
JPH04346231A (ja) 1991-05-23 1992-12-02 Canon Inc 半導体装置の製造方法
JP3173045B2 (ja) 1991-07-09 2001-06-04 ヤマハ株式会社 半導体装置
JPH05226416A (ja) 1991-07-09 1993-09-03 Oki Electric Ind Co Ltd フリップチップの実装方法
JPH0555533A (ja) 1991-08-29 1993-03-05 Fujitsu Ltd 半導体集積回路
JP3256946B2 (ja) 1991-09-24 2002-02-18 ソニー株式会社 コンタクト形成方法
JP2731471B2 (ja) 1991-11-05 1998-03-25 アルプス電気株式会社 電気的接続構造
JPH05218136A (ja) * 1992-02-03 1993-08-27 Nec Corp フリップチップ・ボンディング方法
JPH05267474A (ja) 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
JPH05291262A (ja) 1992-04-07 1993-11-05 Toshiba Corp バンプ電極の形成方法
JP2865154B2 (ja) 1992-05-08 1999-03-08 日本電気株式会社 固体撮像装置の組み立て方法
US5744382A (en) * 1992-05-13 1998-04-28 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic chip component and method of bonding of electrode thereof
JPH0621061A (ja) 1992-07-03 1994-01-28 Nec Corp 半導体装置
JPH0669211A (ja) 1992-08-22 1994-03-11 Nec Corp 樹脂封止型半導体装置
JPH0677283A (ja) 1992-08-26 1994-03-18 Kyocera Corp 配線基板へのｉｃ素子の実装方法
CA2115947A1 (en) 1993-03-03 1994-09-04 Gregory C. Smith Wafer-like processing after sawing dmds
JPH0730095A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3450038B2 (ja) 1993-12-14 2003-09-22 沖電気工業株式会社 半導体装置及びその製造方法
JP3033662B2 (ja) 1994-04-25 2000-04-17 日本電気株式会社 半導体素子実装用フィルムと半導体素子実装構造
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
MY112145A (en) 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JPH0831872A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体装置
TW368745B (en) 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP2748870B2 (ja) 1994-12-20 1998-05-13 日本電気株式会社 基板接続方法
JP3259562B2 (ja) 1995-01-27 2002-02-25 富士電機株式会社 バンプ付き半導体装置の製造方法
JP3360461B2 (ja) 1995-01-31 2002-12-24 ソニー株式会社 メタル成膜工程の前処理方法
JPH08250549A (ja) 1995-03-13 1996-09-27 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
JPH08298269A (ja) 1995-04-25 1996-11-12 Toshiba Microelectron Corp 半導体装置及びその製造方法
JPH08297139A (ja) 1995-04-26 1996-11-12 Mitsubishi Electric Corp 半導体加速度センサ
JP3963330B2 (ja) 1995-04-26 2007-08-22 昭和電工株式会社 発光ダイオード
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5696952A (en) * 1995-08-03 1997-12-09 Pontarelli; Mark C. Dynamic speed switching software for power management
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
US5989939A (en) * 1996-12-13 1999-11-23 Tessera, Inc. Process of manufacturing compliant wirebond packages
JPH10197374A (ja) * 1997-01-14 1998-07-31 Mitsubishi Electric Corp 半導体センサ
US6403882B1 (en) * 1997-06-30 2002-06-11 International Business Machines Corporation Protective cover plate for flip chip assembly backside
KR20010031602A (ko) * 1997-10-30 2001-04-16 가나이 쓰토무 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20040180486A1 (en) 2004-09-16
US6475896B1 (en) 2002-11-05
US7511362B2 (en) 2009-03-31
US20060131705A1 (en) 2006-06-22
HK1018719A1 (en) 1999-12-30
US7049686B2 (en) 2006-05-23
US20100273311A1 (en) 2010-10-28
US20030096449A1 (en) 2003-05-22
KR20050008840A (ko) 2005-01-21
CN1210621A (zh) 1999-03-10
JP2009021620A (ja) 2009-01-29
US8115284B2 (en) 2012-02-14
US20060097369A1 (en) 2006-05-11
TW480636B (en) 2002-03-21
KR100549844B1 (ko) 2006-02-06
CN1519896A (zh) 2004-08-11
US7888260B2 (en) 2011-02-15
US6730589B2 (en) 2004-05-04
US7470979B2 (en) 2008-12-30
US20110095432A1 (en) 2011-04-28
KR100540524B1 (ko) 2006-01-11
CN1227721C (zh) 2005-11-16
WO1998025297A1 (fr) 1998-06-11
US20090181521A1 (en) 2009-07-16
KR20050065686A (ko) 2005-06-29
AU5136398A (en) 1998-06-29
US7842598B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
JP4895054B2 (ja) 電子部品の実装方法
JP5445732B2 (ja) 半導体装置及びその製造方法
JP4513973B2 (ja) 半導体装置の製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
JP3520764B2 (ja) 半導体装置およびその製造方法
JP4359788B2 (ja) 半導体装置、電子部品、回路基板及び電子機器
JPH11220069A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4362735B2 (ja) 半導体装置の製造方法
CN100440472C (zh) 半导体装置及其制造方法、电路基板和电子设备
JP2005217444A (ja) 半導体装置及びその製造方法
JP2005217443A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees