JP4362735B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4362735B2
JP4362735B2 JP2006281201A JP2006281201A JP4362735B2 JP 4362735 B2 JP4362735 B2 JP 4362735B2 JP 2006281201 A JP2006281201 A JP 2006281201A JP 2006281201 A JP2006281201 A JP 2006281201A JP 4362735 B2 JP4362735 B2 JP 4362735B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
electrode
wiring
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006281201A
Other languages
English (en)
Other versions
JP2007019556A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006281201A priority Critical patent/JP4362735B2/ja
Publication of JP2007019556A publication Critical patent/JP2007019556A/ja
Application granted granted Critical
Publication of JP4362735B2 publication Critical patent/JP4362735B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関し、特に、パッケージサイズがチップサイズに近い半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、チップサイズに近いパッケージのCSP(chip scale package)が開発されている。
各種形態にて開発されているCSP型の半導体装置の中で、1つの形態として、半導体チップの能動面側にパターニングされたフレキシブル基板が設けられており、このフレキシブル基板に複数の外部電極が形成されているものがある。また、半導体チップの能動面とフレキシブル基板との間に樹脂を注入して、熱ストレスの吸収を図ることも知られている。
ただし、樹脂のみでは熱ストレスの吸収が十分ではない場合には、別の手段が必要となる。
特開平8−250549号公報 特開平1−196856号公報 特開昭64−1257号公報 特開平2−130828号公報 特開平5−74770号公報 特開平5−267474号公報 特開平6−13468号公報 特開昭63−229839号公報 特開平4−10429号公報 特開平6−21061号公報 特開平5−55533号公報 特開昭63−307759号公報 実開平4−74427号公報 特開平2−109358号公報
本発明は、上述したような課題を解決するものであり、その目的は、パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
本発明に係る半導体装置の製造方法は、電極の形成されたウエーハを用意する工程と、
前記電極の少なくとも一部を避けて前記ウエーハに第1の応力緩和層を設ける工程と、
前記電極から前記第1の応力緩和層の上にかけて第1の導通部を形成する工程と、
前記第1の応力緩和層の上方で前記第1の導通部に接続される外部電極を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有し、
前記第1の応力緩和層を設ける工程及び前記第1の導通部を形成する工程の少なくともいずれか一方の工程にて、応力緩和を増長させる構造を形成する。
本発明によれば、応力緩和層の上に導通部及び外部電極を形成するので、外部電極を予め設けてパターニングされたフィルムなどの基板が不要になる。
また、電極と外部電極とを接続する導通部は、設計に応じて自由に形成できるので、電極の配置にかかわらずに外部電極の配置を決めることができる。したがって、ウエーハに形成する素子の回路設計を変更しなくとも、外部電極の位置の異なる種々の半導体装置を簡単に製造することができる。
さらに、本発明によれば、ウエーハに応力緩和層、導通部及び外部電極を形成してから、ウエーハが切断されて個々の半導体装置が得られる。したがって、たくさんの半導体装置に対する応力緩和層、導通部及び外部電極の形成を同時に行えるので、製造工程を簡略化することができる。
前記応力緩和を増長させる構造として、前記第1の応力緩和層の表面に窪み部を形成し、前記第1の導通部を前記窪み部の上を通るように形成してもよい。
こうすることで、導通部は、応力緩和層の表面に対して交差する方向に屈曲して形成されるので、屈曲状態が変化することで応力を吸収することができ、断線が防止される。
前記応力緩和を増長する構造として、前記第1の導通部を形成する工程において、前記第1の導通部を前記第1の応力緩和層上における平面方向に屈曲形成してもよい。
前記窪み部に位置する前記第1の導通部上に弾性体を充填する工程を含んでもよい。この弾性体によって応力がさらに吸収される。
前記第1の導通部が形成された前記第1の応力緩和層の上に、第2の応力緩和層及び前記第1の導通部に接続される第2の導通部を設ける工程を含んでもよい。
こうすることで、応力緩和層が複数段に形成されて、応力を一層分散しやすくなる。
前記第1の導通部及び前記第2の導通部のうちの少なくとも1つを、厚みよりも大きい平面的拡がりを有する面状に形成してもよい。
こうすることで、信号が面状の接地電位の付近で伝達されるので、理想的な伝送路となる。
前記第1の導通部が形成された前記第1の応力緩和層の上に、第2の応力緩和層及び第2の導通部を設け、
前記第2の導通部が形成された前記第2の応力緩和層の上に、第3の応力緩和層及び第3の導通部を設け、
前記第2の導通部を線状に形成し、前記第1及び第3の導通部を、前記第2の導通部よりも大きな平面的拡がりを有するように面状に形成してもよい。
こうすることで、線状に形成される第2の導通部は、一対の面状の導通部に挟まれるので、周囲が接地電位の配線で覆われるようになる。そうすると、同軸ケーブルと同様の構造が得られ、第2の導通部を通る信号がノイズの影響を受けにくくなる。
前記第1の導通部を挟むように並行に、接地電位とされる一対の配線を形成してもよい。
こうすることで、線状に形成される第1の導通部は、一対の配線によって挟まれるので、周囲が接地電位の配線で覆われるようになる。そうすると、同軸ケーブルと同様の構造が得られ、信号がノイズの影響を受けにくくなる。
本発明に係る半導体装置は、電極を有する半導体チップと、
前記半導体チップの上にて前記電極の少なくとも一部を避けるように設けられる第1の応力緩和層と、
前記電極から前記第1の応力緩和層の上にかけて形成される第1の導通部と、
前記第1の応力緩和層の上方に位置する前記第1の導通部に形成される外部電極と、
を有し、
前記第1の応力緩和層は表面に窪み部を有するように形成され、前記第1の導通部は前記窪み部の上を通って形成される。
こうすることで、導通部は、応力緩和層の表面に対して交差する方向に屈曲して形成されるので、屈曲状態が変化することで応力を吸収することができ、断線が防止される。
前記窪み部に位置する前記第1の導通部上において、窪み内を充填するように弾性体が設けられてもよい。
前記第1の導通部は、前記第1の応力緩和層上で屈曲して形成されてもよい。
前記第1の導通部は、じゃばら状に形成されてもよい。
前記第1の導通部が形成された前記第1の応力緩和層の上に、第2の応力緩和層及び前記第1の導通部に接続される第2の導通部を有してもよい。
こうすることで、応力緩和層が複数段に形成されて、応力を一層分散しやすくなる。
前記第1の導通部及び前記第2の導通部からなる2つの導通部のうちの一方は線状をなし、他方は前記線状の導通部よりも広い平面的拡がりを有する面状に形成されてもよい。
前記面状の導通部は接地電位とされ、前記線状の導通部には信号が入力されてもよい。
前記第1の導通部が形成された前記第1の応力緩和層の上に設けられる第2の応力緩和層及び第2の導通部と、
前記第2の導通部が形成された前記第2の応力緩和層の上に設けられる第3の応力緩和層及び第3の導通部と、
を有し、
前記第2の導通部は線状に形成され、前記第1及び第3の導通部は、前記第2の導通部よりも大きな平面的拡がりを有するように面状に形成されてもよい。
こうすることで、線状に形成される第2の導通部は、一対の面状の導通部に挟まれるので、周囲が接地電位の配線で覆われるようになる。そうすると、同軸ケーブルと同様の構造が得られ、第2の導通部を通る信号がノイズの影響を受けにくくなる。
前記第1の導通部を挟むように並行に形成され、接地電位とされる一対の配線を有してもよい。
こうすることで、線状に形成される第1の導通部は、一対の配線によって挟まれるので、周囲が接地電位の配線で覆われるようになる。そうすると、同軸ケーブルと同様の構造が得られ、信号がノイズの影響を受けにくくなる。
前記半導体チップの前記電極を有する面とは反対側面に、保護膜を有してもよい。
前記半導体チップの前記電極を有する面とは反対側面に、放熱器を有してもよい。
本発明に係る回路基板には、上記半導体装置が実装される。
本発明に係る電子機器は、この回路基板を有する。
本発明の好適な実施の形態について説明する前に、本発明の前提となる技術を説明する。
(第1の前提技術)
図5は、本発明の前提となる半導体装置を示す平面図である。この半導体装置は、いわゆるCSPに分類されるもので、半導体チップ1の電極12から、能動面1aの中央方向に配線3が形成され、各配線3には外部電極5が設けられている。全ての外部電極5は、応力緩和層7の上に設けられているので、回路基板(図示せず)に実装されたときの応力の緩和を図ることができる。また、外部電極5の上には、保護膜としてソルダレジスト層8が形成されている。
なお、同図が示すように外部電極5は半導体チップ1の電極12上ではなく半導体チップ1の能動領域(能動素子が形成されている領域)に設けられている。応力緩和層7を能動領域に設け、更に配線3を能動領域内に配設する(引き込む)ことで、外部電極5を能動領域内に設けることができる。従って外部電極5を配置する際に能動領域内、すなわち一定の面としての領域が提供できることになり、外部電極5の設定位置の自由度が非常に増すことになる。
そして、配線3を応力緩和層7の上で屈曲させることにより、外部電極5は格子状に並ぶように設けられている。また電極12と配線3との接合部において、図示されている電極12の大きさと配線3の大きさは、
配線3<電極12
となっているが、
電極12≦配線3
とすることが好ましい。特に、
電極12<配線3
となる場合には、配線3の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
図1A〜図4Cは、第1の前提技術に係る半導体装置の製造方法を説明する図であり、図5のI−I線断面に対応する。
まず、周知の技術によって、ウエーハ10に電極12その他の素子を形成しておく。なお本例では、電極12はアルミニウムで形成される。電極12に他の例としてアルミニウム合金系の材料(例えばアルミニウムシリコンやアルミニウムシリコン銅など)を用いても良い。
また、ウエーハ10の表面には、化学的変化を防止するために酸化膜などからなるパッシベーション膜(図示せず)が形成されている。パッシベーション膜は、電極12を避けるのみならず、ダイシングが行われるスクライブラインも避けて形成される。スクライブラインにパッシベーション膜を形成しないことで、ダイシング時のゴミの発生を避けることができ、さらに、パッシベーション膜のクラックの発生も防止することができる。
図1Aに示すように、電極12を有するウエーハ10に、感光性のポリイミド樹脂を塗布して(例えば「スピンコーティング法」にて)樹脂層14を形成する。樹脂層14は、1〜100μmの範囲、更に好ましくは10μm程度の厚みで形成されることが好ましい。なお、スピンコーティング法では、無駄になるポリイミド樹脂が多いので、ポンプによって帯状にポリイミド樹脂を吐出する装置を使用してもよい。このような装置として、例えばFAS社製のFAS超精密吐出型コーティングシステム(米国特許第4696885号参照)などがある。
図1Bに示すように、樹脂層14に、電極12に対するコンタクトホール14aを形成する。具体的には、露光、現像及び焼成処理によって、電極12の付近からポリイミド樹脂を除去することで、樹脂層14にコンタクトホール14aを形成する。なお同図においては、コンタクトホール14aを形成したときに樹脂層14が電極12と重なる領域を全く残していない。全く樹脂層14を電極12に残さないことで、次工程以降で設けられる配線等の金属との電気的なコンタクトが良好な状態になるという利点があるものの、必ずしもこのような構造にしなければならないわけではない。すなわち、電極12の外周付近に樹脂層14がかかっている構造であったとしても電極12の一部が露出するようにホールが形成されているのであれば充分目的が達成される。この場合には、配線層の屈曲数が減るので断線等による配線信頼性の低下を防止できる。ここで、コンタクトホール14aにはテーパが付けられている。したがって、コンタクトホール14aを形成する端部において、樹脂層14は傾斜して形成されている。このような形状は、露光及び現像の条件を設定することで形成される。さらに、電極12上をOプラズマ処理すれば、たとえ電極12上に若干ポリイミド樹脂が残っていたとしてもそのポリイミド樹脂を完全に除去できる。こうして形成された樹脂層14は、完成品としての半導体装置において応力緩和層となる。
なお本例では樹脂に感光性ポリイミド樹脂を用いたが、感光性のない樹脂を用いても良い。例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等、固化したときのヤング率が低く(1×1010Pa以下)、応力緩和の働きを果たせる材質を用いると良い。
図1Cに示すように、スパッタリングによってウエーハ10の全面にクローム(Cr)層16を形成する。クローム(Cr)層16は、電極12上から樹脂層14上にかけて形成される。ここで、クローム(Cr)層16の材質は、樹脂層14を構成するポリイミドとの密着性が良いことから選択された。あるいは、耐クラック性を考慮すれば、アルミニウムやアルミシリコン、アルミカッパー等のアルミニウム合金又はカッパー合金又は銅(Cu)又は金のような延展性(延びる性質)のある金属でもよい。または、耐湿性に優れたチタンを選択すれば、腐食による断線を防止することができる。チタンは、ポリイミドとの密着性の観点からも好ましく、チタンタングステンを用いても良い。
クローム(Cr)層16との密着性を考慮すると、ポリイミド等からなる樹脂層14の表面を荒らすことが好ましい。例えば、プラズマ(O、CF)にさらすドライ処理や、酸又はアルカリによるウエット処理を行うことで、樹脂層14の表面を荒らすことができる。
また、コンタクトホール14a内において樹脂層14の端部が傾斜しているので、この領域ではクローム(Cr)層16も同様に傾斜して形成される。クローム(Cr)層16は、完成品としての半導体装置においては配線3(図5参照)になるとともに、製造途中においてはその後に層を形成する際のポリイミド樹脂に対する拡散防止層となる。なお拡散防止層としてはクローム(Cr)に限るものではなく、前述の配線材料全てのものが有効である。
図1Dに示すように、クローム(Cr)層16の上に、フォトレジストを塗布してレジスト層18を形成する。
図1Eに示すように、露光、現像及び焼成処理によって、レジスト層18の一部を除去する。残されたレジスト層18は、電極12から樹脂層14の中央方向に向けて形成されている。詳しくは、残されたレジスト層18は、樹脂層14の上では、一つの電極12上のレジスト層18と他の電極12上のレジスト層18とが連続しないように(各々独立した状態に)なっている。
そして、図1Eに示すレジスト層18によって覆われた領域のみを残して(すなわちレジスト層18をマスクとして)、クローム(Cr)層16をエッチングし、レジスト層18を剥離する。以上、これらの前工程ではウエーハプロセスにおける金属薄膜形成技術を適用したものである。こうしてエッチングされたクローム(Cr)層16は、図2Aに示すようになる。
図2Aにおいて、クローム(Cr)層16は、電極12から樹脂層14にかけて形成されている。詳しくは、クローム(Cr)層16は、一つの電極12と他の電極12との間が連続しないようになっている。つまり、それぞれの電極12に対応する配線を構成できるように、クローム(Cr)層16が形成される。
図2Bに示すように、少なくともクローム(Cr)層16を含む最上層の上に銅(Cu)層20を、スパッタリングによって形成する。銅(Cu)層20は、外部電極を形成するための下地層となる。あるいは、銅(Cu)層20の代わりに、ニッケル(Ni)層を形成してもよい。
図2Cに示すように銅(Cu)層20の上にレジスト層22を形成し、図2Dに示すようにレジスト層22の一部を、露光、現像及び焼成処理して、取り除く。そうすると、取り除く領域は、樹脂層14の上方であって、かつ、クローム(Cr)層16の上方に位置するレジスト層22の少なくとも一部が除去される。
図2Eに示すように、レジスト層22が部分的に除去された領域に、台座24を形成する。台座24は、銅(Cu)メッキにより形成され、ハンダボールを上に形成するようになっている。したがって、台座24は、銅(Cu)層20の上に形成され、この銅(Cu)層20及びクローム(Cr)層16を介して電極12と導通する。
図3Aに示すように、台座24の上に、外部電極5(図5参照)としてのハンダボールになるハンダ26を厚層状に形成する。ここで厚みは、その後のハンダボール形成時に要求されるボール径に対応したハンダ量で決まる。ハンダ26の層は、電解メッキや印刷等により形成される。
図3Bに示すように、図3Aに示すレジスト層22を剥離し、銅(Cu)層20をエッチングする。そうすると、台座24がマスクとなって、この台座24の下のみに銅(Cu)層20が残る(図3C参照)。そして、台座24の上のハンダ26を、ウェットバックによって半球以上のボール状にして、ハンダボールとする(図3D参照)。
以上の工程によって外部電極5(図5参照)としてのハンダボールが形成される。続いて、クローム(Cr)層16等の酸化を防止するためや、完成した半導体装置における耐湿性の向上や、表面の機械的保護等の目的を達成するための処理を、図4A及び図4Bに示すようにして行う。
図4Aに示すように、ウエーハ10の全面に、感光性のソルダレジスト層28を塗布により形成する。そして、露光、現像及び焼成処理を行って、ソルダレジスト層28のうち、ハンダ26を覆っている部分及びその付近の領域を除去する。こうして、残されたソルダレジスト層28は、酸化防止膜として、また最終的に半導体装置となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となる。そして、電気的特性の検査を行い、必要であれば製品番号や製造者名などを印刷する。
続いて、ダイシングを行って、図4Cに示すように個々の半導体装置に切断する。ここで、ダイシングを行う位置は、図4Bと図4Cを比較して明らかなように、樹脂層14を避ける位置である。したがって、ウエーハ10に対してのみダイシングが行われので、性質の異なる材料からなる複数層を切断するときの問題を避けることができる。ダイシング工程は従来通りの方法によって行われる。
こうして形成された半導体装置によれば、樹脂層14が応力緩和層7(図5参照)となるので、回路基板(図示せず)と半導体チップ1(図5参照)との間の熱膨張係数の差による応力が緩和される。
以上説明した半導体装置の製造方法によれば、ウエーハプロセスにおいてほぼ全ての工程が完結する。言い換えると、実装基板と接続する外部端子を形成する工程がウエーハプロセス内で行えることになり、従来のパッケージング工程、すなわち個々の半導体チップを扱って、個々の半導体チップに対してそれぞれインナーリードボンディング工程や外部端子形成工程等を行わなくとも良い。また、応力緩和層を形成するときに、パターニングされたフィルムなどの基板が不要になる。これらの理由から、低コストかつ高品質の半導体装置を得ることができる。
本例では応力緩和層としての樹脂を感光性のポリイミド樹脂としたが、それ以外にも非感光性の樹脂を用いても良い。また本例において配線層を二層以上に設けても良い。層を重ねれば一般的に層厚が増し、配線抵抗を下げることができる。特に配線のうちの一層をクローム(Cr)とした場合には、銅(Cu)や金はクローム(Cr)よりも電気的抵抗が低いため、組み合わせることで配線抵抗を下げることができる。あるいは、応力緩和層上にチタン層を形成し、このチタン層の上にニッケル層、又は白金及び金からなる層を形成してもよい。または、白金及び金の二層を配線としてもよい。
(第2の前提技術)
図6A〜図7Cは、第2の前提技術に係る半導体装置の製造方法を説明する図である。本技術は、第1の前提技術と比べて、図3A以降の工程において異なり、図2Eまでの工程は第1の前提技術と同様である。したがって、図6Aに示すウエーハ110、電極112、樹脂層114、クローム(Cr)層116、銅(Cu)層120、レジスト層122及び台座124は、図2Eに示すウエーハ10、電極12、樹脂層14、クローム(Cr)層16、銅(Cu)層20、レジスト層22及び台座124と同様であり、製造方法も図1A〜図2Eに示すものと同様のため、説明を省略する。
本技術では、図6Aに示すように、台座124の上に薄ハンダ126をメッキし、レジスト層122を剥離して、図6Bに示すようにする。さらに、薄ハンダ126をレジストとして、図6Cに示すように銅(Cu)層120をエッチングする。
続いて、図7Aに示すようにウエーハ110の全面にソルダレジスト層128を形成し、図7Bに示すように、台座124の領域のソルダレジスト層128を、露光、現像及び焼成処理により除去する。
そして、図7Cに示すように、薄ハンダ126が残った台座124の上に、薄ハンダ126よりも厚い厚ハンダ129をメッキする。これは無電解メッキにより行われる。厚ハンダ129は、その後、ウェットバックによって図3に示す状態と同様に半球以上のボール状にされる。こうして、厚ハンダ129は、外部電極5(図5参照)としてのハンダボールとなる。その後の工程は、上述した第1の前提技術と同様である。
本技術によっても、ウエーハプロセスにおいてほぼ全ての工程を行うことができる。なお、本技術では、厚ハンダ129が無電解メッキによって形成される。したがって、台座124を省略して、銅(Cu)層120の上に厚ハンダ129を直接形成することもできる。
(第3の前提技術)
図8A〜図9Dは、第3の前提技術に係る半導体装置の製造方法を説明する図である。
図8Aに示すウエーハ30、電極32、樹脂層34、クローム(Cr)層36、銅(Cu)層40及びレジスト層42は、図2Cに示すウエーハ10、電極12、樹脂層14、クローム(Cr)層16、銅(Cu)層20及びレジスト層22と同様であり、製造方法も図1A〜図2Cに示すものと同様のため、説明を省略する。
そして、図8Aに示すレジスト層42の一部を、露光、現像及び焼成処理によって除去する。詳しくは、図8Bに示すように、配線となるクローム(Cr)層36の上方に位置するレジスト層42のみを残して、他の位置のレジスト層42を除去する。
続いて、銅(Cu)層40をエッチングしてレジスト層42を剥離して、図8Cに示すように、クローム(Cr)層36の上にのみ銅(Cu)層40を残す。こうして、クローム(Cr)層36及び銅(Cu)層40の二層構造による配線が形成される。
次に、図8Dに示すように、感光性のソルダレジストを塗布して、ソルダレジスト層44を形成する。
図9Aに示すように、ソルダレジスト層44にコンタクトホール44aを形成する。コンタクトホール44aは、樹脂層34の上方であって、かつ、二層構造の配線の表面層である銅(Cu)層40上に形成される。なお、コンタクトホール44aの形成は、露光、現像及び焼成処理によって行われる。あるいは、コンタクトホール44aが形成されるように、所定位置にホールを設けながらソルダレジストを印刷してもよい。
続いて、コンタクトホール44aに、盛り上がった形状をなすようにハンダクリーム46を印刷する(図9B参照)。このハンダクリーム46は、ウェットバックによって、図9Cに示すように、ハンダボールとなる。そして、ダイシングを行って、図9Dに示す個々の半導体装置を得る。
本技術では、ハンダボールの台座が省略され、かつ、ハンダクリームの印刷が適用されることで、ハンダボール形成が容易化されるとともに、製造工程の削減にもつながる。
また、製造される半導体装置の配線がクローム(Cr)及び銅(Cu)の二層である。ここで、クローム(Cr)はポリイミド樹脂からなる樹脂層34との密着性がよく、銅(Cu)は耐クラック性が良い。耐クラック性が良いことで、配線の断線、又は電極32や能動素子の破損を防止することができる。あるいは、銅(Cu)及び金の二層、クローム及び金の二層、又はクローム、銅(Cu)及び金の三層で配線を構成してもよい。
本技術では台座無しの例をあげたが、台座を設けても良いことはいうまでもない。
(第4の前提技術)
図10は、第4の前提技術に係る半導体装置の製造方法を説明する図である。
同図に示すウエーハ130、電極132、樹脂層134、クローム(Cr)層136、銅(Cu)層140及びソルダレジスト層144は、図9Aに示すウエーハ30、電極32、樹脂層34、クローム(Cr)層36、銅(Cu)層40及びソルダレジスト層44と同様であり、製造方法も図8A〜図9Aに示すものと同様のため、説明を省略する。
本技術では、図9Bにおいてハンダクリーム46が用いられた代わりに、ソルダレジスト層144に形成されたコンタクトホール144aに、フラックス146を塗布してハンダボール148が搭載されている。その後、ウエットバック、検査、捺印及びダイシング工程が行われる。
本技術によれば、予め形成されたハンダボール148を搭載して、これを外部電極5(図5参照)とする。また、第1及び第2の前提技術と比較すると、台座24、124を省略することができる。さらに、配線3(図5参照)が、クローム(Cr)層136及び銅(Cu)層140の二層構造となる。
本技術では台座無しの例をあげたが、台座を設けても良いことはいうまでもない。
(第5の前提技術)
図11A〜図12Cは、第5の前提技術に係る半導体装置の製造方法を説明する図である。
まず、図11Aに示すように、電極52を有するウエーハ50に、ガラス板54を接着する。ガラス板54には、ウエーハ50の電極52に対応する穴54aが形成されており、接着剤56が塗られている。
このガラス板54の熱膨張係数は、半導体チップとなるウエーハ54の熱膨張係数と、半導体装置を実装する回路基板の熱膨張係数と、の間の値となっている。このことから、ウエーハ54をダイシングして得られる半導体チップ、ガラス板54、半導体装置が実装される回路基板(図示せず)の順で熱膨張係数の値が変わるので、接続部における熱膨張係数の差が小さくなり熱応力が小さくなる。すなわち、ガラス板54は応力緩和層となる。なお、同様の熱膨張係数を有するものであれば、ガラス板54の代わりに、セラミックス板を用いても良い。
そして、ガラス板54をウエーハ50に接着すると、穴54に入り込んだ接着剤56をOプラズマ処理によって除去して、図11Bに示すようにする。
次に、図11Cに示すように、ウエーハ50の全面であってガラス板54上に、スパッタリングによってアルミニウム層58を形成する。その後に穴54の表面に膜を形成すれば比較的断線の発生しやすいアルミニウムの保護が図れる。次に、図12Aに示すようにレジスト層59を形成し、図12Bに示すように、露光、現像及び焼成処理によってレジスト層59の一部を除去する。除去されるレジスト層59は、配線パターン形成部以外の位置が好ましい。
図12Bにおいて、レジスト層59は、電極52の上方からガラス板54の上方にわたって残されている。また、一つの電極52の上方と他の電極52の上方との間が連続しないように途切れている。
そして、アルミニウム層58をエッチングすると、図12Cに示すように、配線となる領域にアルミニウム層58が残る。すなわち、アルミニウム層58は、電極52からガラス板54の上にかけて、配線として形成される。また、電極52同士が導通せずに、個々の電極52ごとの配線となるようにアルミニウム層58が形成されている。あるいは、複数の電極52を導通させる必要があれば、それに対応して配線となるアルミニウム層58を形成してもよい。なお、配線として、アルミニウム層58以外に、第1の前提技術にて選択した全ての材料のうち、いずれかを適用することもできる。
以上の工程によって、電極52からの配線が形成されるので、配線としてのアルミニウム層58にハンダボールを形成し、ウエーハ50から個々の半導体装置に切断する。これらの工程は、上記第1の前提技術と同様にして行うことができる。
本技術によれば、ガラス板54は穴54aを有するものの、穴54aの形成は容易である。したがって、ガラス板54に対しては、予めバンプや配線を形成しておくようなパターニングが必要ではない。また、配線となるアルミニウム層58などの形成工程には、ウエーハプロセスにおける金属薄膜形成技術が適用され、ほぼ全ての工程がウエーハプロセスにて完結する。
なおガラス板54の上に別の応力吸収層、例えばポリイミド樹脂等を第1の前提技術と同様にさらに設けても良い。この場合には、改めて応力吸収層を設けるため、ガラス板54の熱膨張係数はシリコンと同等でもよい。
(第6の前提技術)
図13A〜図13Dは、第6の前提技術に係る半導体装置の製造方法を説明する図である。本技術では応力緩和層にポリイミド板を選択した。ポリイミドはヤング率が低く応力緩和層として好適な部材であるからである。なおそのほかにも例えばプラスチック板やガラスエポキシ系等の複合板を用いてもよい。この場合、実装基板と同材料を用いると熱膨張係数に差がなくなり好ましい。特に今日では実装基板としてプラスチック基板が多いため、プラスチック板を応力緩和層に用いることは有効である。
まず、図13Aに示すように、電極62を有するウエーハ60に、ポリイミド板64を接着して、図13Bに示すようにする。なお、ポリイミド板64には、予め接着剤66が塗られている。
次に、図13Cに示すように、電極62に対応する領域にエキシマレーザなどを用いてコンタクトホール64aを形成し、図13Dに示すように、アルミニウム層68をスパッタリングによって形成する。なお、アルミニウム層68以外に、第1の前提技術にて選択した全ての材料のうち、いずれかを適用することもできる。
こうして、図11Cと同様の状態になるので、その後、図12A以降の工程を行うことで、半導体装置を製造することができる。
本技術によれば、穴すら形成されていないポリイミド板64を用いるので、パターニングした基板が不要になる。その他の効果は、上記第1〜第5の前提技術と同様である。
なおその他の技術として、応力緩和層に予めドリル等の機械加工を行って穴を設けておいて、その後にウエーハ上に貼り合わせる等の配設プロセスを行ってもよい。また機械加工以外にもケミカルエッチングやドライエッチングにより穴を設けることもできる。なおケミカルエッチングやドライエッチングを用いて穴を形成する場合にはウエーハ上でもその前の事前工程で行っても良い。
(第1実施形態)
本発明は、上記技術をさらに改良すべくなされたもので、以下、本発明の好適な実施の形態について図面を参照して説明する。
図14A〜図14Dは、本発明に係る第1実施形態を示す図である。
図14Aに示す半導体装置150において、ポリイミドからなる樹脂層152が断続的に形成される。樹脂層152は応力緩和層となる。応力緩和層としては、感光性ポリイミド樹脂が好ましいが、感光性のない樹脂であっても良い。例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等、固化したときのヤング率が低く(1×1010Pa以下)、応力緩和の働きを果たせる材質を用いると良い。
また、樹脂層152には、テーパが付けられた窪み部152aが形成されている。そして、この窪み部152aの表面形状に沿って配線154が形成されているので、配線154は、断面形状において屈曲している。なお、配線154にはハンダボール157が形成されている。このように配線154は、応力緩和層としての樹脂層152に配置され、しかも、屈曲していることで単に平坦に配置された場合に比べて伸び縮みしやすくなる。従って、半導体装置150が回路基板に実装されたときに、熱膨張係数の差による応力を吸収しやすくなる。配線154の変位がかかる部分(屈曲部等)からハンダボール157までは、樹脂層152として、より弾性変形率の大きい材料を選ぶことが好ましい。このことは、以下の実施形態にも共通して該当する。
さらに、窪み部152aの上方、具体的には窪み部152aに相当する位置であって窪み状に形成された配線領域には、図14Aに示すように、弾性体156を設けることが好ましい。弾性体156は、応力緩和層としての樹脂層152に用いた材料で形成すればよい。この弾性体156によって、配線154を伸び縮みさせる応力を、さらに吸収することができる。最外層(保護層)を形成する例えばフォトレジストに、弾性体156の機能を兼ねさせても良い。また、弾性体156は個々の窪み部152aに対応してそれぞれ個別に設けても良い。
こうして、配線154の断線が防止され、あるいは、応力によって配線154を介して電極158などを破壊することが防止される。なお、電極158及び配線154は、最外層(保護層)155にて覆われて保護されている。
次に、図14Bに示す半導体装置160において、電極169から第1の樹脂層162上にまで形成される第1の配線164の第1の樹脂層162上において、第2の樹脂層166及び第2の配線168が形成されている。第1の配線164は電極169に接続され、第2の配線168は第1の配線164に接続され、第2の配線168にハンダボール167が形成されている。このように、複数層の樹脂層及び配線を形成すれば、配線の設計の自由度が増す。なお、電極169及び配線164、168は、最外層(保護層)165にて覆われて保護されている。
また、面積を無視できるほどの細長い配線を、平面的な拡がり(幅又は大きさ)を有する面状に形成することもできる。また、樹脂層が複数層になると、応力を分散しやすくなる。更に面状に形成された配線をGND(接地)電位もしくは電源電圧電位に設定すれば、インピーダンスコントロールが容易となり、高周波特性が非常に優れたものとなる。
次に、図14Cに示す半導体装置170は、上記半導体装置150、160を組み合わせたものである。すなわち、第1の樹脂層172上に第1の配線174が形成され、第1の配線174の上には窪み部176aを有するように第2の樹脂層176が形成されている。そして、第2の樹脂層176上に形成される第2の配線178は、断面形状において屈曲している。なお、第2の配線178にはハンダボール177が形成されている。また、電極179及び配線174、178は、最外層(保護層)175にて覆われて保護されている。本実施形態によれば、上記半導体装置150、160を組み合わせた効果を達成できる。
次に、図14Dに示す半導体装置180には、破線で示す領域に形成された応力緩和層187の上で、電極182から平面形状において屈曲するように配線184が形成され、この配線184にハンダボールなどのバンプ186が形成されている。本実施形態においても、上記半導体装置150(図14A参照)とは方向が違うものの、配線184が屈曲しているので、応力を吸収する能力において優れている。
なお、図14Dに示す平面形状に屈曲する配線184を、図14A〜図14Cに示すように立体的にも屈曲させてもよい。こうすることで、断線の防止効果が一層高められる。ただし、応力緩和層187が配線184の下に存在することが必ず必要である。また、電極182及び配線184は、図示しない最外層(保護層)にて覆われて保護されている。
(第2実施形態)
次に、図15に示す半導体装置190は、アルミパッド192と、応力緩和層194の上に設けられたハンダボール196と、を接続する配線200に特徴を有する。配線200は、第1の前提技術等にて選択した配線材料のうちいずれのものを用いても良い。この配線200は、じゃばら部200aを有する。じゃばら部200aは、図14Dに示すように、配線の中が空洞(スリット)になっている状態であり、通常の配線をはさんで複数のじゃばら部200aが連続形成される。このじゃばら部200aは、屈曲する配線184よりも応力吸収性に優れている。このじゃばら部200aを有することで、半導体チップ上で配線200にクラックが生じたり、アルミパッド192やその他の能動素子へのダメージがなくなり、半導体装置としての信頼性が向上する。また、じゃばら部200aは、一本の配線に設けられるため、応力吸収構造のためのスペースは微細なもので足りる。これによって、CSPのカテゴリーを逸脱しないように、半導体装置の小型化を維持しつつ、設計の自由度を向上することができる。なお、本実施形態において、じゃばら部200aは平面方向に対しての例であるが、これを厚み方向に設けても良い。
以上説明した実施形態又は前提技術において、外部電極としてはハンダを例に述べてきたが、他に例えば金バンプを用いる等、既に周知の接続用の材料を用いても何ら問題がない。また、外部電極は、半導体チップの能動領域であって、電極上以外であれば、どこにでも形成することができる。
(第3実施形態)
図16〜図20は、本発明に係る第3実施形態を示す図である。図16は、本実施形態に係る半導体装置の断面を示す図である。この半導体装置300は、半導体チップ302上に複数層(4層)構造を有し、表面がソルダレジスト350にて保護されるものである。なお、本実施形態においても、他の実施形態及び前提技術について説明した材料や製造方法などを適用することができる。
図17A及び図17Bは、第1層を示す図である。詳しくは、図17Bは平面図であり、図17Aは、図17BのVII−VII線断面図である。半導体チップ302には、信号が入力又は出力される電極304が形成されている。電極304の付近には、端部が傾斜面となった応力緩和層310が形成されている。応力緩和層310は絶縁体であり、具体的にはポリイミド系樹脂が好ましい。そして、電極304から応力緩和層310上にかけて、信号配線312が形成されている。信号配線312は、図17Bに示すように、電極304とは反対側の端部にアイランド形状の接続部312aを有する。また、この接続部312aを囲むように、かつ、接触しないようにGNDプレーン316が形成されている。GNDプレーン316は、半導体チップ302の接地用電極(図示せず)に接続される。
図18A及び図18Bは、第2層を示す図である。詳しくは、図18Bは平面図であり、図18Aは、図18BのVIII−VIII線断面図である。これらの図に示すように、上述した第1層の上に応力緩和層320が形成されている。ただし、応力緩和層320は、第1層の信号配線312の接続部312aの中央部を避けて形成されている。そして、第1層の接続部312aから第2層の応力緩和層320上にかけて、信号配線322が形成されている。信号配線322は、接続部312aに接続される接続部322a及びもう一つの接続部322bを有する。また、応力緩和層320には、信号配線322とは導通しない信号配線324が形成されている。信号配線324は、接続部324a、324bを有する。さらに、応力緩和層320には、他の配線324、325が形成されているが、本発明には直線関係しないので説明を省略する。また、信号配線322、324及び配線324、325を囲み、かつ、接触しないように、GNDプレーン326が形成されている。GNDプレーン326は、第1層のGNDプレーン316を介して半導体チップ302の接地用電極(図示せず)に接続される。
図19A及び図19Bは、第3層を示す図である。詳しくは、図19Bは平面図であり、図19Aは、図19BのIX−IX線断面図である。これらの図に示すように、上述した第2層の上に応力緩和層330が形成されている。ただし、応力緩和層330は、第2層の信号配線322の接続部322bの中央部を避けて形成されている。そして、第2層の接続部322bから応力緩和層330上にかけて、信号配線332が形成されている。信号配線332は、第2層の接続部322bに接続される接続部332a及びもう一つの接続部332bを有する。さらに、応力緩和層330には、信号配線332とは導通しない信号配線334が形成されている。この信号配線334は、接続部334a、334bを有する。また、信号配線332及び信号配線334を囲むように、かつ、接触しないようにGNDプレーン336が形成されている。GNDプレーン336は、第1層のGNDプレーン316及び第2層のGNDプレーン326を介して半導体チップ302の接地用電極(図示せず)に接続される。
図20A及び図20Bは、第4層を示す図である。詳しくは、図20Bは平面図であり、図20Aは、図20BのX−X線断面図である。これらの図に示すように、上述した第3層の上に応力緩和層340が形成されている。ただし、応力緩和層340は、第3層の信号配線334の接続部334bの中央部を避けて形成されている。そして、第3層の接続部334bの上に、接続部342が形成され、この接続部342の上に銅(Cu)からなる台座344が形成され、この台座344上にハンダボール348が形成されている。ハンダボール348は、外部電極となる。また、接続部342を囲むように、かつ、接触しないようにGNDプレーン346が形成されている。GNDプレーン346は、第1層のGNDプレーン316、第2層のGNDプレーン326及び第3層のGNDプレーン336を介して半導体チップ302の接地用電極(図示せず)に接続される。
次に、本実施形態における導通状態について説明する。半導体チップ302に形成される電極304は、第1層の信号配線312と接続され、この信号配線312は、第2層の信号配線322に接続される。この信号配線322は、その接続部322bを介して第3層の信号配線332に接続され、この信号配線332は、その接続部332bを介して第2層の信号配線324に接続される。信号配線324は、その接続部324bを介して第3層の信号配線334に接続される。そして、この信号配線334の接続部334bに、接続部342及び台座344を介してハンダボール348が形成されている。
こうして、信号が入力又は出力される半導体チップの任意の位置の電極304と、半導体チップ上の任意の位置に形成される外部電極としてのハンダボール348が接続されている。
もちろん、外部電極は他の実施形態又は前提技術で言及しているようにマトリックス状に配置されてもよい。
また、第1層〜第4層のGNDプレーン316、326、336及び346は、全て同じ接地電位となっている。
したがって、本実施形態によれば、電極304とハンダボール348との間の配線が、絶縁体を介して、接地電位の導体に囲まれるようになる。すなわち、内部導体が絶縁体を介して接地電位の外部導体に囲まれるので、同軸ケーブルと同様な構造となる。これによって、信号がノイズの影響を受けにくくなって、理想的な伝送路を得ることができる。そして、例えばCPUとしての半導体装置であれば、1GHzを超えるような高速動作が可能になる。
なお層形成コストの低減を図るためには、第1層又は第4層に形成されているGNDプレーン316、346のどちらかを省略しても良い。
(その他の実施形態)
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態は、半導体装置に本発明を適用したが、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を適用することができる。
図21は、面実装用の電子部品に本発明を適用した例を示す図である。同図に示す電子部品400は、チップ部402の両側に電極404が設けられてなり、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどである。電極404には、上述した実施形態と同様に、応力緩和層406を介して配線408が形成されている。この配線408には、バンプ410が形成される。
また、図22も、面実装用の電子部品に本発明を適用した例を示す図であり、この電子部品420の電極424は、チップ部422の実装側の面に形成され、応力緩和層426を介して配線428が形成されている。この配線428には、バンプ430が形成される。
なお、これらの電子部品400、420の製造方法は、上記実施形態又は前提技術と同様であるため説明を省略する。また、応力緩和層406、426を形成したことによる効果も上述した実施形態又は前提技術と同様である。
次に、図23は、本発明を適用した半導体装置に保護層を形成した例を示す図である。同図に示す半導体装置440は、図4Cに示す半導体装置に保護層442を形成したもので、保護層442以外は図4Cに示す半導体装置と同様であるため、説明を省略する。
保護層442は、半導体装置440において、実装側とは反対面すなわち裏面に形成されている。こうすることで、裏面に傷が付くことを防止することができる。
更には裏面の傷を起点としたクラックによる半導体チップ自体の損傷を防止できる。
保護層442は、個片としての半導体装置440に切断される前に、ウエーハの裏面に形成されることが好ましい。こうすることで、複数の半導体装置440に対して同時に保護層442を形成することができる。詳しくは、金属薄膜形成工程が全て完了してから保護層442をウエーハに形成することが好ましい。こうすることで、金属薄膜形成工程を円滑に行うことができる。
保護層442は、半導体装置440のリフロー工程における高温に耐えられる材質であることが好ましい。詳しくは、ハンダの溶融温度まで耐えられることが好ましい。また、保護層442は、ポッティング樹脂の塗布によって形成される。あるいは、粘着性又は接着性を有するシートを貼り付けて保護層442を形成してもよい。このシートは、有機か無機かを問わない。
このようにすれば半導体装置の表面がシリコン以外の物質で覆われるので、例えばマーキング性も向上する。
次に、図24は、本発明を適用した半導体装置に放熱器を取り付けた例を示す図である。同図に示す半導体装置450は、図4Cに示す半導体装置に放熱器452を取り付けたもので、放熱器452以外は図4Cに示す半導体装置と同様であるため、説明を省略する。
放熱器452は、半導体装置450において、実装側とは反対面すなわち裏面に、熱伝導性接着剤454を介して取り付けられている。こうすることで、放熱性が向上する。放熱器452は、多数のフィン456を有し、銅や銅合金、窒化アルミニウムなどで形成されていることが多い。なお本例ではフィン付きを例にあげたが、フィンを有しない単なる板状の放熱器(放熱板)を取り付けても相応の放熱効果を得ることができる。この場合は単なる板状の取り付けになるため、ハンドリングが容易で、しかもコスト低減が可能となる。
上記実施形態又は前提技術では、外部端子として予め半導体装置側にハンダバンプや金バンプを設けたが、他の例としては半導体装置側にハンダバンプや金バンプを用いずに、例えば銅等の台座をそのまま外部端子として用いても良い。なお、この場合には半導体装置が実装される実装基板(マザーボード)の接合部(ランド)に、半導体装置実装時の前までに予めハンダを設けておく必要がある。
また、上記実施形態において用いられるポリイミド樹脂は、黒色であることが好ましい。黒色のポリイミド樹脂を応力緩和層として用いることで、半導体チップが光を受けたときの誤作動を避けられるとともに、耐光性を上げて半導体装置の信頼性を向上させることができる。
なお、図25には、上述した実施形態に係る方法によって製造された半導体装置などの電子部品1100を実装した回路基板1000が示されている。そして、この回路基板1000を備える電子機器として、図26には、ノート型パーソナルコンピュータ1200が示されている。
図1A〜図1Eは、本発明の前提となる半導体装置の製造方法を説明する図である。 図2A〜図2Eは、本発明の前提となる半導体装置の製造方法を説明する図である。 図3A〜図3Dは、本発明の前提となる半導体装置の製造方法を説明する図である。 図4A〜図4Cは、本発明の前提となる半導体装置の製造方法を説明する図である。 図5は、本発明の前提となる半導体装置を示す平面図である。 図6A〜図6Cは、本発明の前提となる半導体装置の製造方法を説明する図である。 図7A〜図7Cは、本発明の前提となる半導体装置の製造方法を説明する図である。 図8A〜図8Dは、本発明の前提となる半導体装置の製造方法を説明する図である。 図9A〜図9Dは、本発明の前提となる半導体装置の製造方法を説明する図である。 図10は、本発明の前提となる半導体装置の製造方法を説明する図である。 図11A〜図11Cは、本発明の前提となる半導体装置の製造方法を説明する図である。 図12A〜図12Cは、本発明の前提となる半導体装置の製造方法を説明する図である。 図13A〜図13Dは、本発明の前提となる半導体装置の製造方法を説明する図である。 図14A〜図14Dは、本発明の第1実施形態に係る半導体装置を示す図である。 図15は、第2実施形態に係る半導体装置を示す図である。 図16は、第3実施形態に係る半導体装置を示す図である。 図17A及び図17Bは、第3実施形態に係る半導体装置の製造方法を説明する図である。 図18A及び図18Bは、第3実施形態に係る半導体装置の製造方法を説明する図である。 図19A及び図19Bは、第3実施形態に係る半導体装置の製造方法を説明する図である。 図20A及び図20Bは、第3実施形態に係る半導体装置の製造方法を説明する図である。 図21は、面実装用の電子部品に本発明を適用した例を示す図である。 図22は、面実装用の電子部品に本発明を適用した例を示す図である。 図23は、本発明を適用した半導体装置に保護層を形成した例を示す図である。 図24は、本発明を適用した半導体装置に放熱器を取り付けた例を示す図である。 図25は、本発明に係る方法を適用して製造された電子部品を実装した回路基板を示す図である。 図26は、本発明に係る方法を適用して製造された電子部品を実装した回路基板を備える電子機器を示す図である。
符号の説明
150…半導体装置、 152…樹脂層、 154…配線、 156…弾性体、 157…ハンダボール、 158…電極、 160…半導体装置、 164…第1の配線、 167…ハンダボール、 168…第2の配線、 169…電極、 170…半導体装置、 174…第1の配線、 176…第2の樹脂層、 177…ハンダボール、 178…第2の配線、 180…半導体装置、 182…電極、 184…配線、 186…バンプ、 187…応力緩和層、 190…半導体装置、 192…アルミパッド、 194…応力緩和層、 196…ハンダボール、 200…配線、 300…半導体装置、 302…半導体チップ、 304…電極、 310…応力緩和層、 312…信号配線、 316…プレーン、 320…応力緩和層、 322…信号配線、 324…信号配線、 326…プレーン、 330…応力緩和層、 332…信号配線、 334…信号配線、 336…プレーン、 340…応力緩和層、 342…接続部、 344…台座、 346…プレーン、 348…ハンダボール、 350…ソルダレジスト、 400…電子部品、 402…チップ部、 406…応力緩和層、 408…配線、 410…バンプ、 420…電子部品、 422…チップ部、 424…電極、 426…応力緩和層、 428…配線、 430…バンプ、 440…半導体装置、 442…保護層、 450…半導体装置、 452…放熱器、 454…熱伝導性接着剤、 456…フィン

Claims (8)

  1. 電極の形成されたウエーハを用意する工程と、
    前記電極の少なくとも一部を避けて前記ウエーハに応力緩和層を設ける工程と、
    前記電極から前記応力緩和層の上にかけて導通部を形成する工程と、
    前記応力緩和層の上方で前記導通部に接続される外部電極を形成する工程と、
    前記導通部を形成する工程後、前記ウエーハの前記電極を有する面とは反対側の面に、保護層を形成する工程と、
    前記ウエーハを個々の個片に切断する工程と、
    を有する半導体装置の製造方法。
  2. 電極の形成されたウエーハを用意する工程と、
    前記電極の少なくとも一部を避けて前記ウエーハに応力緩和層を設ける工程と、
    前記電極から前記応力緩和層の上にかけて導通部を形成する工程と、
    前記応力緩和層の上方で前記導通部に接続される外部電極を形成する工程と、
    接着性を有するシートを前記ウエーハの前記電極を有する面とは反対側の面に貼り付け、保護層を形成する工程と、
    前記ウエーハを個々の個片に切断する工程と、
    を有する半導体装置の製造方法。
  3. 請求項1又は請求項2記載の半導体装置の製造方法において、
    前記保護層を形成する工程は、前記ウエーハを個々の個片に切断する工程の前に行う半導体装置の製造方法。
  4. 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
    前記外部電極はハンダからなり、
    前記保護層は、前記ハンダの溶融温度まで耐えられる材質からなる半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    前記外部電極を形成する工程は、
    前記ハンダを前記導通部上に形成する工程と、
    前記ハンダをウェットバックによってボール状にする工程と、
    を含む半導体装置の製造方法。
  6. 請求項1から請求項のいずれかに記載の半導体装置の製造方法において、
    前記導通部を形成する工程において、前記導通部を前記応力緩和層上における平面方向に屈曲形成する半導体装置の製造方法。
  7. 電極の形成されたウエーハを用意する工程と、
    前記電極の少なくとも一部を避けて前記ウエーハに第1の樹脂層を設ける工程と、
    前記電極から前記第1の樹脂層の上にかけて導通部を形成する工程と、
    前記第1の樹脂層の上方で前記導通部に接続される外部電極を形成する工程と、
    前記導通部を形成する工程後、前記ウエーハの前記電極を有する面とは反対側の面に、第2の樹脂層を形成する工程と、
    前記ウエーハを個々の個片に切断する工程と、
    を有する半導体装置の製造方法。
  8. 電極の形成されたウエーハを用意する工程と、
    前記電極の少なくとも一部を避けて前記ウエーハに樹脂層を設ける工程と、
    前記電極から前記樹脂層の上にかけて導通部を形成する工程と、
    前記樹脂層の上方で前記導通部に接続される外部電極を形成する工程と、
    接着性を有するシートを前記ウエーハの前記電極を有する面とは反対側の面に貼り付け、保護層を形成する工程と、
    前記ウエーハを個々の個片に切断する工程と、
    を有する半導体装置の製造方法。
JP2006281201A 1996-12-04 2006-10-16 半導体装置の製造方法 Expired - Fee Related JP4362735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006281201A JP4362735B2 (ja) 1996-12-04 2006-10-16 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33904596 1996-12-04
JP35688096 1996-12-26
JP2006281201A JP4362735B2 (ja) 1996-12-04 2006-10-16 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP52348998A Division JP3981710B2 (ja) 1996-12-04 1997-12-04 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2007019556A JP2007019556A (ja) 2007-01-25
JP4362735B2 true JP4362735B2 (ja) 2009-11-11

Family

ID=37756366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006281201A Expired - Fee Related JP4362735B2 (ja) 1996-12-04 2006-10-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4362735B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043835A (ja) * 2007-08-07 2009-02-26 Fujikura Ltd 電気回路素子およびその製造方法

Also Published As

Publication number Publication date
JP2007019556A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
JP5445732B2 (ja) 半導体装置及びその製造方法
JP4895054B2 (ja) 電子部品の実装方法
JP4513973B2 (ja) 半導体装置の製造方法
JP4359788B2 (ja) 半導体装置、電子部品、回路基板及び電子機器
JP4362735B2 (ja) 半導体装置の製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
JP2005217444A (ja) 半導体装置及びその製造方法
JP2005217443A (ja) 半導体装置及びその製造方法
CN101127336B (zh) 半导体装置及其制造方法、电路基板和电子设备

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees