JP4359788B2 - 半導体装置、電子部品、回路基板及び電子機器 - Google Patents
半導体装置、電子部品、回路基板及び電子機器 Download PDFInfo
- Publication number
- JP4359788B2 JP4359788B2 JP2007213836A JP2007213836A JP4359788B2 JP 4359788 B2 JP4359788 B2 JP 4359788B2 JP 2007213836 A JP2007213836 A JP 2007213836A JP 2007213836 A JP2007213836 A JP 2007213836A JP 4359788 B2 JP4359788 B2 JP 4359788B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor device
- wiring
- stress relaxation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
- H01L2224/02351—Shape of the redistribution layers comprising interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0236—Shape of the insulating layers therebetween
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
前記電極の少なくとも一部を避けて前記ウエーハに第1の応力緩和層を設ける工程と、
前記電極から前記第1の応力緩和層の上にかけて第1の導通部を形成する工程と、
前記第1の応力緩和層の上方で前記第1の導通部に接続される外部電極を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有し、
前記第1の応力緩和層を設ける工程及び前記第1の導通部を形成する工程の少なくともいずれか一方の工程にて、応力緩和を増長させる構造を形成する。
め設けてパターニングされたフィルムなどの基板が不要になる。
前記第2の導通部が形成された前記第2の応力緩和層の上に、第3の応力緩和層及び第3の導通部を設け、
前記第2の導通部を線状に形成し、前記第1及び第3の導通部を、前記第2の導通部よりも大きな平面的拡がりを有するように面状に形成してもよい。
、周囲が接地電位の配線で覆われるようになる。そうすると、同軸ケーブルと同様の構造が得られ、信号がノイズの影響を受けにくくなる。
前記半導体チップの上にて前記電極の少なくとも一部を避けるように設けられる第1の応力緩和層と、
前記電極から前記第1の応力緩和層の上にかけて形成される第1の導通部と、
前記第1の応力緩和層の上方に位置する前記第1の導通部に形成される外部電極と、
を有し、
前記第1の応力緩和層は表面に窪み部を有するように形成され、前記第1の導通部は前記窪み部の上を通って形成される。
前記第2の導通部が形成された前記第2の応力緩和層の上に設けられる第3の応力緩和層及び第3の導通部と、
を有し、
前記第2の導通部は線状に形成され、前記第1及び第3の導通部は、前記第2の導通部よりも大きな平面的拡がりを有するように面状に形成されてもよい。
図5は、本発明の前提となる半導体装置を示す平面図である。この半導体装置は、いわゆるCSPに分類されるもので、半導体チップ1の電極12から、能動面1aの中央方向に配線3が形成され、各配線3には外部電極5が設けられている。全ての外部電極5は、応力緩和層7の上に設けられているので、回路基板(図示せず)に実装されたときの応力の緩和を図ることができる。また、外部電極5の上には、保護膜としてソルダレジスト層8が形成されている。
配線3<電極12
となっているが、
電極12≦配線3
とすることが好ましい。特に、
電極12<配線3
となる場合には、配線3の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
ラインにパッシベーション膜を形成しないことで、ダイシング時のゴミの発生を避けることができ、さらに、パッシベーション膜のクラックの発生も防止することができる。
て、クローム(Cr)層16等の酸化を防止するためや、完成した半導体装置における耐湿性の向上や、表面の機械的保護等の目的を達成するための処理を、図4A及び図4Bに示すようにして行う。
図6A〜図7Cは、第2の前提技術に係る半導体装置の製造方法を説明する図である。本技術は、第1の前提技術と比べて、図3A以降の工程において異なり、図2Eまでの工程は第1の前提技術と同様である。したがって、図6Aに示すウエーハ110、電極112、樹脂層114、クローム(Cr)層116、銅(Cu)層120、レジスト層122及び台座124は、図2Eに示すウエーハ10、電極12、樹脂層14、クローム(Cr)層16、銅(Cu)層20、レジスト層22及び台座124と同様であり、製造方法も図1A〜図2Eに示すものと同様のため、説明を省略する。
図8A〜図9Dは、第3の前提技術に係る半導体装置の製造方法を説明する図である。
図10は、第4の前提技術に係る半導体装置の製造方法を説明する図である。
図11A〜図12Cは、第5の前提技術に係る半導体装置の製造方法を説明する図である。
位置が好ましい。
図13A〜図13Dは、第6の前提技術に係る半導体装置の製造方法を説明する図である。本技術では応力緩和層にポリイミド板を選択した。ポリイミドはヤング率が低く応力緩和層として好適な部材であるからである。なおそのほかにも例えばプラスチック板やガラスエポキシ系等の複合板を用いてもよい。この場合、実装基板と同材料を用いると熱膨張係数に差がなくなり好ましい。特に今日では実装基板としてプラスチック基板が多いため、プラスチック板を応力緩和層に用いることは有効である。
本発明は、上記技術をさらに改良すべくなされたもので、以下、本発明の好適な実施の形態について図面を参照して説明する。
る面状に形成することもできる。また、樹脂層が複数層になると、応力を分散しやすくなる。更に面状に形成された配線をGND(接地)電位もしくは電源電圧電位に設定すれば、インピーダンスコントロールが容易となり、高周波特性が非常に優れたものとなる。
次に、図15に示す半導体装置190は、アルミパッド192と、応力緩和層194の上に設けられたハンダボール196と、を接続する配線200に特徴を有する。配線200は、第1の前提技術等にて選択した配線材料のうちいずれのものを用いても良い。この配線200は、じゃばら部200aを有する。じゃばら部200aは、図14Dに示すように、配線の中が空洞(スリット)になっている状態であり、通常の配線をはさんで複数のじゃばら部200aが連続形成される。このじゃばら部200aは、屈曲する配線184よりも応力吸収性に優れている。このじゃばら部200aを有することで、半導体チップ上で配線200にクラックが生じたり、アルミパッド192やその他の能動素子へのダメージがなくなり、半導体装置としての信頼性が向上する。また、じゃばら部200aは、一本の配線に設けられるため、応力吸収構造のためのスペースは微細なもので足りる。これによって、CSPのカテゴリーを逸脱しないように、半導体装置の小型化を維持しつつ、設計の自由度を向上することができる。なお、本実施形態において、じゃばら部200aは平面方向に対しての例であるが、これを厚み方向に設けても良い。
図16〜図20は、本発明に係る第3実施形態を示す図である。図16は、本実施形態に係る半導体装置の断面を示す図である。この半導体装置300は、半導体チップ302上に複数層(4層)構造を有し、表面がソルダレジスト350にて保護されるものである。なお、本実施形態においても、他の実施形態及び前提技術について説明した材料や製造方法などを適用することができる。
る電極304は、第1層の信号配線312と接続され、この信号配線312は、第2層の信号配線322に接続される。この信号配線322は、その接続部322bを介して第3層の信号配線332に接続され、この信号配線332は、その接続部332bを介して第2層の信号配線324に接続される。信号配線324は、その接続部324bを介して第3層の信号配線334に接続される。そして、この信号配線334の接続部334bに、接続部342及び台座344を介してハンダボール348が形成されている。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態は、半導体装置に本発明を適用したが、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を適用することができる。
で、保護層442以外は図4Cに示す半導体装置と同様であるため、説明を省略する。
316…プレーン、 320…応力緩和層、 322…信号配線、 324…信号配線、 326…プレーン、 330…応力緩和層、 332…信号配線、 334…信号配線、 336…プレーン、 340…応力緩和層、 342…接続部、 344…台座、
346…プレーン、 348…ハンダボール、 350…ソルダレジスト、 400…電子部品、 402…チップ部、 406…応力緩和層、 408…配線、 410…バンプ、 420…電子部品、 422…チップ部、 424…電極、 426…応力緩和層、 428…配線、 430…バンプ、 440…半導体装置、 442…保護層、 450…半導体装置、 452…放熱器、 454…熱伝導性接着剤、 456…フィン
Claims (10)
- 半導体チップと、
前記半導体チップの第1の面に設けられた第1の電極と、
前記半導体チップの前記第1の面に設けられ、前記第1の電極の少なくとも一部を避けるように設けられた第1の応力緩和層と、
前記電極から前記第1の応力緩和層の上にかけて設けられた第1の導通部であって、前記第1の応力緩和層の上に接続部を有し、じゃばら状に形成される前記第1の導通部と、
前記接続部を囲むように、かつ、接触しないように、前記第1の応力緩和層の上に設けられた第2の導通部と、
前記接続部の上に設けられた外部電極と、
を有する半導体装置。 - 請求項1記載の半導体装置において、
前記第1の電極は、信号が入力又は出力される電極である半導体装置。 - 請求項1又は請求項2のいずれかに記載の半導体装置において、
前記半導体チップの前記第1の面に設けられた、接地用電極である第2の電極を有し、
前記第2の導通部は、前記第2の電極に接続されている半導体装置。 - 請求項1から請求項3のいずれか一項に記載の半導体装置において、
前記第1の導通部は、前記第1の応力緩和層上で屈曲して形成される半導体装置。 - 請求項1から請求項4のいずれか一項に記載の半導体装置において、
前記第1の導通部が形成された前記第1の応力緩和層の上に、第2の応力緩和層及び前記第1の導通部に接続される第3の導通部を有する半導体装置。 - 請求項1記載の半導体装置において、
前記第1の導通部を挟むように並行に形成され、接地電位とされる一対の配線を有する半導体装置。 - 半導体チップと、
前記半導体チップの第1の面に設けられた第1の電極と、
前記半導体チップの前記第1の面に設けられ、前記第1の電極の少なくとも一部を避けるように設けられた樹脂層と、
前記電極から前記樹脂層の上にかけて設けられた第1の導通部であって、前記樹脂層の上に第1の部分を有し、じゃばら状に形成される前記第1の導通部と、
前記第1の部分を囲むように、かつ、接触しないように、前記樹脂層の上に設けられた第2の導通部と、
前記第1の部分の上に設けられた外部電極と、
を有する半導体装置。 - 請求項1から請求項7のいずれかに記載の半導体装置が実装された回路基板。
- 請求項8記載の回路基板を有する電子機器。
- 電子部品と、
前記電子部品の第1の面に設けられた第1の電極と、
前記電子部品の前記第1の面に設けられ、前記第1の電極の少なくとも一部を避けるように設けられた樹脂層と、
前記電極から前記樹脂層の上にかけて設けられた第1の導通部であって、前記樹脂層の上に第1の部分を有し、じゃばら状に形成される前記第1の導通部と、
前記第1の部分を囲むように、かつ、接触しないように、前記樹脂層の上に設けられた第2の導通部と、
前記第1の部分の上に設けられた外部電極と、
を有する電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007213836A JP4359788B2 (ja) | 1996-12-04 | 2007-08-20 | 半導体装置、電子部品、回路基板及び電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33904596 | 1996-12-04 | ||
JP35688096 | 1996-12-26 | ||
JP2007213836A JP4359788B2 (ja) | 1996-12-04 | 2007-08-20 | 半導体装置、電子部品、回路基板及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005118527A Division JP2005217443A (ja) | 1996-12-04 | 2005-04-15 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311828A JP2007311828A (ja) | 2007-11-29 |
JP4359788B2 true JP4359788B2 (ja) | 2009-11-04 |
Family
ID=38844320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007213836A Expired - Fee Related JP4359788B2 (ja) | 1996-12-04 | 2007-08-20 | 半導体装置、電子部品、回路基板及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4359788B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4431628B1 (ja) | 2008-06-05 | 2010-03-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP2015232579A (ja) * | 2015-09-14 | 2015-12-24 | セイコーエプソン株式会社 | センサーデバイス、モーションセンサー、電子機器 |
-
2007
- 2007-08-20 JP JP2007213836A patent/JP4359788B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007311828A (ja) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5445732B2 (ja) | 半導体装置及びその製造方法 | |
JP4895054B2 (ja) | 電子部品の実装方法 | |
JP4513973B2 (ja) | 半導体装置の製造方法 | |
JP4359788B2 (ja) | 半導体装置、電子部品、回路基板及び電子機器 | |
JP4362735B2 (ja) | 半導体装置の製造方法 | |
JP2005217443A (ja) | 半導体装置及びその製造方法 | |
JP2005217444A (ja) | 半導体装置及びその製造方法 | |
CN101127336B (zh) | 半导体装置及其制造方法、电路基板和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090728 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |