CN1519896A - 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备 - Google Patents

电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备 Download PDF

Info

Publication number
CN1519896A
CN1519896A CNA2003101239098A CN200310123909A CN1519896A CN 1519896 A CN1519896 A CN 1519896A CN A2003101239098 A CNA2003101239098 A CN A2003101239098A CN 200310123909 A CN200310123909 A CN 200310123909A CN 1519896 A CN1519896 A CN 1519896A
Authority
CN
China
Prior art keywords
mentioned
layer
semiconductor device
electrode
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003101239098A
Other languages
English (en)
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1519896A publication Critical patent/CN1519896A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及封装尺寸接近芯片尺寸并具有应力吸收层，可以省去制成图形的挠性基板，而且，能同时制造多个部件的半导体装置。具有在圆片(10)上形成电极(12)的工序、避开电极(12)在圆片(10)上设置作为应力缓冲层的树脂层(14)的工序、从电极(12)直到树脂层(14)的上边形成作为布线的铬层(16)的工序、在树脂层(14)的上方在铬层(16)上形成作为外部电极的焊料球的工序、以及将圆片(10)切断成各个半导体芯片的工序，在铬层(16)和焊料球的形成工序中，应用圆片工艺过程中的金属薄膜形成技术。

Description

电子部件和半导体装置、其制造方法和装配方法、 电路基板与电子设备
本案是申请号为97192032的中国专利申请的分案申请。
技术领域
本发明涉及一种电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备，特别是，涉及小型的电子部件或封装尺寸接近芯片尺寸的半导体装置、其制造方法和装配方法、电路基板与电子设备。
背景技术
追求半导体装置高密度封装时，裸片封装是理想的。可是，裸片难以保证质量和处理。因此，开发出了接近芯片尺寸的封装CSP(chipscalepackage)。
在以各种方案开发的CSP型的半导体装置中，作为一种方案，有一种在半导体芯片的有源面一侧上设置已制成图形的挠性基板，并在该挠性基板上形成多个外部电极的方案。另外，大家还知道，在半导体芯片的有源面与挠性基板之间注入树脂，可达到吸收热应力。另外，在特开平7-297236号公报中，记载了用薄膜载带作为挠性基板情况。
在这些的半导体装置的制造方法中，将圆片切成半导体芯片，并在挠性基板上装配各个半导体芯片。而且，由于必须在需要制成图形的挠性基板上，将半导体芯片分别装配到挠性基板上的工序，所以，例如在各工序中使用的装置也非得用专用装置不可，成本就增高了。
并且，应用CSP型封装的半导体装置，就是表面装配型的半导体装置，具有为装配到电路基板上的多个凸点。并且，在形成该凸点的面上，设置感光性树脂等进行保护是理想的。
而且，由于感光性树脂具有电绝缘性，如原样粘接于凸点上就不能装配，故需要从凸点上除去感光性树脂。因此，为了除去一部分感光性树脂，需要应用蚀刻技术，就有增加工序的问题。
这样，现有的半导体装置，从制造到装配的工序，有效率差的问题。
发明内容
本发明就是解决为上述这一课题的，其目的在于提供一种能高效率地进行从制造到装配的电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备。
本发明的半导体装置的制造方法，具有：
准备已形成电极的圆片的工序；
在上述圆片上设置应力缓冲层，使其成为避开上述电极的至少一部分的状态的工序；
从上述电极起直到上述应力缓冲层上形成布线的工序；
在上述应力缓冲层的上边形成与上述布线连接的外部电极的工序；以及
将上述圆片切断成各个小片的工序。
根据本发明，由于在圆片上形成应力缓冲层，并在其上叠层形成布线和外部电极，可以在圆片的状态下制造到半导体封装形态为止，因而不需要预先设置外部电极和已制成图形的薄膜等的基板。
这里，应力缓冲层是指，缓和因母板(装配基板)与半导体芯片之间的畸变而发生的应力的层。例如该应力，因在把半导体装置装配到装配基板上的时候和此后加热而发生。就应力缓冲层来说，可选择具有可挠性的材料或凝胶状的材料。
并且，连接电极与外部电极的布线，由于可根据设计自由形成，故可以不管电极的配置而决定外部电极的配置。因而，即使不改变圆片上形成的器件的电路设计，也能简单地制造外部电极位置不同的各种半导体装置。
进而，根据本发明，由于在圆片上形成应力缓冲层、布线和外部电极，所以可切断圆片得到各自的半导体装置。因此，同时进行对许多半导体装置的应力缓冲层、布线和外部电极的形成，而且如果考虑到大量产生，则是理想的。
作为上述应力缓冲层，使用例如杨氏模量为1×1010Pa以下的树脂。
在设置上述应力缓冲层的工序中，也可以采用在包括上述电极的上述圆片上涂覆感光性树脂，再除去与上述感光性树脂的上述电极对应的区域的办法，设置上述应力缓冲层。
上述应力缓冲层，也可以通过印刷构成该应力缓冲层的树脂来进行设置。
上述感光性树脂，其特征在于可以使用聚酰亚胺、硅酮系、环氧树脂系之中的任何一种树脂。
上述应力缓冲层，是把形成了与上述电极对应的孔穴的平板粘接到上述圆片上来进行设置。
上述平板，也可以具有在上述半导体芯片与装配该半导体芯片的基板之间的热膨胀系数。
若这样，由于平板的热膨胀系数具有半导体芯片的热膨胀系数与基板的热膨胀系数之间的值，所以能够借助于热膨胀系数差缓和应力。并且，这里所用的平板仅简单地形成孔穴，故比制成图形的基板要容易形成。
也可以由平板状的树脂构成，把上述平板状的树脂粘接于上述圆片上，设置上述应力缓冲层。
若这样，则与制成图形的基板不同，能够容易地形成规定的形状。
也可以在准备上述圆片的工序中所用的圆片上，在除去了上述电极和由上述切断工序切断的区域以外的区域上，形成绝缘膜。
也可以在形成上述布线工序之前，具有使上述应力缓冲层的表面粗糙的工序。
也可以在形成上述外部电极的工序之后，且在上述切断的工序之前，具有：
在上述外部电极的形成面上，涂覆感光性树脂并进行成膜直到包括上述外部电极为止的工序；以及
对上述感光性树脂进行各向同性的蚀刻，直到露出上述外部电极的工序。
也可以在形成上述外部电极的工序之后，且在上述切断的工序之前，具有在上述外部电极的形成面上连同包括上述外部电极，涂覆有机膜并进行成膜的工序。
也可以在上述有机膜上，使用一旦被加热时因化学反应，残渣变为热可塑性高分子树脂的焊剂。
上述布线，也可以在上述应力缓冲层上进行弯曲。
在上述布线与上述电极的连接部分，上述布线的宽度也可以比上述电极的宽度大。
在本发明中，也可以形成上述应力缓冲层，而且，在上述应力缓冲层上形成上述布线后，在上述布线的上边用无电解电镀法形成焊料部分，把上述焊料部分成型加工为上述外部电极。
在本发明中，也可以包括：
形成上述应力缓冲层，在该应力缓冲层的上边形成导电层的工序；
在上述导电层的上边，用电镀法形成焊料部分的工序；
把上述导电层加工为上述布线的工序；以及
把上述焊料部分成型加工为上述外部电极的工序。
在本发明中，也可以包括在避开上述外部电极的区域中，在上述布线的上边形成保护膜的工序。
上述焊料部分，也可以在上述布线前形成的台座上边进行形成。
上述焊料部分，也可以在电镀处理的焊料膜的上边进行形成。
在本发明中，还具有：
在形成上述布线的工序之后，在上述布线的上边形成保护膜的工序；以及
在形成上述外部电极的工序之前，在与上述保护膜的上述外部电极对应的至少一部分区域上形成开口部的工序，
也可以在形成上述外部电极的工序中，采用在上述开口部印刷焊料糊，且使之液态回缩(ウエツトバツク)的办法，形成上述外部电极。
在本发明中，还具有：
在形成上述布线的工序之后，在上述布线的上边形成保护膜的工序；以及
在形成上述外部电极的工序之前，在与上述保护膜的上述外部电极对应的至少一部分区域上形成开口部的工序，
也可以在形成上述外部电极的工序中，采用在上述开口部内涂覆焊剂后，在上述各个开口部上搭载小片焊料的办法，形成上述外部电极。
上述保护膜也可以由感光性树脂构成，而上述开口部分也可以由包括曝光和显影处理的工序形成。
在本发明中，包括在把上述圆片切断成各个小片前，在与具有上述圆片的上述电极的面相反的一侧面上配置保护部件的工序。
这样一来，由于半导体装置的背面一侧覆以保护膜，故可防止受伤。
本发明的半导体装置的制造方法，包括：
在圆片的一个面上，形成多个凸点的工序；
上述面上，连同包括上述凸点涂覆树脂的工序；
对上述树脂的表面，进行各向同性的干式蚀刻的工序；以及
将上述圆片切断成各个小片的工序；
上述干式蚀刻的工序，露出上述凸点而在露出上述面之前结束。
倘采用本发明，则在圆片的一个面上涂覆树脂。虽然从凸点之上涂覆该树脂，但是由于凸点从表面上突出出来，故凸点上要比其它部分的树脂涂得薄。
因此，对树脂的表面进行各向同性干式蚀剂时，由于对整个区域均等地削除树脂，所以首先露出厚度薄的凸点。这时，由于未露出圆片的表面，而在这里结束干式蚀刻。而且，可得到露出凸点，树脂覆盖并保护凸点以外区域的圆片。
然后，可以把圆片切断成各个小片，得到半导体装置。
本发明的电子部件的制造方法，具有：
整体地形成基板状多个电子器件的工序；
在上述基板状的电子器件的至少形成外部电极的区域上设置应力缓冲层的工序；
在上述应力缓冲层的上边形成上述外部电极的工序；以及
把上述基板状的电子器件切断成各个小片的工序。
倘采用本发明，则由于具有应力吸收层，故可以吸收因电子部件与装配基板之间的热膨胀系数差别而引起的应力。作为电子部件，可举出有电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热敏电阻、变阻器、电位器、熔断器和半导体装置等。
本发明的电子部件的制造方法，包括：
在向电子器件的电路基板的装配面上形成多个凸点的工序；
在上述装配面上，连同包括上述凸点涂覆树脂的工序；以及
对上述树脂的表面进行各向同性蚀刻的工序，
上述干式蚀刻的工序，露出上述凸点电极而在露出上述装配面之前结束。
倘采用本发明，则在电子器件的装配面上涂覆树脂。虽然从凸点之上涂覆该树脂，但是由于凸点电极从表面上突了出来，故凸点上要比其它部分的树脂涂得薄。
因此，对树脂的表面进行各向同性干式蚀剂时，由于对整个区域均等地削除树脂，所以首先露出厚度薄的凸点。在这时，未露出装配表面，而就此结束干式蚀刻。而且，可得到露出凸点，避开凸点，树脂覆盖并保护装配面上的电子部件。
在本发明中，也可以使用半导体器件作为电子器件。
本发明的电子部件的制造方法，包括：
在电子器件板的一个面上形成多个凸点的工序；
在上述面上，连同包括上述凸点涂覆树脂的工序；
对上述树脂的表面进行各向同性干式蚀刻的工序；以及
把上述电子器件板切断成各个小片的工序，
上述干式蚀刻的工序，露出上述凸点而在露出上述装配面之前结束。
倘采用本发明，则在电子器件板的一个面上涂覆树脂。虽然从凸点之上涂覆该树脂，但是由于凸点从表面上突了出来，故凸点上要比其它部分的树脂涂得薄。
因此，对树脂的表面进行各向同性干式蚀剂时，由于对整个区域均等地削除树脂，所以首先露出厚度薄的凸点。在这时，未露出电子器件板的表面，而就此结束干式蚀刻。而且，可得到露出凸点，树脂覆盖并保护凸点以外区域的电子部件板。
然后，可以把电子器件板切断成各个小片，得到半导体装置。
本发明的电子部件，在上述应力缓冲层的上边具有上述外部电极。例如，举出半导体装置作为电子部件。
本发明的电子部件，具有用上述方法制造，并形成于装配面上的多个凸点，和避开上述凸点的至少上端部覆盖上述装配面的树脂。
本发明的半导体装置，具有：
具有电极的半导体芯片；
在上述半导体芯片上，避开上述电极的至少一部分而设置的应力缓冲层；
从上述电极直到上述应力缓冲层的上边形成的布线；以及
在上述应力缓冲层的上方在上述布线上形成的外部电极。
上述布线，也可以用铝、铝合金、铬、铜或金的一层，铜和金的两层、铬和铜的两层、铬和金的两层、铂和金的两层，及铬、铜和金的三层之中的任一种形成。
上述布线，也可以用在上述应力缓冲层的上边形成的铬层、铜和金之中的至少一种的层形成。
上述布线，也可以包括钛层。
钛由于耐湿性优越，故能够防止受腐蚀而引起的断线。并且，钛在与聚酰亚胺树脂的粘附性方面也优越，在用聚酰亚胺树脂形成应力缓冲层时的可靠性上也优越。
上述布线，也可以包括在上述钛层的上边形成的镍的一层或铂与金的两层之中的一方。
在上述半导体装置中，在与具有上述半导体芯片的上述电极的面相反一侧的面上，可以具有保护膜。
上述保护膜，也可以用与在上述圆片上使用的材料不同的材料，而且由具有高于凸点熔融温度的熔点的材料构成。
在半导体装置中，也可以在与上述半导体芯片的有上述凸点的面相反一侧的面上，具有散热器。
本发明的半导体装置，具有：用上述方法制造，并在装配面上形成的多个凸点；和避开上述凸点的至少上端部覆盖上述装配面的树脂。
本发明的电子部件的装配方法，包括：在具有已形成于电子元件上的多个凸点的装配面上，连同包括上述凸点涂覆焊剂的工序；和在电路基板的布线上，通过上述焊剂安置上述凸点后进行的软熔工序。
倘采用本发明，则由于在装配面上已涂覆了焊剂，所以经过软熔工序完成装配，就成为焊剂依旧覆盖并保护装配面。并且，由于也包括凸点在装配面全面都涂覆，而不需要避开凸点电极涂覆焊剂，所以可以简单地进行涂覆。
在本发明中，也可以用半导体器件作为电子器件。
在本发明的电路基板上，装配上述半导体装置。
在本发明的电路基板上，装配具有在装配面上形成多个凸点和避开上述凸点的至少上端部覆盖上述装配面的树脂的上述半导体装置。
本发明的电子设备，具有该电路基板。
本发明的电子设备，具有已装配了具有在装配面上形成多个凸点和避开上述凸点的至少上端部覆盖上述装配面的树脂的上述半导体装置的电路基板。
附图说明
图1A～图1E是说明第1实施例的半导体装置的制造方法的图；图2A～图2E是说明第1实施例的半导体装置的制造方法的图；图3A～图3D是说明第1实施例的半导体装置的制造方法的图；图4A～图4C是说明第1实施例的半导体装置的制造方法的图；图5是表示第1实施例的半导体装置平面图；图6A～图6C是说明第2实施例的半导体装置的制造方法的图；图7A～图7C是说明第2实施例的半导体装置的制造方法的图；图8A～图8D是说明第3实施例的半导体装置的制造方法的图；图9A～图9D是说明第3实施例的半导体装置的制造方法的图；图10是说明第4实施例的半导体装置的制造方法的图；图11A～图11C是说明第5实施例的半导体装置的制造方法的图；图12A～图12C是说明第5实施例的半导体装置的制造方法的图；图13A～图13D是说明第6实施例的半导体装置的制造方法的图；图14A～图14E是表示第7实施例的半导体装置的制造方法的图；图15A～图15E是说明第7实施例的半导体装置的制造方法的图；图16A～图16D是表示第7实施例的半导体装置的制造方法的图；图17A～图17C是说明第7实施例的半导体装置的制造方法的图；图18是表示第7实施例的半导体装置的平面图；图19A和图19B是说明第8实施例的半导体装置的装配方法的图；图20是表示在表面装配用的电子部件中应用本发明的例图；图21是表示在表面装配用的电子部件中应用本发明的例图；图22是表示在应用本发明的半导体装置上形成保护膜的例图；图23是表示在应用本发明的半导体装置上形成了散热器的例图；图24是表示装配应用本发明的方法制造的电子部件的电路基板的图；图25是表示备有装配应用本发明的方法制造的电子部件的电路基板的电子设备。
具体实施方式
以下，参照附图，说明本发明的最佳实施例。
(第1实施例)
图5是表示本实施例的半导体装置的平面图。该半导体装置，是被分类到所谓CSP中的装置，故从在半导体芯片1的周边部分形成的电极12，向有源面1a的中央方向形成布线3，并在各布线3上设置了外部电极5。由于把全部外部电极5都设在应力缓冲层7的上边，所以可以达到装配到电路基板(图未示出)上时的应力缓和。并且，在除外部电极5以外的区域上，形成焊料保护层8作为保护膜。
在至少用电极12包围的区域上形成应力缓冲层7。另外，所谓电极12，就是指与布线3连接的部位，这一定义在以下的所有实施例中也同样。并且，在考虑了确保形成外部电极5的情况下，虽然在图5中没有表示出来，但也可以使在电极12以外的周围位置存在应力缓冲层7，并在其上游走布线并设置同样的外部电极5。下述的图1A～图4C所示的制造工艺过程描述了，设想在图5所示的电极12的周围也存在应力缓冲层7的例子。
虽然电极12是位于半导体芯片1的周边部分的，所谓周边电极型的例子，但是也可以使用在半导体芯片的周边区域靠内侧区域中形成电极的区域阵列型的半导体芯片。这时，如果避开电极的至少一部分形成应力缓冲层也行。
还有，如该图所示，在半导体芯片1的有源区域(已形成有源器件的区域)上，而不是在半导体芯片1的电极12上设置外部电极5。由于在有源区域上设置应力缓冲层7，再在有源区域内配置布线3(引入)，故可以把外部电极5设置到有源区域内。因此，在配置外部电极5之际，变成为可以提供有源区域内，即作为规定面积的区域，极大地增加设定外部电极5位置的自由度。
而且，采用在应力缓冲层7的上边使布线3弯曲的办法，把外部电极5设置成格子状排列。另外，由于它不是本发明的必须结构，所以外部电极5也一定要设置成格子状排列。并且在电极12与布线3的接合部，图示出的电极12的宽度和布线3的宽度，虽然变成了
布线3＜电极12
但也可以作成
电极12≤布线3
特别是，在成为
电极12＜布线3
的场合下，不仅布线3的电阻值减少了，还增加了强度因而能防止断线。
图1A～图4C是说明第1实施例的半导体装置的制造方法的图，这些图与图5的I-I线剖面对应，而且还示出了在图5的外周边作为应力缓冲层存在的状态。图1A～图4C，是圆片中的一部分放大图，就是特别地提出与作为半导体装置时的一部分相当的地方
首先，根据众所周知的技术，通常，直到进行划片前的状态为止，在圆片10上形成电极12和其它的器件。另外在本例中，用铝形成电极12。就电极12来说作为其它的例子，也可以用铝合金系的材料(例如，铝硅或铝硅铜等)或铜系材料。
并且，为了防止化学上的变化，在圆片10的表面上，形成由氧化膜等构成的钝化膜(图未示出)。形成钝化膜，不仅避开电极12，而且也要避开进行切断的划线形成钝化膜。由于在划线上没有形成钝化膜，故可以避免切断时发生由钝化膜造成的粉尘，进而，可以防止发生钝化膜的破裂。
如图1A所示，在具有电极12的圆片10上，涂覆感光性的聚酰亚胺树脂，形成(例如‘用旋涂法’)树脂层14。树脂层14，以1～100μm的范围，最好以约10μm的厚度来形成是理想的。还有，用旋涂法中，变成无用的聚酰亚胺树脂很多，因而也可以用泵，使用带状喷出聚酰亚胺树脂的装置。作为这样的装置，例如有在美国专利第4696885号中记载的装置等。另外，这里的树脂层14具有用作应力缓冲层7(参照图5)的功能。
如图1B所示，在树脂层14上，形成对于电极12的接触孔14a。具体地说，经过曝光、显影和烘焙处理，并从电极12的附近除去聚酰亚胺树脂，于是在树脂层14上形成接触孔14a。又在同图上，在形成接触孔14a时，树脂层14已完全没有留下与电极12重叠的区域。因为在电极12上完全没有留下树脂层14，故下面工序以后，就有与所设的布线等的金属之间电接触具有良好状态的优点，故不一定必须作成这样的构造。即，在电极12的外周附近，即使是作为树脂层14作成的构造，若形成孔穴使得电极12的一部分露出，就完全达到目的。在这样的情况下，由于布线层的弯曲数减少，所有可防止因断线等引起的布线可靠性下降。此处，接触孔14a做成有锥度。在这里，所谓锥度是指，在电极12(接触部分)的近旁，随着靠近电极12减少树脂层14的厚度的状态。而且，在形成接触孔14a的端部，倾斜地形成树脂层14。通过设定曝光和显影的条件来形成这样的形状。进而，若用O2或CF4等对电极12上进行等离子处理，例如即使在电极12上残留有若干聚酰亚胺树脂，也能完全除去该聚酰亚胺树脂。这样一来，在作为制成品的半导体装置中，所形成的树脂层14就变成了应力缓冲层。
还有，在本例中，虽然就树脂来说使用了感光性聚酰亚胺树脂，但也可以使用不感光性树脂。例如用硅酮改性的聚酰亚胺树脂、环氧树脂或硅酮改性的环氧树脂等，固化时杨氏模量低(1×1010Pa以下)，起应力缓冲作用的材料也行。在使用非感光性树脂的情况下，此后，用抗蚀剂经过光刻工序形成规定的形状。
如图1C所示，用溅射法，在整个圆片10上形成铬(Cr)层16。由铬(Cr)层16，最后形成布线。从电极12直到树脂层14上形成铬(Cr)层16，这里，选择了铬(Cr)层16的材料，是因为与构成树脂层14的聚酰亚胺之间的粘接性良好。或者，如果考虑到耐裂纹性，也可以用象铝或铝硅、铝铜等的铝合金或铜合金，或铜或金那样的有延展性的某一金属。或者，如果选择耐湿性优良的钛，则可以防止因蚀刻而发生的断线。钛，从与聚酰亚胺之间的粘接性的观点上看也是理想的，并且也可以用钛钨。
若考虑与铬(Cr)层16之间的粘接性，则使聚酰亚胺等构成的树脂层14的表面变粗糙化是理想的。例如，通过曝露于等离子体(O2、CF4)中进行干式处理，或者酸或碱的湿法处理，就可使树脂层14的表面粗糙化。
在接触孔14a内，由于树脂层14的端部是倾斜的，在该区域内形成铬(Cr)层16同样也倾斜。在作为成品的半导体装置中，铬(Cr)层16变成了布线3(参照图5)，同时在制造过程中，此后变成对形成层时的聚酰亚胺树脂的扩散阻挡层。另外，作为扩散阻挡层也不限于铬(Cr)，上述的布线材料也全部有效。
如图1D所示的那样，在铬(Cr)层16上，涂覆抗蚀剂形成抗蚀剂层18。
如图1E所示，经过曝光、显影和烘焙处理，除去抗蚀剂层18的一部分。留下的抗蚀剂层18被形成为从电极12向着树脂层14的中央方向。详细地说，在树脂层14的上边，留下的抗蚀剂层18构造是，使一个电极12上的抗蚀剂层18和另一个电极12上的抗蚀剂层18不连续(成为各自独立的状态)。
而且，仅留下由图1E示出的抗蚀剂层18覆盖着的区域(即以抗蚀剂层18为掩模)，蚀刻铬(Cr)层16，并剥离抗蚀剂层18。以上，在这些前工序中，就是应用圆片工艺过程中的金属薄膜形成技术。而且刻蚀后的铬(Cr)层16就成为图2A所示的样子。
在图2A中，从电极12直到树脂层14，都形成了铬(Cr)层16。详细地说，铬(Cr)层16构成为，使其一个电极12与另一个电极12之间不连续。也就是，象可以构成与各自电极12对应的布线一样地形成铬(Cr)层16。另外，如果输入输出相同信号，则也可以电气上一体形成传输相同信号的布线，而不一定必须各自独立地作成电极12。
如图2B所示，在至少含有铬(Cr)层16的最上层的上边，用溅射法，形成铜(Cu)层20。铜(Cu)层20，成为用于形成外部电极的底层。或者，也可以形成镍(Ni)层，以替换铜(Cu)层20。
如图2C所示，在铜(Cu)层20的上边，形成抗蚀剂层22(光刻胶)，如图2D所示，进行曝光、显影和烘焙处理，并除去抗蚀剂层22的一部分。这样一来，除去的区域，就是树脂层14的上方，而且，除去了位于铬(Cr)层16上方的抗蚀剂层22的至少一部分。
如图2E所示，在已部分除去抗蚀剂层22的区域上，形成台座24。台座24构造是，用镀铜(Cu)法来形成，使其上形成焊料球。而且，将台座24形成在铜(Cu)层20的上边，介以该铜(Cu)层20和铬(Cr)层16而与电极12导通。
如图3A所示，在台座24的上边，厚层状地形成作为外部电极5(参照图5)的将变成焊料球的焊料26。其中，厚度要由此后在焊料球形成时与所要求的球径相应的焊料量来决定。焊料26的层，用电解电镀法或印制法等形成。
如图3B所示，剥离图3A示出的抗蚀剂层22，并对铜(Cu)层20蚀刻。这样一来，台座24就成了掩模，仅该台座2 4的下面的铜(Cu)层20留下来(参照图3C)。而且，用液态回缩(wet back)法，把台座24上的焊料26缩成半球以上的球形，制成焊料球(参照图3D)。这里，所谓液态回缩，就是在外部电极形成位置形成了焊料后，使之软熔并形成大致半球状的凸点。
通过以上的工序，形成作为外部电极5(参照图5)的焊料球。接着，如图4A和图4B所示的那样制成，进行为了防止铬(Cr)层16等的氧化、或提高已完成的半导体装置中的耐湿性、或为了达到表面的机械保护等目的的处理。
如图4A所示，在整个圆片10上面，用涂覆法形成感光性的抗焊料剂层28。而且，进行曝光、显影和烘焙处理，除去抗焊料剂层28之中的，涂覆了焊料26的部分及其附近的区域。并且，留下的抗焊料剂层28，作为氧化阻挡膜，还用作成为最终的半导体装置时的保扩膜，或进而成为以提高防湿性为目的的保护膜。而后，进行电气特性的检测，如有必要则印刷产品标号、制造者名字等。
接着，进行划片，如图C所示，切断成各个半导体装置。这里，进行划片的位置(划线)，对图4B和图4C做比较就清楚了，就是避开树脂层14的位置。而且，由于仅对没有钝化膜等的圆片10进行划片，故可以避免切断由性质不同的材料构成的多个层时的问题。照样用现有的方法进行划片工序。另外，图4A～和图4B虽然示出了位于在电极外侧的树脂层14的中间过程，但是图4C示出了超出位于在电极外侧的树脂层14的划线范围。
而且，倘采用所形成的半导体装置，则由于树脂层14变成了应力缓冲层7(参照图5)，所以缓和了电路基板(图未示出)与半导体芯片1(参照图5)之间的热膨胀系数的差而引起的应力。
倘采用以上说明的半导体装置的制造方法，则圆片工艺过程中几乎完成全部工序。换言之，变成了在圆片工艺过程内进行形成与封装基板连接的外部端子的工序，并且也可以处理现有的封装工序，即各个半导体芯片，而不对各个半导体芯片分别进行内引线键合工序、外部端子形成工序等。并且，当形成应力缓冲层时，不需要有制成图形的薄膜等的基板。由于这些理由，故可以获得低价格，高质量的半导体装置。
并且，在本例中，也可以设有两层以上的布线层。若使层重叠起来，一般地会增加层厚，并能降低布线电阻。特别是，在把布线之中的一层作成铬(Cr)的情况下，由于铜(Cu)或金电阻比铬(Cr)低，可以通过使之组合来降低布线电阻。或者，也可以在应力缓冲层上形成钛层，在该钛层上形成镍层，或形成由铂和金组成的层。或者，也可以用铂和金的两层制成布线。
(第2实施例)
图6A～图7C是说明第2实施例的半导体装置的制造方法的图。本实施例与第1实施例相比，图3A以后的工序不同，而到图2E的工序与第1实施例同样。而且，图6A所示的圆片110、电极112、树脂层114、铬(Cr)层116、铜(Cu)层120、抗蚀剂层122和台座124，与图2E所示的圆片10、电极12、树脂层14、铬(Cr)层16、铜(Cu)层20、抗蚀剂层22和台座24同样，由于制造方法也与图1A~图2E所示的方法同样，故说明从略。
在本实施例中，如图6A所示，在台座124的上边，电镀薄焊料126，并剥离抗蚀剂层122，作成如图6B的那个样子。进而，以薄焊料126为保护膜，如图6C所示，对铜(Cu)层120进行蚀刻。
接着，如图7A所示，在整个圆片110上，形成感光性抗焊料剂层128，又如图7B所示，用曝光、显影和烘焙处理方法，除去台座124区域的抗焊料剂层128。
而且，如图7C所示，在薄焊料126留下的台座124的上边，电镀比薄焊料126要厚的厚焊料129。对此用无电解电镀法进行之。而后，用液体回缩法，将厚焊料129制成与图3示出的状态同样地半球以上的球形。而且，厚焊料129变成用作外部电极5(参照图5)的焊料球。此后的工序，就与上述的第1实施例同样了。按薄焊料126厚焊料129的顺序进行电镀，此后，也可以进行感光性的抗焊料剂层的形成(图7A的工序)。
采用本实施例，也可以在圆片工艺过程中进行几乎全部的工序。另外，在本实施例中，用无电解电镀法形成厚焊料129。而且，可省去台座124，而在铜(Cu)层120的上边直接形成厚焊料129。
(第3实施例)
图8A～图9D是说明第3实施例的半导体装置的制造方法的图。
图8A示出的圆片30、电极32、树脂层34、铬(Cr)层36、铜(Cu)层40和抗蚀剂层42，与图2C示出的圆片10、电极12、树脂层14、铬(Cr)层16、铜(Cu)层20和抗蚀剂层22同样，因为制造方法也与图1A～图2C的同样，故说明从略。
而且，用曝光、显影和烘焙处理方法，除去图8A示出的抗蚀剂层42的一部分。详细地说，如图8B所示，仅留下位于成为布线的铬(Cr)层36的上方的抗蚀剂层42，而除去其他位置的抗蚀剂层42。
接着，对铜(Cu)层40进行蚀刻并剥离抗蚀剂层42，如图8C所示，仅在铬(Cr)层36的上边留下铜(Cu)层40。而且，形成由铬(Cr)层36和铜(Cu)层40的两层构造而成的布线。
其次，如图8D所示，涂覆感光性的抗焊料剂，形成抗焊料剂层44。
如图9A所示，在抗焊料剂层44示形成接触孔44a。接触孔44a，是在树脂层34的上方，而且，形成到作为两层构造的布线表面层的铜(Cu)层40上。另外，接触孔44a的形成，用曝光、显影和烘焙处理方法来进行。或者，也可以这样形成接触孔44a，边在规定位置边设置孔边印制抗焊料剂层。
接着，在接触孔44a上印刷焊糊46(参照图9B)，使之作成凸起的形状。该焊糊46，用液态回缩法，如图9C所示，变成焊料球。而且，进行划片，并获得图9D示出的各个半导体装置。
在本实施例中，通过省去焊料球的台座，而且，应用焊糊的印制法，使焊料球形成容易化，同时，也连带削减制造工序。
还有，所制造的半导体装置的布线是铬(Cr)和铜(Cu)的两层布线。在这里，铬(Cr)与由聚酰亚胺树脂构成的树脂层34的粘接性好，而铜(Cu)耐裂纹性良好。由于耐裂纹性良好，故可以防止布线的断线、或电极32和有源器件的损坏。或者，也可以用铜(Cu)和金的两层、铬和金的两层、或铬、铜(Cu)和金的三层构成布线。
在本实施例中，虽然举出了无台座的例子，但是不言而喻也可以设置台座。
(第4实施例)
图10是说明第4实施例的半导体装置的制造方法的图。
该图示出的圆片130、电极132、树脂层134、铬(Cr)层136、铜(Cu)层140和抗焊料剂层144，与图9A示出的圆片30、电极32、树脂层34、铬(Cr)层36、铜(Cu)层40和抗焊料剂层44同样，因为制造方法也与图8A～图9A的同样，故说明从略。
在本实施例中，在图9B中，是在已在抗焊料剂层144上形成的接触孔144a上，涂覆焊剂146搭载焊料球148，以代替用焊糊46。而后，进行液态回缩、检测、打标记和划片工序。
倘采用本实施例，则搭载预先形成的焊料球148，将其制成外部电极5(参照图5)。并且，与第1和第2实施例比较的话，可以省去台座24、124。还有，布线3(参照图5)，变成了铬(Cr)136和铜(Cu)层140的两层构造。
在本实施例中，虽然举出无台座的例子，但是不言而喻也可以设置台座。
(第5实施例)
图11A～图12C是说明第5实施例的半导体装置的制造方法的图。
首先，如图11A所示，在具有电极52的圆片50上，粘合玻璃板54。在玻璃板54上，形成与圆片50的电极52对应的孔穴54a，并涂上粘合剂56。
该玻璃板54的热膨胀系数，为半导体芯片的圆片50的热膨胀系数与装配半导体装置的电路基板的热膨胀系数之间的值。因此，依照对圆片50进行划片获得的半导体芯片、玻璃板54，装配半导体装置的电路基板(图未示出)的顺序，改变热膨胀系数值，所以在连接部的热膨胀系数之差缩小并且热应力也减少。也就是，玻璃板54成为应力缓冲层。另外，若具有同样的热膨胀系数的话，也可以用陶瓷片来代替玻璃板54。
而且，如果把玻璃板54粘合到圆片50上，则用02等离子体处理法，除去进入孔穴54a中的粘合剂56，作成如图11B所示的那个样子。
其次，如图11C所示，就是在整个圆片50的玻璃板54上，用溅射法形成铝层58。此后，要在孔穴54a的表面上形成膜，以达到保护比较容易发生断线的铝。其次，如图12A所示形成抗蚀剂层59，如图12B所示，用曝光、显影和烘焙处理方法，除去抗蚀剂层59的一部分。被除去的抗蚀剂层59，是布线图形形成部分以外的位置是理想的。
在图12B中，从电极52的上方直到玻璃板54的上方，留着抗蚀剂层59。并且，使一个电极52的上方与另一个电极52的上方之间间断，使之不连续。
并且，对铝层58进行蚀刻时，如图12C所示，在成为布线的区域留下铝层58。即，从电极52直到玻璃板54的上边，形成铝层58作为布线。并且，形成了铝层58，使其电极5互相不导通地，变成各自电极52的每一条布线。或者，若需要使多个电极52导通，则也可以与此对应，形成将成为布线的铝层58。另外，作为布线，除铝层58外，可应用在第1实施例中选择的全部材料之中的任何一种材料。
由于以上的工序，形成从电极52起的布线，故在作为布线的铝层58上形成焊料球，并将圆片50切断成各个半导体装置。这些工序，可以与上述第1实施例同样进行。
倘采用本实施例，玻璃板54就具有孔穴54a，而孔穴54a容易形成。而且，不需要给玻璃板54上预先形成象凸点电极或布线之类的制作图形。并且，在将成为布线的铝层58等的形成工序中，应用在圆片工艺过程中的金属薄膜形成技术，而且几乎全部的工序都以圆片工艺来完成。
另外，也可以在玻璃板54的上边，与第1实施例同样又另外设置应力吸收层，例如聚酰亚胺树脂等。在这样的情况下，由于重新设置应力吸收层，因而玻璃板54的热膨胀系数也可以与硅相同。
(第6实施例)
图13A～图13D是说明第6实施例的半导体装置的制造方法的图。在本例中，预先选择形成了板状的聚酰亚胺板，作为应力缓冲层。特别是，由于在聚酰亚胺中存在杨氏模量低的组成成份，所以选择该组成的聚酰亚胺作为应力缓冲层。还有，此外也可以用，例如塑料板或玻璃环氧树脂系等的复合板。这时，如果使用与封装基板相同材料，热膨胀系数上没有差别则是理想的。特别是目前，大多将塑料基板用作装配基板，所以应力缓冲层用塑料板是有效的。
首先，如图13A所示，在具有电极62的圆片60上，粘合聚酰亚胺板64，制成为如图13B所示。还有，在聚酰亚胺板64上，预先涂覆粘合剂66。还有，仍然可以在该粘合剂66上选择具有缓和应力功能的材料。作为具有缓和应力功能的粘合剂，具体地说，有热可塑性的聚酰亚胺树脂、硅酮树脂等。
其次，如图13C所示，在与电极62对应的区域上，用激态复合物激光器等形成接触孔64a，如图13D所示，用溅射法形成铝层68。另外，除铝层68以外，也可以应用在第1实施例中选择的所有材料之中的一种材料。
而且，由于是与图11C同样的状态，故此后，可以通过进行图12A以后的工序来制造半导体装置。
倘采用本实施例，由于使用没有形成孔穴的聚酰亚胺板64，故不需要制成图形的基板。其它的效果都与上述第1～第5实施例同样。
另外，作为其它技术，在应力缓冲层上预先进行穿孔等的机械加工设置孔穴，然后，在圆片上进行粘合等的配置工艺加工也是可以的。而且除机械加工之外，也可以用化学蚀刻法或干式蚀刻法设置孔穴。另外，在用化学蚀刻法或干式蚀刻法形成孔穴的情况下，即使在圆片上也可以用此前的事前工序来进行。
(第7实施例)
图14A～图17C是说明第7实施例的半导体装置的制造方法的图，并与图18的I-I线剖面对应。另外，图18是表示第7实施例的半导体装置。
在本实施例中，使凸点205从抗焊料剂层228下露出的工序(参照图17A和图17B)，比第1实施例更具体地被表示出来。其它内容与第1实施例相同。
首先，用众所周知的技术，在圆片210上形成电极212及其它的器件，如14A所示，在具有电极212的圆片210上，涂覆感光性的聚酰亚胺树脂形成树脂层214。在圆片210的表面上，避开电极212和划片线，形成钝化膜。
如图14B所示，在树脂层214上形成对电极212的接触孔214a。
如图14C所示，用溅射法在整个圆片210上，形成铬(Cr)层216。
如图14D所示，在铬(Cr)层216上，涂覆上光致抗蚀剂形成抗蚀剂层218。
如图14E所示，用曝光、显影和烘焙处理方法，除去抗蚀剂层218的一部分。从电极212向树脂层214的中央方向，形成了留下的抗蚀剂层218。
而且，仅留下用图14E示出的抗蚀剂层218所覆盖的区域，对铬(Cr)层216进行蚀刻，并剥离抗蚀剂层218。这样，蚀刻后的铬(Cr)层216就成为图15A所示的样子。
在图15A中，从电极212直到树脂层214，形成了铬(Cr)层216。
如图15B所示，在至少包括铬(Cr)层216的最上层的上边，用溅射法，形成铜(Cu)层220。
如图15C所示，在铜(Cu)层220的上边，形成抗蚀剂层222，如图15D所示，进行用曝光、显影和烘焙处理，除去抗蚀剂层222的一部分。这样一来，除去的区域，就是树脂层214的上方，而且，位于铬(Cr)层216的上方的抗蚀剂层222的至少一部分被除去。
如图15E所示，在部分地除去抗蚀剂层222的区域上，形成台座224。台座224构成为，使其用铜电镀形成，并在其上形成焊料球。而且，在铜(Cu)层220的上边形成台座224，通过铜(Cu)层220和铬(Cr)层216而与电极212导通。
如图16A所示，在台座224上，厚层状地形成用于形成作为凸点205(参照图18)的焊料球的焊料226。其厚度由与在此后的焊料球形成时所要求的球径对应的焊料量决定。用电解电镀或印刷法，形成焊料226的层。
如图16B所示，剥离图16A示出的抗蚀剂层222，对铜(Cu)层220进行蚀刻。这样一来，台座224成为掩模，只在台座224的下面留下铜(Cu)层220(参照图16C)。而且，用液态回缩法，把台座224上边的焊料226，作成半球以上的球状，成为焊料球(参照图16D)。
通过以上工序，形成作为凸点205(参照图18)的焊料球。接着，要如图17A和图17B所示的那样，进行为了防止铬(Cr)层216等的氧化、或为了提高已完成的半导体装置的耐湿性、或为了达到表面机械保护等目的的处理。
如图17A所示，在圆片210的整个面上，涂覆(旋涂或滴甩等)树脂，形成抗焊料剂层228。
在本实施例中，也在凸点205上，形成抗焊料剂层228。也就是，在圆片210上一个面上，形成抗焊料剂层228就行，由于不需要避开凸点205使之形成，所以用简单的涂覆工序就满足了。
这里，在也包括凸点205的一个面上涂覆树脂，然后例如通过使其硬化等成膜，则如图17A所示，由于涂覆于凸点205上的感光树脂流到圆片210的表面上，所以抗焊料剂层228的厚度变得不同。也就是说，在凸点205的表面上形成的抗焊料剂层228较薄，而在除此以外的圆片10上形成的抗焊料剂层228变厚。
因此，对这样的抗焊料剂层228进行干式蚀刻。特别是，作为干式蚀刻，一般地进行各向同性的蚀刻。而且，如17B所示，当对凸点205上的薄抗焊料剂层228进行蚀刻并将其除去时，就结束蚀刻工序。这时，圆片210上的厚抗焊料剂层228留下来。这样一来，可以避开凸点205，在圆片210上留下抗焊料剂层228，而该抗焊料剂层228就成了保护层。也就是，留下的抗焊料剂层228作为氧化防止膜，并且作为变成最终半导体装置时的保护膜，或进而变成以提高防湿写为目的的保护膜。并且，进行电特性检测，如有必要，则印刷产品的型号制造者的名字等。
根据以上的工序，不需要抗焊料剂层228的蚀刻工序，并能随工序的简化而削减费用。
接着，进行划片，如图17C所示，把圆片210切断成半导体芯片201。这里，进行划片的位置，将图17B与图17C进行比较，很清楚，是避开树脂层214的位置。而且，由于只对圆片210进行划片，故可以避免在切断性质不同材料构成的多个层时的问题。用现有的方法进行划片工序。
倘采用这样形成的半导体装置200，则由于树脂层214变成了应力缓冲层207(参照图18)，缓和了电路基板(图未示出)与半导体芯片201(参照图18)中间的热膨胀系数之差而引起的应力。
图18是表示本实施例的半导体装置的平面图。该半导体装置200由于分类到所谓CSP中，故从半导体芯片201的电极212向有源面201a的中央方向形成布线3，并在各布线203的上边，设置凸点205。因全部的凸点205都设置在应力缓冲层207的上边，所以可以谋求在电路基板(图未示出)装配时的应力的缓和。并且，在布线203的上边，形成了抗焊料剂层228作为保护膜。
另外，在上述实施例中，因几乎用圆片工艺进行全部的工序，来制造半导体装置，所以作为保护层的抗焊料剂层228的形成，也用圆片工艺来进行，但不限于此。例如，也可以在各个半导体装置上包括凸点，在一面上涂覆树脂，进行各向同性的干式蚀刻，再从凸点上除去树脂。
(第8实施例)
图19A和图19B是说明第8实施例的半导体装置的装配方法的图。其中，半导体装置300，除从凸点230的上边形成了焊剂层232外，构成与图17C示出的半导体装置200相同。也就是，从半导体芯片234的电极236引入布线238，进行步距变换，在布线238上形成凸点230。并且，由于布线238形成到应力缓冲层240的上边，故可以缓和加到凸点230上的应力。
在这里，将半导体装置300的凸点230向上，通过在一个面上涂覆焊剂而形成焊剂层232。用旋涂法或滴甩法进行这种涂覆。并且，作为焊剂，使用借助加热时化学反应，使残渣变化为热可塑性高分子树脂的焊剂是理想的。因此，残渣由于化学上稳定不会离子化，故绝缘性优良。
如图19A所示，把具有这样的焊剂层232的半导体装置300装配到电路基板250上。
具体地说，如图19B所示，通过焊剂层232，使凸点230定位到电路基板250的布线252和254上，安置半导体装置300。
而且，通过软熔工序，使形成凸点230的焊料熔融，将凸点230与布线252、254连接起来。在该添加焊料下消耗焊剂层232。但是，只在凸点230的附近消耗焊剂层232，而在除此以外的区域，焊剂层232依然保留下来。由于该残余的焊剂层232在软熔工序中被加热，故如上述的那样，成为热可塑性高分子树脂，变成绝缘性优良的层。而且，该焊剂层232的剩余部分成为半导体装置的形成凸点230的面的保护层。
这样，倘采用本实施例，涂覆焊剂的工序，由于兼具形成保护层的工序，所以不需要应用光刻等的保护层的形成工序。
本发明不限于上述实施例，各种变形是可能的。例如，上述实施例，虽然把本发明应用到半导体装置中，但不管有源部件还是无源部件，都可以把本发明应用到各种表面装配用的电子部件中去。作为电子部件，例如有：电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热敏电阻、变阻器、电位器或熔断器等。
(其它实施例)
本发明可以有各种各样的变形，而不限于上述实施例。例如，上述实施例，虽然把本发明应用于半导体装置，但是也可以把本发明应用于各种表面装配用的电子部件中，而不问是有源部件还是无源部件。
图20是表示把本发明应用到表面装配用的电子部件中的例图。该图示出的电子部件400，是在芯片部分402的两侧设置电极404而构成，例如电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热敏电阻、变阻器、电位器和熔断器等。在电极404上，与上述实施例同样，通过应力缓冲层406，形成布线408。在该布线408上，形成凸点410。
并且，图21也是表示把本发明应用到表面装配用的电子部件中的例图。该电子部件420的电极424，形成于芯片部分422的装配侧的表面上，介以应力缓冲层426形成了布线428。在该布线428上形成凸点430。
另外，这些电子部件400和电子部件420的制造方法，因与上述实施例同样，故省略说明。并且，形成应力缓冲层406和426的效果也与上述实施例同样。
其次，图22是表示在应用本发明的半导体装置上形成保护层的例图。该图示出的半导体装置440，由于在图4C示出的半导体装置上形成保护层442，除保护层以外都与图4C示出的半导体装置同样，故省略说明。
在半导体装置440中，在与装配一侧相反面，即背面上形成了保护层442。这样一来，可以防止背面受伤。
进而，可以防止以背面受伤为起点的裂纹引起的半导体芯片自身的损伤。
理想的是，在切断成用作单片的半导体装置440之前，将保护层442形成到圆片的背面。这样一来，可对多个半导体装置440同时形成保护层442。详细地说，可以在金属薄膜形成工序全部结束后，在圆片上形成保护层442。这样一来，就可以顺利地进行金属薄膜形成工序。
保护层442，以能耐半导体装置440的软熔工序中的高温的材料为好。详细地说，以耐焊料的熔融温度为好。也就是说，最好使用具有焊料的熔融温度以上的熔融温度的材料。并且，保护层442例如可以使用树脂。这时，保护层442也可以通过涂复用于浇注封装的树脂来形成。或者，也可以粘贴具有粘合性或粘接性的薄片来形成保护层。这种薄片无论是有机还是无机的都可以用。
如果这样，则由于半导体装置的表面覆以除硅酮以外的物质，因而提高例如标识性能。
其次，图23是表示在应用本发明的半导体装置上安装散热器的例图。该图示出的半导体装置450，是在图4C示出的半导体装置上安装了散热器452，而且除散热器452之外都与图4C示出的半导体装置同样，故省去说明。
在半导体装置450中，散热器452，介以热传导性粘合剂454被安装到与装配一侧相反面，即背面上。这样一来，散热性提高了。散热器452有多个散热片456，并以铜或铜合金、氮化铝等形成为多。另外，在本例中，虽然举出带散热片做例子，但是即使安装没有散热片的简单板状的散热器(散热板)，也能得到相应的散热效果。这时由于是安装简单的板状，所以容易加工，而且可以降低成本。
在上述实施例中，虽然作为外部端子，预先在半导体装置一侧设置焊料凸点或金凸点，但是作为其它例子，也可以在半导体装置一侧，用例如铜等的台座就那样作为外部端子，而不用焊料凸点或金凸点。另外，这种场合下，在半导体装置装配时之前，需要预先在装配半导体装置的封装基板(母板)的连接部(凸缘)上设置焊料。
并且，在上述实施例中所用的聚酰亚胺树脂可以是黑色的。通过用黑色的聚酰亚胺树脂作为应力缓冲层，避免半导体芯片受光时的错误动作，同时可增加耐光性，提高半导体装置的可靠性。
此外，在图24中，已示出装配了用上述实施例的方法制造的半导体装置等电子部件1100的电路基板1000。而且，作为配备有该电路基板1000的电子设备，在图25中，已示出了笔记本型个人计算机1200。

Claims (8)

1、一种半导体装置的制造方法，包括：
在圆片的一个面上，形成多个凸点的工序；
在上述面上，连同包括上述凸点都涂覆树脂的工序；
对上述树脂的表面，进行各向同性的干式蚀刻的工序；以及
将上述圆片切断成各个小片的工序；
上述干式蚀刻的工序，在露出上述凸点电极但在露出上述面之前结束。
2、根据权利要求1所述的方法制造的半导体装置，其特征是，具有：在装配面上形成的多个凸点；和避开上述凸点的至少上端部覆盖上述装配面的树脂。
3、一种电子部件的制造方法，包括：
向电子器件的电路基板的装配面上形成多个凸点的工序；
在上述装配面上，连同包括上述凸点涂覆树脂的工序；
对上述树脂的表面进行各向同性干式蚀刻的工序，
上述干式蚀刻的工序，露出上述凸点电极而在露出上述装配面之前结束。
4、根据权利要求3所述的电子部件的制造方法，其特征是：
上述电子器件是作为半导体器件的电子部件的制造方法。
5、一种电子部件的制造方法，包括：
在电子器件板的一个面上形成多个凸点电极的工序；
在上述面上，连同包括上述凸点电极涂覆树脂的工序；
对上述树脂的表面进行各向同性干式蚀刻的工序；以及
把上述电子器件板切断成各个小片的工序，
上述干式蚀刻的工序，在露出上述凸点但在露出上述装配面之前结束。
6、用权利要求4或权利要求5所述方法制造的电子部件，其特征是，具有形成于装配面上的多个凸点，和避开上述凸点的至少上端部覆盖上述装配面的树脂。
7、一种电子部件的装配方法，包括：
在具有形成于电子器件上的多个凸点的安装面上，连同包括上述凸点涂覆焊剂的工序；以及
在电路基板的布线上，介以上述焊剂安置上述凸点后进行的软熔工序。
8、根据权利要求7所述的电子部件的装配方法，其特征是，
上述电子器件是作为半导体器件的电子部件的装配方法。
CNA2003101239098A 1996-12-04 1997-12-04 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备 Pending CN1519896A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP33904596 1996-12-04
JP339045/1996 1996-12-04
JP35688096 1996-12-26
JP356880/1996 1996-12-26
JP9144997 1997-03-26
JP91449/1997 1997-03-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB97192032XA Division CN1227721C (zh) 1996-12-04 1997-12-04 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101018525A Division CN1881553A (zh) 1996-12-04 1997-12-04 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备

Publications (1)

Publication Number Publication Date
CN1519896A true CN1519896A (zh) 2004-08-11

Family

ID=27306747

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2003101239098A Pending CN1519896A (zh) 1996-12-04 1997-12-04 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CNB97192032XA Expired - Fee Related CN1227721C (zh) 1996-12-04 1997-12-04 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB97192032XA Expired - Fee Related CN1227721C (zh) 1996-12-04 1997-12-04 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备

Country Status (8)

Country Link
US (8) US6475896B1 (zh)
JP (1) JP4895054B2 (zh)
KR (2) KR100549844B1 (zh)
CN (2) CN1519896A (zh)
AU (1) AU5136398A (zh)
HK (1) HK1018719A1 (zh)
TW (1) TW480636B (zh)
WO (1) WO1998025297A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447973C (zh) * 2006-05-12 2008-12-31 联咏科技股份有限公司 芯片结构及其制造工艺
CN110415966A (zh) * 2019-07-30 2019-11-05 新纳传感系统有限公司 线圈及其制作方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
WO2000019517A1 (fr) * 1998-09-30 2000-04-06 Ibiden Co., Ltd. Microplaquette semi-conductrice et procede de fabrication
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6930390B2 (en) * 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP4666703B2 (ja) * 1999-10-12 2011-04-06 旭化成イーマテリアルズ株式会社 半導体装置及びその材料
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
GB2385465A (en) * 1999-11-04 2003-08-20 Nec Corp Flip-chip stress aborbing layers and connections
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2003152014A (ja) * 2001-11-09 2003-05-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US6646347B2 (en) 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6884662B1 (en) * 2002-01-28 2005-04-26 Taiwan Semiconductor Manufacturing Company Enhanced adhesion strength between mold resin and polyimide
US7423336B2 (en) 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
TW546805B (en) * 2002-07-18 2003-08-11 Advanced Semiconductor Eng Bumping process
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
JP3707481B2 (ja) * 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4247880B2 (ja) * 2002-12-24 2009-04-02 Ｔｄｋ株式会社 電子部品の製造方法
JP4341249B2 (ja) * 2003-01-15 2009-10-07 セイコーエプソン株式会社 半導体装置の製造方法
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20050082670A1 (en) * 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby
JP4010298B2 (ja) 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3855992B2 (ja) 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2005088696A1 (en) * 2004-02-11 2005-09-22 Infineon Technologies Ag Semiconductor package with contact support layer and method to produce the package
WO2006069340A2 (en) * 2004-12-21 2006-06-29 Carnegie Mellon University Lithography and associated methods, devices, and systems
JP4240226B2 (ja) * 2005-02-18 2009-03-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038691B2 (ja) * 2005-02-18 2008-01-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7531426B2 (en) * 2005-08-19 2009-05-12 Honeywell International Inc. Approach to high temperature wafer processing
CN101091313B (zh) * 2005-11-02 2012-02-15 松下电器产业株式会社 电子部件封装结构
KR100652443B1 (ko) * 2005-11-17 2006-12-01 삼성전자주식회사 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
US20090321830A1 (en) * 2006-05-15 2009-12-31 Carnegie Mellon University Integrated circuit device, system, and method of fabrication
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
GB2444775B (en) * 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US8034702B2 (en) * 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
JP5361264B2 (ja) * 2008-07-04 2013-12-04 ローム株式会社 半導体装置
US20100096754A1 (en) * 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
JP2012190854A (ja) * 2011-03-08 2012-10-04 Toshiba Corp 半導体装置及びその配線の形成方法
US8513814B2 (en) 2011-05-02 2013-08-20 International Business Machines Corporation Buffer pad in solder bump connections and methods of manufacture
US9484259B2 (en) * 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US8659153B2 (en) * 2012-07-16 2014-02-25 Micron Technology, Inc. Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods
TWI544593B (zh) * 2013-09-09 2016-08-01 矽品精密工業股份有限公司 半導體裝置及其製法
KR102513997B1 (ko) 2016-02-04 2023-03-24 삼성디스플레이 주식회사 표시 장치
CN109192660A (zh) * 2018-09-12 2019-01-11 三星半导体(中国)研究开发有限公司 柔性封装件
US11158571B2 (en) * 2018-12-20 2021-10-26 Micron Technology, Inc. Devices including conductive interconnect structures, related electronic systems, and related methods
JP6826786B1 (ja) * 2019-03-20 2021-02-10 大日本印刷株式会社 配線基板及び配線基板の製造方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144871B2 (zh) * 1971-09-25 1976-12-01
JPS528785A (en) 1975-07-10 1977-01-22 Citizen Watch Co Ltd Semiconductor device electrode structure
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
JPS5518069A (en) 1978-07-26 1980-02-07 Citizen Watch Co Ltd Protective construction of semiconductor device
DE2929339A1 (de) 1978-07-24 1980-02-14 Citizen Watch Co Ltd Halbleiteranordnung
JPS59188153A (ja) 1983-04-08 1984-10-25 Hitachi Ltd 多層配線を有する電子回路装置の製造方法
GB8316477D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
JPS61253826A (ja) 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置およびその製造方法
JPH0624205B2 (ja) 1985-06-24 1994-03-30 株式会社日立製作所 半導体装置
JPS6372143A (ja) 1986-09-16 1988-04-01 Toshiba Corp 集積回路装置
KR900007231B1 (ko) * 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
JPS63229839A (ja) 1987-03-19 1988-09-26 Nec Corp 半導体装置
JPS63307759A (ja) 1987-06-09 1988-12-15 Nec Corp 半導体集積回路
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
JPH01108745A (ja) 1987-10-21 1989-04-26 Mitsubishi Electric Corp 半導体装置
JP2630326B2 (ja) 1988-02-02 1997-07-16 富士通株式会社 半導体装置用バンプ形成方法
US5631447A (en) * 1988-02-05 1997-05-20 Raychem Limited Uses of uniaxially electrically conductive articles
JPH01209746A (ja) 1988-02-17 1989-08-23 Nec Corp 半導体装置
JPH0263127A (ja) * 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
JPH02109358A (ja) 1988-10-19 1990-04-23 Hitachi Ltd 半導体の実装構造体
JPH02130828A (ja) 1988-11-11 1990-05-18 Hitachi Ltd 微細配線の形成方法
JPH0320041A (ja) 1989-06-16 1991-01-29 Matsushita Electron Corp 半導体装置
JPH0323928A (ja) 1989-06-22 1991-01-31 Kanto Auto Works Ltd モール貼付装置
EP0411165B1 (en) * 1989-07-26 1997-04-02 International Business Machines Corporation Method of forming of an integrated circuit chip packaging structure
JPH03198342A (ja) 1989-12-26 1991-08-29 Nec Corp 半導体装置の製造方法
JPH0410429A (ja) 1990-04-26 1992-01-14 Matsushita Electron Corp 半導体装置
JPH0428231A (ja) 1990-05-23 1992-01-30 Nec Corp 半導体装置の製造方法
JPH0474427A (ja) 1990-07-16 1992-03-09 Matsushita Electron Corp Ｍｉｓ型半導体装置の製造方法
EP0469216B1 (en) * 1990-07-31 1994-12-07 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR920017227A (ko) 1991-02-05 1992-09-26 김광호 반도체장치의 층간콘택 구조 및 그 제조방법
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JPH04313256A (ja) 1991-04-10 1992-11-05 Hitachi Ltd 半導体集積回路装置及びその形成方法
JPH04346231A (ja) 1991-05-23 1992-12-02 Canon Inc 半導体装置の製造方法
JP3173045B2 (ja) 1991-07-09 2001-06-04 ヤマハ株式会社 半導体装置
JPH05226416A (ja) 1991-07-09 1993-09-03 Oki Electric Ind Co Ltd フリップチップの実装方法
JPH0555533A (ja) 1991-08-29 1993-03-05 Fujitsu Ltd 半導体集積回路
JP3256946B2 (ja) 1991-09-24 2002-02-18 ソニー株式会社 コンタクト形成方法
JP2731471B2 (ja) 1991-11-05 1998-03-25 アルプス電気株式会社 電気的接続構造
JPH05218136A (ja) * 1992-02-03 1993-08-27 Nec Corp フリップチップ・ボンディング方法
JPH05267474A (ja) 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
JPH05291262A (ja) 1992-04-07 1993-11-05 Toshiba Corp バンプ電極の形成方法
JP2865154B2 (ja) 1992-05-08 1999-03-08 日本電気株式会社 固体撮像装置の組み立て方法
US5744382A (en) * 1992-05-13 1998-04-28 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic chip component and method of bonding of electrode thereof
JPH0621061A (ja) 1992-07-03 1994-01-28 Nec Corp 半導体装置
JPH0669211A (ja) 1992-08-22 1994-03-11 Nec Corp 樹脂封止型半導体装置
JPH0677283A (ja) 1992-08-26 1994-03-18 Kyocera Corp 配線基板へのｉｃ素子の実装方法
CA2115947A1 (en) 1993-03-03 1994-09-04 Gregory C. Smith Wafer-like processing after sawing dmds
JPH0730095A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3450038B2 (ja) 1993-12-14 2003-09-22 沖電気工業株式会社 半導体装置及びその製造方法
JP3033662B2 (ja) 1994-04-25 2000-04-17 日本電気株式会社 半導体素子実装用フィルムと半導体素子実装構造
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
MY112145A (en) 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JPH0831872A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体装置
TW368745B (en) 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP2748870B2 (ja) 1994-12-20 1998-05-13 日本電気株式会社 基板接続方法
JP3259562B2 (ja) 1995-01-27 2002-02-25 富士電機株式会社 バンプ付き半導体装置の製造方法
JP3360461B2 (ja) 1995-01-31 2002-12-24 ソニー株式会社 メタル成膜工程の前処理方法
JPH08250549A (ja) 1995-03-13 1996-09-27 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
JPH08298269A (ja) 1995-04-25 1996-11-12 Toshiba Microelectron Corp 半導体装置及びその製造方法
JPH08297139A (ja) 1995-04-26 1996-11-12 Mitsubishi Electric Corp 半導体加速度センサ
JP3963330B2 (ja) 1995-04-26 2007-08-22 昭和電工株式会社 発光ダイオード
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5696952A (en) * 1995-08-03 1997-12-09 Pontarelli; Mark C. Dynamic speed switching software for power management
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
US5989939A (en) * 1996-12-13 1999-11-23 Tessera, Inc. Process of manufacturing compliant wirebond packages
JPH10197374A (ja) * 1997-01-14 1998-07-31 Mitsubishi Electric Corp 半導体センサ
US6403882B1 (en) * 1997-06-30 2002-06-11 International Business Machines Corporation Protective cover plate for flip chip assembly backside
KR20010031602A (ko) * 1997-10-30 2001-04-16 가나이 쓰토무 반도체 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447973C (zh) * 2006-05-12 2008-12-31 联咏科技股份有限公司 芯片结构及其制造工艺
CN110415966A (zh) * 2019-07-30 2019-11-05 新纳传感系统有限公司 线圈及其制作方法
CN110415966B (zh) * 2019-07-30 2024-03-12 新纳传感系统有限公司 线圈及其制作方法

Also Published As

Publication number Publication date
US20040180486A1 (en) 2004-09-16
US6475896B1 (en) 2002-11-05
US7511362B2 (en) 2009-03-31
US20060131705A1 (en) 2006-06-22
HK1018719A1 (en) 1999-12-30
US7049686B2 (en) 2006-05-23
US20100273311A1 (en) 2010-10-28
US20030096449A1 (en) 2003-05-22
KR20050008840A (ko) 2005-01-21
CN1210621A (zh) 1999-03-10
JP2009021620A (ja) 2009-01-29
US8115284B2 (en) 2012-02-14
US20060097369A1 (en) 2006-05-11
TW480636B (en) 2002-03-21
JP4895054B2 (ja) 2012-03-14
KR100549844B1 (ko) 2006-02-06
US7888260B2 (en) 2011-02-15
US6730589B2 (en) 2004-05-04
US7470979B2 (en) 2008-12-30
US20110095432A1 (en) 2011-04-28
KR100540524B1 (ko) 2006-01-11
CN1227721C (zh) 2005-11-16
WO1998025297A1 (fr) 1998-06-11
US20090181521A1 (en) 2009-07-16
KR20050065686A (ko) 2005-06-29
AU5136398A (en) 1998-06-29
US7842598B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1154176C (zh) 电子部件和半导体装置及其制造方法、电路基板及电子设备
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1264207C (zh) 半导体器件及其制造方法
CN1244139C (zh) 半导体器件和半导体组件
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1210792C (zh) 半导体器件及其制造方法
CN1288947C (zh) 多层布线基片及其制造方法
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1222995C (zh) 混合集成电路装置
CN101055857A (zh) 半导体器件及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1351376A (zh) 半导体模块及其制造方法
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1841719A (zh) 多层接线板及其制造方法
CN1722414A (zh) 半导体器件及其制造方法
CN1698198A (zh) 半导体器件及其制造方法
CN1670954A (zh) 半导体器件及其制造方法
CN1913139A (zh) 半导体装置及制造方法、电子部件、电路基板及电子设备
CN1905178A (zh) 线路组件结构及其制作方法
CN1184684C (zh) 半导体装置和半导体模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication