CN1264207C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1264207C
CN1264207C CNB031204309A CN03120430A CN1264207C CN 1264207 C CN1264207 C CN 1264207C CN B031204309 A CNB031204309 A CN B031204309A CN 03120430 A CN03120430 A CN 03120430A CN 1264207 C CN1264207 C CN 1264207C
Authority
CN
China
Prior art keywords
semiconductor device
substrate
resin bed
silicon substrate
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031204309A
Other languages
English (en)
Other versions
CN1461050A (zh
Inventor
斎藤信勝
南澤正栄
米田義之
清水敦和
今村和之
菊池敦
岡本九弘
渡边英二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002151050A external-priority patent/JP3825370B2/ja
Priority claimed from JP2002235524A external-priority patent/JP3892774B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1461050A publication Critical patent/CN1461050A/zh
Application granted granted Critical
Publication of CN1264207C publication Critical patent/CN1264207C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明公开了一种半导体器件及其制造方法，尤其是提供了一种采用布线衬底的半导体器件制造方法，该方法可以便于布线衬底的操纵。该方法包括以下步骤：在硅衬底上形成可剥离树脂层；在所述可剥离树脂层上形成布线衬底；将半导体芯片安装在所述布线衬底上；通过用密封树脂密封所述多个半导体芯片来形成半导体器件；通过从密封树脂侧将这些半导体器件切分但是保留硅衬底来使这些半导体器件个体化；将每个个体化半导体器件在所述硅衬底和可剥离树脂层之间从硅衬底上剥离；并且通过形成穿过可剥离树脂层的孔或者通过除去可剥离树脂层来使布线衬底上的端子暴露。

Description

半导体器件及其制造方法
技术领域
本发明总体上涉及一种半导体器件，尤其涉及一种半导体器件的制造方法，该半导体器件利用采用硅衬底制造的微结构插入结构(interposer)进行封装。
背景技术
在上述类型的半导体器件中，半导体芯片安装在插入结构上。因此，随着具有更精细且更薄结构的半导体芯片的最新发展，正在努力提供具有更薄更精细的结构的插入结构(布线衬底或重排衬底(rearranging substrate))。插入结构通常是通过形成绝缘层和用作互连的导电层的叠层来制成的。
近年来，已经提出采用精细加工技术例如用在半导体芯片制造设备中的光刻技术来制造插入结构。一般来说，在采用光刻技术的这种插入结构制造工艺中，互连图案和绝缘层层叠在硅衬底的一个侧面上，并且外部连接安装端子的焊盘(land)形成在硅衬底的另一个侧面上。处于硅衬底的相反侧面上的焊盘(land)和互连图案通过穿过硅衬底形成的通孔而电连接。
通过使用硅衬底，插入结构的布线图案和绝缘层可以采用与制造半导体芯片的工艺类似的方式形成。因此，这样的优点在于可以形成精细且多层结构的插入结构。
根据采用硅片的上述插入结构制造方法，必须进行在硅衬底中形成通孔以便形成连接插入结构的前面和侧面的通孔的步骤，必须进行绝缘处理，其中将SiO2层形成在这些通孔的内表面上，并且用镀层填充这些通孔。该硅衬底具有一定的厚度，以便在该插入结构制造过程期间保持足够的强度。因此，为了形成贯穿这样的硅衬底的通孔并且在这些通孔的内表面上进行绝缘和电镀处理，则要使用昂贵的设备并且增加了加工时间。这导致插入结构的制造成本增加。
硅衬底自身的设置用来保持强度，并且对于插入结构的功能而言是不必要的。但是，由于硅衬底厚度本身大于布线图案和绝缘层的厚度，所以插入结构的整体厚度由于硅衬底的厚度而变得相对较大。
另外，在将电镀层填充到通孔中的工艺步骤中，在技术上难以防止在电镀层中出现空隙，这些空隙会导致导电性下降并且可靠性降低。
另外，由于硅衬底非常薄，所以难以在制造过程期间将插入结构作为一个单体来操纵。
还有，在硅衬底设有贴在一个侧面上的插入结构以及贴在另一侧上的绝缘层的半导体器件中，存在的问题在于插入结构自身可能翘曲。在这种情况下，难以向插入结构上安装具有微间距电极的LSI芯片。
发明概述
因此，本发明的总体目的在于提供一种能够消除上述问题的半导体器件制造方法。
本发明的另一个更具体的目的在于提供一种具有插入结构的半导体器件制造方法，该插入结构中取消了用于在制造期间保持强度的硅衬底。
为了实现上述目的，本发明提供一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从所述硅衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过用密封树脂密封所述多个半导体芯片来形成多个半导体器件；
e.通过从密封树脂一侧切分这些半导体器件但是保留所述硅衬底从而获得半导体器件个体；
f.将每个半导体器件个体与所述硅衬底剥离，从而使所述硅衬底与所述可剥离树脂层分开；并且
g.通过形成贯穿所述可剥离树脂层的孔或通过除去该可剥离树脂层来使设在布线衬底上的端子暴露出来。
根据上述发明，通过形成剥离树脂层，从而硅衬底可以很容易从半导体器件上剥离。因此，不再需要进行通过加工硅片来使布线板的端子暴露出来的步骤。还有，半导体器件的厚度可以减少一个硅衬底厚度。
本发明还提供一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从布线衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过用密封树脂密封所述多个半导体芯片来形成多个半导体器件；
e.通过从密封树脂一侧切分这些半导体器件但是保留硅衬底从而使获得半导体器件个体；
f.将每个半导体器件个体与硅衬底剥离，从而使所述硅衬底与所述可剥离树脂层被分开。
根据上述发明，通过形成剥离树脂层，从而硅衬底和可剥离树脂可以很容易从半导体器件剥离。因此，不再需要进行通过加工硅片来使布线板的端子暴露出来的步骤。还有，半导体器件的厚度可以减少一个被除去的硅衬底厚度。还有，可以除去可剥离的树脂层。
本发明还提供一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从硅衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过用密封树脂密封所述多个半导体芯片来形成多个半导体器件；
e.通过磨削工艺使硅衬底变薄；
f.将这些半导体器件与所述硅衬底剥离，所述可剥离树脂层贴在该薄化硅衬底上，从而使硅衬底与可剥离树脂层被分开；
g.通过切分这些半导体器件来获得半导体器件个体；并且
h.通过形成贯穿可剥离树脂层的孔或通过除去该可剥离树脂层来使设在布线衬底上的端子暴露出来。
根据上述发明，通过使硅衬底变薄从而硅衬底变得具有柔性，并且由于与可剥离树脂层的低粘附性协同作用，所以可以很容易从半导体器件上将硅衬底剥离。因此，不再需要进行通过加工硅片来使布线板的端子暴露出来的步骤。还有，该半导体器件的厚度可以减小一个被除去的硅衬底的厚度。
本发明还提供一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易与布线衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过用密封树脂密封所述多个半导体芯片来形成多个半导体器件；
e.通过磨削工艺使硅衬底变薄；
f.将这些半导体器件与所述硅衬底剥离，所述可剥离树脂层贴在该薄化硅衬底上，从而使硅衬底与可剥离树脂层被分开；并且
g.通过切分这些半导体器件来获得半导体器件个体。
根据上述发明，通过使硅衬底变薄从而硅衬底变得具有柔性，并且由于与可剥离树脂层的低粘附性协同作用，所以可以很容易从半导体器件中将硅衬底剥离。因此，不再需要进行通过加工硅片来使布线板的端子暴露出来的步骤。还有，该半导体器件的厚度可以减小一个被除去的硅衬底的厚度。
本发明还提供一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从硅衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过将绝缘树脂填充在所述多个半导体芯片和布线衬底之间来形成多个半导体器件；
e.将一种框架形部件粘附在硅衬底上，使该框架形部件包围着所述多个半导体器件中的每一个，该框架形部件由其刚度比布线衬底更高的材料制成；
f.通过从框架形部件一侧切分这些半导体器件但是保留硅衬底，从而获得半导体器件个体；
g.将每个半导体器件个体与所述硅衬底剥离，从而使所述硅衬底和所述可剥离树脂层被分开；并且
h.通过形成贯穿可剥离树脂层的孔或通过除去所述可剥离树脂层来使设在布线衬底上的端子暴露出来。
根据上述发明，由于框架形部件的刚性，所以可以将半导体器件基本上保持平坦，因此可以防止半导体芯片变形。
本发明还提供一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从布线衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过将绝缘树脂填充在所述多个半导体芯片和所述布线衬底之间来形成半导体器件；
e.将框架形部件粘接在所述硅衬底上，使所述框架形部件包围着所述多个半导体器件中的每一个，所述框架形部件由刚性大于所述布线衬底的材料制成；
f.通过磨削工艺使硅衬底变薄；
g.剥离这些半导体器件，同时所述可剥离树脂层贴在被所述步骤f)变薄的该硅衬底上，从而使布线衬底与可剥离树脂层分开；并且
h.通过切分这些半导体器件而获得半导体器件个体。
根据上述发明，通过框架形部件的刚性可以将半导体器件基本上保持平坦，因此可以防止半导体芯片变形。
本发明还提供一种半导体器件，该器件包括：
一个薄膜多层衬底；
安装在所述薄膜多层衬底上的至少一个半导体芯片；
一个与所述薄膜多层衬底连接的封装衬底；以及
设在封装衬底上的外部连接端子，
其中所述薄膜多层衬底固定在所述封装衬底上。
根据上述发明，薄膜多层衬底自身通过一种材料例如焊料固定在封装衬底上，因此可以省却用于保持该薄膜多层衬底的强度的硅衬底。因此，可以减小该半导体器件的高度(厚度)。还有，无须提供穿过硅衬底的导电部分，因此可以防止出现由这些导电部分产生的缺陷，并且可以降低制造成本。
本发明还提供一种制造该半导体器件的方法，该方法包括以下步骤：
a)在硅衬底上形成一层金属薄膜层；
b)通过在金属薄膜层上的多个水平面中形成导电层和绝缘层来形成薄膜多层衬底；
c)通过粘附性部件将支撑部件贴在所述薄膜多层衬底上；
d)除去硅衬底和金属薄膜层；
e)将薄膜多层衬底连同支撑部件一起个体化(individualize)；
f)将薄膜多层衬底安装在封装衬底上并且将该薄膜多层衬底固定在封装衬底上；
g)降低粘附性部件的粘附性，并且从所述薄膜多层衬底上将支撑部件和粘附性部件剥离；并且
h)将半导体芯片安装在所述薄膜多层衬底上。
根据上述本发明，即使除去了硅衬底，所述薄膜多层衬底也保持为平坦状态，因此可以使操纵容易，且不会使所述薄膜多层衬底变形。
本发明还提供一种半导体器件，该器件包括：
薄膜多层衬底；
安装在所述薄膜多层衬底上的至少一个半导体芯片；
与所述薄膜多层衬底连接的封装衬底；以及
设在封装衬底上的外部连接端子，
其中所述半导体芯片通过密封树脂而密封在所述薄膜多层衬底上，使半导体芯片的背面从密封树脂中暴露出，并且
所述薄膜多层衬底固定在封装衬底上。
根据上述发明，由于所述薄膜多层衬底通过密封树脂保持在平坦状态，并且其上安装所述半导体芯片，所以可以省却在制造过程中提供用于保持刚度的硅衬底。因此，可以减小该半导体器件的高度(厚度)。还有，无须形成穿过硅衬底的导电部分。因此可以防止与这些导电部分相关的缺陷，因此可以降低制造成本。
本发明还提供一种制造该半导体器件的方法，该方法包括以下步骤：
a)在硅衬底上形成一层金属薄膜层；
b)通过在金属薄膜层上的多个水平面中形成导电层和绝缘层来形成薄膜多层衬底；
c)在所述薄膜多层衬底上安装至少一个半导体芯片；
d)用树脂将所述半导体芯片密封在所述薄膜多层衬底上；
e)除去硅衬底和金属薄膜层；
f)使薄膜多层衬底个体化(individualizing)；并且
g)将个体化的薄膜多层衬底安装在封装衬底上并且将该薄膜多层衬底固定在封装衬底上。
根据上述本发明，即使在制造过程中除去了硅衬底，所述薄膜多层衬底也可以通过半导体芯片和密封树脂而保持为平坦状态，因此可以容易地操纵所述薄膜多层衬底。
附图的简要说明
图1A-1F显示出根据本发明第一实施方案的插入结构制造方法的几个步骤；
图2A-2C显示出根据本发明第一实施方案的插入结构制造方法的几个步骤；
图3为其中形成有在图1中所示的粘附性保护树脂层的硅片的平面图；
图4A-4E显示出采用根据本发明第一实施方案的插入结构的半导体制造方法的各个步骤；
图5显示出其中多个LSI芯片安装在根据本发明第一实施方案的插入结构上的实施例；
图6A-6E显示出采用根据本发明第二实施方案的插入结构的半导体制造方法的各个步骤；
图7显示出使具有附着在硅片上的树脂层的半导体器件分离的步骤；
图8显示出将底层填料(underfill material)填充在半导体芯片和插入结构之间的实施例；
图9显示出密封树脂的优选尺寸；
图10显示出模塑如图9中所示的树脂的第一步骤；
图11显示出模塑如图9中所示的树脂的第二步骤；
图12显示出模塑如图9中所示的树脂的第三步骤；
图13显示出模塑如图9中所示的树脂的第四步骤；
图14A-14G显示出根据本发明第三实施方案的半导体器件制造方法的各个步骤；
图15A和15B显示出将树脂层与硅片一起剥离的步骤；
图16A-16D显示出根据本发明第四实施方案的半导体器件制造方法的各个步骤；
图17显示出其中树脂填充在框架和半导体芯片之间的实施例；
图18显示出通过将多个半导体芯片和无源元件安装在本发明的插入结构上而形成的半导体器件；
图19显示出其中采用了本发明的插入结构的半导体器件安装在插件板(package board)上的实施例；
图20显示出其中在如图19中所示的半导体器件上设有散热器的实施例；
图21为半导体器件的剖视图，其中多个LSI芯片安装在采用半导体衬底形成的插入结构上；
图22为根据本发明第五实施方案的半导体器件的剖视图；
图23为本发明第五实施方案的半导体器件的变型的剖视图；
图24显示出制造在图22中所示的半导体器件的方法的第一步骤；
图25为由图24中的“A”表示的圆形部分的放大视图；
图26显示出制造在图22中所示的半导体器件的方法的第二步骤；
图27为在图26中所示的粘附性薄膜的结构的剖视图；
图28显示出制造在图22中所示的半导体器件的方法的第三步骤；
图29显示出制造在图22中所示的半导体器件的方法的第四步骤；
图30显示出制造在图22中所示的半导体器件的方法的第五步骤；
图31显示出制造在图22中所示的半导体器件的方法的第六步骤；
图32显示出制造在图22中所示的半导体器件的方法的第七步骤；
图33显示出制造在图22中所示的半导体器件的方法的第八步骤；
图34显示出制造在图22中所示的半导体器件的方法的第九步骤；
图35为在图22中所示的半导体器件的变型的剖视图；
图36为根据本发明第六实施方案的半导体器件的剖视图；
图37显示出制造在图36中所示的半导体器件的方法的第一步骤；
图38显示出制造在图36中所示的半导体器件的方法的第二步骤；
图39显示出制造在图36中所示的半导体器件的方法的第三步骤；
图40显示出制造在图36中所示的半导体器件的方法的第四步骤；
图41显示出制造在图36中所示的半导体器件的方法的第五步骤；
图42显示出制造在图36中所示的半导体器件的方法的第六步骤；
图43显示出制造在图36中所示的半导体器件的方法的第七步骤；
图44显示出在图36中所示的半导体器件的变型的剖视图；
图45显示出磨削在图36中所示的半导体器件的LSI芯片的背面的工艺；
图46显示出在磨削在图36中所示的半导体器件的LSI芯片的背面之后的步骤；
图47为薄膜布线层的变型的剖视图；
图48显示出在薄膜布线层中可能出现的裂纹；
图49显示出制造薄膜布线层的变型的第一步骤；
图50显示出制造薄膜布线层的变型的第二步骤；
图51显示出制造薄膜布线层的变型的第三步骤；
图52显示出使薄膜布线层个体化的步骤，其中在形成薄膜布线层的步骤期间使该薄膜布线层分离；
图53为其上形成有个体化的薄膜布线层的硅片的平面图；
图54显示出切分其上贴有图52的薄膜布线层的支撑部件的步骤；
图55显示出使薄膜布线层个体化的第一步骤，其中该薄膜布线层形成在硅片上；
图56显示出使薄膜布线层个体化的第二步骤，其中该薄膜布线层形成在硅片上；
图57显示出使薄膜布线层个体化的第三步骤，其中该薄膜布线层形成在硅片上；
图58显示出使薄膜布线层个体化的第四步骤，其中该薄膜布线层形成在硅片上；
图59显示出使薄膜布线层个体化的第五步骤，其中该薄膜布线层形成在硅片上；
图60显示出在半导体器件的制造过程期间测试薄膜多层衬底的方法；
图61显示出在半导体器件的制造过程期间测试薄膜多层衬底的方法；
图62显示出在半导体器件的制造过程期间测试薄膜多层衬底的方法；
图63显示出在半导体器件的制造过程期间测试薄膜多层衬底的方法。
优选实施方案的详细说明
下面将参照附图对本发明的原理和实施方案进行说明。
根据本发明，可以通过一种插入结构制造方法来获得结构简化且厚度减小的插入结构，该方法中，将布线层和绝缘层的层叠结构形成在用于保持强度的衬底上，然后通过从层叠结构中剥离来除去该衬底。
首先，将对根据本发明第一实施方案的插入结构的制造工艺进行说明。图1A-2C显示出根据本发明第一实施方案的插入结构的制造工艺的几个制造步骤。通过将在图1A-1C中所示的工艺步骤组合在一起来实现一种完整的插入结构制造工艺。
首先，制备出硅片1作为衬底，并且如图1A所示，将用于粘接的树脂层2形成在硅片1的表面1a上。树脂层2没有覆盖硅片1的整个表面1a，而是形成为如图3中所示的格栅形状。通过采用旋涂工艺将树脂涂覆在硅片1的整个表面1a上来形成格栅状树脂层2。树脂层2的格栅的结构与用于随后切分步骤的切分线相对应。
硅片的厚度为500μm-700μm，用作在制造过程期间保持插入结构的强度的部件。对于制造普通的半导体器件而言，在形成通孔之前将硅片磨削到大约为100μm-200μm的厚度。该树脂层2可以由聚酰亚胺树脂形成，该树脂通常用于构造半导体芯片并且相对于硅片1具有良好的粘附性。
然后，如图1B所示，形成具有较低粘附性的可剥离树脂层3以覆盖硅片1的整个表面1a。低粘附性可剥离树脂层3可以由聚酰亚胺树脂形成，该树脂与上述树脂层2的聚酰亚胺树脂相比对硅片1的粘附性更低，可以很容易从硅片上剥离。低粘附性树脂层3的厚度大于树脂层2，并且形成用来覆盖树脂层2。
然后，如图1C所示，通过在树脂层3上镀铜来形成焊盘4。然后，如图1D所示，用绝缘层5覆盖这些焊盘4，并且使用相邻的焊盘4形成电容器8。详细地说，用作电极的第一导电层图案6形成在一对焊盘4中的一个上，并且第二导电层图案7形成在第一导电层6上方的一定间隔处。第二导电图案7与所述一对焊盘4中的另一个连接。将具有高介电常数的材料填充在第一导电层图案6和第二导电层图案7之间，以便在第一导电层图案6和第二导电层图案7之间形成电容器8。那对焊盘4用作电容器8的端子。
然后，如图1E所示，将电容器埋入一个绝缘层9中。然后，如图1F所示，将另一层绝缘层10形成在绝缘层9上。以预定的图案除去该另一层绝缘层10，并且例如通过镀铜在除去的部分处形成焊盘11。
然后，如图2A所示，采用切分刀(dicing blade)将具有在内部形成的电容器8的层叠结构(插入结构)个体化(切割开，individualize)。详细地说，使硅片的背面1b贴在切分带13上，使切分刀12沿着切分线移动以切割该层叠结构。切分刀12的切入深度是这样的，即树脂层2受到切割，并且切分刀12的顶端(或者周边)稍微切进作为衬底的硅片1中。因此，通过切分工艺将树脂层2的大部分切割并除去。
要注意的是，树脂层2相对于硅片1具有良好的粘附性，并且相对于也是由相同类型的聚酰亚胺树脂制成的树脂层3也具有良好的粘附性。因此，即使采用相对于硅片1具有较低粘附性的树脂层3，也可以通过树脂层2为硅片1获得一定的粘附性。因此，在插入结构的制造步骤(在图1A-1F中所示的步骤)中，可以通过使用硅片1作为强度保持部件来将层叠结构形成在硅片1上。
参照图2A，可以看出在通过切分刀12进行切分步骤(individualizing step)之后大部分树脂层2被除去。因此，层叠结构和硅片1之间的粘附性被降低，并且如图2B所示可以很容易从硅片1上将切分开的(个体化的，individualized)层叠结构(与插入结构相对应)剥离。
如图2C所示，已经从硅片1剥离的每个层叠结构在与树脂层3的焊盘4相对应的位置处设有孔3a，从而使这些焊盘暴露在这些孔3a中。这些孔3a可以通过激光加工工艺形成。
通过上述步骤，可以获得具有嵌入在内部的电容器8的插入结构。如上所述，根据本发明，可以通过利用位于用作衬底的硅片1上的低粘附性聚酰亚胺树脂层3形成插入结构的层叠结构然后通过剥离而除去硅片，从而形成厚度减小的插入结构。只有在这些制造步骤过程中才使用树脂层2来将低粘附性聚酰亚胺树脂层3牢牢固定在硅片1上。
根据上述实施方案，电容器8形成在插入结构内部，但是不一定在插入结构内部形成电容器，该插入结构可以仅仅用于再分配连接(redistribution connection)。还有，根据该实施方案，采用硅片作为衬底，并且该低粘附性树脂层3由聚酰亚胺树脂制成，但是，本发明并不限于那些材料和衬底，而是也可以使用其它材料的树脂。
现在，将对一系列步骤的一个实施例进行说明，其中组合了上述插入结构制造步骤和将半导体芯片安装到插入结构上的步骤。
图4A-4E显示出上述一系列步骤的一些步骤。在通过进行图1A-1F的步骤来在硅片1上形成层叠结构之后，该工艺前进到图4A所示的步骤。
在图4A所示的步骤中，在插入结构上安装设有外部连接电极例如焊料凸起(solder bump)的LSI芯片14。详细地说，使LSI芯片14的焊料凸起14a与暴露的焊盘11接触。然后，将底层填料15填充在LIS芯片14和绝缘层10之间。
然后，如图4B所示，用密封树脂16密封这些LSI芯片14。这样，在硅片1上形成多个半导体器件17。然后，如图4C所示，通过切分工艺使这些半导体器件17分开。该切分工艺以与在图2A中所示的切分工艺类似的方式进行，从而除去了大部分树脂层2，并且在硅片1中制作出浅切口。
然后，如图4D所示，将切分开的(个体化的)半导体器件17从硅片1上剥离。然后，如图4E所示，形成贯穿树脂层3的孔3a，从而使焊盘4暴露出。暴露出的焊盘4用作半导体器件17的外部连接端子。
上面的说明涉及具有单个LSI芯片的半导体器件的一个实施例。但是，也可以将多个不同类型的LSI芯片安装在一个插入结构上。例如，如图5所示，一种可能的应用是用根据上述步骤制造出的插入结构23将高速I/O接口芯片20、逻辑LSI21和RAM芯片22连接在一起并且进一步将它们布置在LSI组件24上来提供一种半导体器件。
现在，将对采用了根据本发明第二实施方案的插入结构来制造半导体器件的方法进行说明。图6A-6E显示出采用了根据本发明第二实施方案的插入结构来制造半导体器件的方法。
该实施方案的插入结构30以与上述第一实施方案类似的方式构成。也就是说，形成相对于硅片1具有低粘附性的可剥离树脂层3，然后在其上形成布线层和绝缘层的层叠结构。在该实施方案中，在利用树脂层3将插入结构30形成在硅片1上之后，如图6所示将半导体芯片31安装在插入结构30上(倒装式安装(flip-chip mounting))。在这个状态中，多个插入结构30以相互连接的方式贴在硅片1上。因此，多个插入结构30整体上具有一定的粘接强度，因此不会从硅片1上剥离。换句话说，树脂层3由选自具有这样的粘附性特性的材料制成。
在将半导体芯片31安装在插入结构30上之后，如图6B所示用密封树脂32将这些半导体芯片31密封(晶片模塑)。由此，在硅片1上形成多个半导体器件33。之后，如图6C所示，将UV带34贴在硅片1的背面上，利用切分刀12进行半导体器件33的切分步骤(individualizing step)(Si半切割或切分)。由切分刀12形成的切口具有如此的深度，使切分刀稍微进入硅片1但是硅片1没有被这些切口分离。
然后，如图6D所示(Si半切割或切分)，通过用真空吸取设备将它们吸起(如由在图6D中的箭头所示)来将这些切分开的半导体器件33从硅片1上剥离。在切分步骤之前，通过树脂层3将多个半导体器件33一起贴在硅片1上。但是，由于树脂层3也通过切分步骤分开，所以这些半导体器件33可以很容易从仍然保持没有分开(成一整体)的硅片1上剥离。
最后，如图6E所示，例如通过激光加工工艺形成贯穿树脂层3的孔3a，从而暴露出嵌在树脂层3中的焊盘4。这些焊盘4用作半导体器件32的外部连接端子。在图6E中所示的步骤中，通过形成孔3a来使这些焊盘4暴露出，但是也可以任意其它的技术例如用溶剂溶解树脂层3来除去树脂层3，从而使这些焊盘4暴露出。
如上所述，形成在硅片1上的采用插入结构30构成的半导体器件牢牢地粘接在硅片1上直到将它们切分开。但是，在切分步骤之后，这些半导体器件可以很容易从硅片1上剥离。
在上述实施方案中，代替相对于硅片具有较低粘附性的树脂，所述树脂层3可以由相对于形成在树脂层3上的插入结构30(焊盘4和绝缘层)具有较低粘附性的树脂制成。由此，如图7所示，包括插入结构30在内的半导体器件1可以与保持粘接在硅片1上的树脂层3分离。在这种情况中，可以通过进行剥离工艺来使焊盘4暴露出，因此可以取消在图6E中形成贯穿树脂层3的孔3a以便暴露出焊盘4的步骤。
在上述实施方案中，采用密封树脂将半导体器件31密封在插入结构30上。但是，代替树脂密封，可以将底层填料35填充在半导体芯片31和插入结构30之间以形成半导体器件33。
下面将对另一种情况进行说明，其中如图6B-6E所示通过密封树脂32来密封半导体芯片31。图9显示出密封树脂的优选尺寸。如图9所示，填充在相邻半导体芯片31之间的密封树脂的高度HR优选低于半导体芯片31的背面的高度(或水平面)HM(HR＜HM)。其原因如下。
由于上面的实施方案的插入结构非常薄并且安装在其上的半导体芯片也非常薄，所以这些半导体器件也非常薄，因此刚度较差并且容易变形。因此，由于由密封树脂32的固化而引起的收缩会导致插入结构30变形。也就是说，插入结构30会翘曲，翘曲时密封树脂32位于内侧。
可以通过减少设在这些半导体芯片31周围上的密封树脂32的量来防止出现上述变形。换句话说，可以通过降低密封树脂32的高度来减小半导体器件33的变形。
图10-13显示出模塑树脂过程的各个步骤，从而如图9所示密封树脂32的高度得到降低。通常，采用转移模塑法将密封树脂32填充在半导体芯片31之间。
首先，如图10所示，使柔性薄膜41沿着用来进行转移模塑的下模具40A排列。将安装在硅片1上的半导体芯片31布置在下模具40A中。然后将柔性薄膜42施加在上模具40B上。将密封树脂的片43安放在下模具40A和上模具40B之间。施加在上模具40B上的柔性薄膜42是一种具有相对较大厚度的弹性薄膜。
如图11所示，当下模具40A和上模具40B在受热条件下朝着彼此移动时，树脂片43软化并且填充在这些半导体器件31之间。然后，上模具40B的柔性薄膜42接触半导体芯片31的背面。
当下模具40A和上模具40B进一步靠近时，如图12所示，柔性薄膜42与半导体芯片31接触的部分受到压缩并且变形，从而位于半导体芯片31之间的柔性薄膜42的部分如由该图中的参考标号A所示一样变成凸形。因此，位于半导体芯片31之间的密封树脂32的高度变得低于半导体芯片31的高度。
通过降低温度并且使上模具40A和下模具40B完全闭合来使密封树脂32固化。因此，如图9所示，该半导体器件构成为密封树脂32的高度低于半导体芯片31的高度。
以上述方式形成在硅片1上的半导体器件可以按照在图6A-6E或图7中所示的剥离工艺从硅片1中剥离。形成在以这样的方式构成的半导体器件的半导体芯片31周围的密封树脂其厚度减小，因此可以减小由于密封树脂的收缩而产生的变形(或翘曲)。
现在，将对采用本发明第三实施方案的插入结构的半导体器件的制造工艺进行说明。图14A-14G显示出采用本发明第三实施方案的插入结构的半导体器件制造方法的各个步骤。
图14A和14B显示出与在图6A和6B中所示的步骤类似的步骤(倒装式安装和晶片模塑)。在该实施方案中，在用密封树脂32将半导体芯片31密封在硅片1上之后，如图14C所示，磨削硅片1的背面，从而将厚度为200μm的硅片降低到大约为25μm-50μm的厚度(硅磨削)。
然后，如图14D所示，将薄化的硅片1从半导体器件中剥离(硅剥离)。通过磨削工艺，硅片1变成一种柔性箔片，因此可以很容易将硅片1剥离。然后，如图14E所示，通过形成贯穿树脂层3的孔3a(孔形成)来使焊盘4暴露出。
然后，如图14F所示，利用贴在半导体芯片34侧面上的UV带34，将半导体芯片33个体化。然后，将这些半导体芯片33从UV带34中剥离以获得完整的半导体器件33(个体化或切分)。
在该实施方案中，在树脂层3由其相对于插入结构30的粘附性大于相对于硅片的粘附性的材料制成的情况中，还可以如图15A所示在剥离树脂层3的同时剥离硅片1。因此，只需要切分步骤来完成在图15B中所示的半导体器件33，可以省却通过形成贯穿树脂层3的孔来使焊盘暴露的步骤。
现在，将对采用本发明第四实施方案的插入结构的半导体器件的制造工艺进行说明。图16A-16D显示出采用本发明第四实施方案的插入结构的半导体器件制造方法的各个步骤。
首先，如图16A所示，将半导体芯片31倒装安装在插入结构30上，并且将底层填料35填充在半导体芯片31和插入结构30之间(倒装式安装和底层充填(underfilling))。然后，如图16B所示，通过粘接剂将由材料或树脂制成的框架36设置并且固定在插入结构30上，从而每个框架36包围着半导体芯片31(框架成形)。这样，保护了半导体芯片31和它们的连接部分。
然后，如图16C所示，进行切分过程以使有贴在硅片1上的UV带34的半导体器件33个体化(Si半切割或切分)。然后，从树脂层3和硅片1上将半导体器件33剥离，从而完成在图16D中所示的半导体器件33。
在该实施方案中，由于用粘接剂将预成形的刚性框架36贴在插入结构3上，所以可以防止出现由于密封树脂收缩而导致半导体器件(插入结构)变形的问题。
要注意的是，在形成如图16B中所示的框架36之后，如图17所示可以将树脂37填充在框架36和半导体芯片31之间。
图18显示出通过将多个半导体芯片和无源元件安装在本发明的插入结构上而形成的半导体器件。将不同类型的半导体芯片50和51安装在插入结构30上，并且将用作无源元件的电容器安装在插入结构30上。如图19中可以看出，将焊球53形成在在图18中所示的半导体器件的焊盘4上。如图19中可以看出，将半导体器件安装在由有机衬底或无机衬底例如陶瓷衬底制成的封装衬底上。通过封装衬底54实际上加宽了插入结构30的细微间隔的外部连接端子。还有，如图20所示，可以利用具有良好导热性的粘接剂将散热器56例如金属板形成在该半导体器件的暴露出半导体芯片50的背面上。
现在，考虑这样一种半导体器件，其中多个半导体芯片例如LSI芯片安装在插入结构上。图21为通过将多个LSI芯片安装在采用硅衬底形成的布线衬底上而形成的半导体器件的剖视图。在图21中所示的半导体器件包括通过在厚度约为50-200μm的硅衬底(Si衬底)101上形成多层布线层102而形成的插入结构(布线衬底)103。
在图21中所示的实施例中，将用作芯片部件的两个LSI芯片104和105以及电容器106(图中显示了其中一个电容器)安装在插入结构103的布线层102上。将由聚酰亚胺树脂制成的绝缘层107形成在插入结构103的背面，并且将电极极板108形成在绝缘层107的正面。电极极板108为通过填充铜的通路109与布线层102连接的图案。这样，LSI芯片104、105和电极极板108电连接。通过将电镀铜填充在贯穿硅衬底101和绝缘层107的通孔中来形成填充铜的通路109。
插入结构103的电极极板108通过焊球和焊料凸起与设在用作封装衬底的玻璃-陶瓷衬底110上的电极111连接。用作外部连接端子的焊球112形成在玻璃陶瓷衬底110的背面。这样就形成了该半导体器件。
对于在图21中所示的半导体器件而言，必须将电镀铜填充到穿过插入结构102的Si衬底101和绝缘层107的通孔中。Si衬底101的厚度大约为50-200μm，并且需要专门的工艺来形成贯穿具有这样的厚度的衬底的小通孔。例如，必须通过感应耦合等离子反应离子蚀刻(ICP-RIE)来形成通孔并且利用CVD对通孔的内表面进行绝缘处理。这些相对昂贵的工艺导致该半导体器件的制造成本增加。另外，在将电镀铜填充在这些通孔中的过程中，在技术上难以防止会导致导电性下降并且可靠性降低的空隙的出现。
还有，由于硅衬底101的厚度非常小，大约为50-200μm，所以难以在制造过程中将插入结构作为一个单体进行操纵。
如在该图所示，布线层102形成在硅衬底101的其中一个侧面上，并且绝缘层107形成在该硅衬底101的另一个侧面上。因此，该插入结构103很容易翘曲。也就是说，由于布线层102具有一种多层结构并且其厚度大于绝缘层107的厚度，因此翘曲会由于厚度差异而出现。在插入结构103翘曲的情况中，还存在一个问题，即难以将具有间隔微小的电极的LSI芯片安装在插入结构103上。
还要注意的是，插入结构103的硅衬底101是在制造过程中必需的部件，但是不一定要包含在成品半导体器件中。因此，存在另一个问题，即该半导体器件的高度(或者厚度)包括对于半导体器件而言不一定是必需的Si衬底101的厚度。
图22为本发明第五实施方案的半导体器件的剖视图。如图22所示，与在图21中等同的部件用与在图21中相同的标号来表示。
本发明第五实施方案的半导体器件120是通过将LSI芯片104、105安装在薄膜多层衬底121上并且将该薄膜多层衬底121安装在封装衬底110上来构成的。薄膜多层衬底121与在图21中所示的插入结构102相对应。将底层填料122填充在薄膜多层衬底121和封装衬底110之间，并且将薄膜多层衬底12固定在具有相对较高刚性的封装层110上。通过层叠绝缘层例如聚酰亚胺和BCB(苯并环丁烯，Bezo-Cyelo-Butene)和布线层例如铜(Cu)来构成薄膜多层衬底121。封装衬底110是具有相对良好刚度的衬底例如玻璃-陶瓷衬底(GC衬底)或增强衬底(build-up substrate)。还有，由于该布线多层衬底121例如通过焊接连接在封装衬底110上，所以不必填充底层填料122。
从图21和22之间的比较可以看出，薄膜多层衬底121是在图22中所示的半导体器件120中用作布线衬底的唯一部分。也就是说，该半导体器件120没有设置图21中所示的Si衬底101和绝缘层107。因此，可以省却穿过Si衬底101的铜通路109，且不必形成用于提供铜通路109的通孔。
如上所述，由于半导体器件120没有包括作为布线衬底的Si衬底，所以可以省却形成穿过Si衬底的铜通路的步骤，因此可以降低制造成本。还有，可以使半导体器件的高度(厚度)降低一个与绝缘层和Si衬底的厚度相对应的量。
在图22中所示的半导体器件120是如此构成的，从而薄膜多层衬底121和封装衬底110之间的连接是球栅阵列(BGA，Ball-grid-array)结构的连接。但是，要注意的是，这些连接件可以是在图23中所示的焊盘格栅阵列(LGA，land grid array)结构。
现在，将参照图24-34对在图22中所示的半导体器件120的制造工艺进行说明。图24、26和28-34显示出半导体器件120的制造方法的各个步骤。
首先，如图24所示，将金属薄膜层124形成在厚约500-700μm的硅片123上，并且将薄膜布线层125形成在金属薄膜层124上。薄膜布线层125与在图22中所示的薄膜多层衬底12相对应。上述步骤可以采用用于通常晶片加工并且能够形成精细多层结构的薄膜布线层125的设备来进行。
图25为在图24中标为“A”的圆形部分的放大图。如从图25中可以看出，金属薄膜层124包括形成在硅片123上的Ti溅射层124A和形成在该Ti溅射层124A上的Cu溅射层124B。因此，该薄膜布线层125形成在Cu溅射层124B上。Ti溅射层124A可以用Cu溅射层或Ni溅射层来代替。金属薄膜层124用作保护层同时在硅片123上形成布线溅射层。
薄膜布线层125是这样一种结构，其中电镀铜层的布线图案形成在绝缘层例如聚酰亚胺之间，并且通过制造多层布线衬底的常规方法来形成。如从图25中可以看出，下电极126和上电极127形成在薄膜布线层125内。如下所述，下电极126在除去硅片时暴露出，并且用作用于布线衬底的外部连接端子的电极极板。上电极127用作电极极板，其上将要安装LSI芯片104、105和芯片部件。
下电极126由形成在Cu溅射层124B上的金(Au)电镀层128、形成在金(Au)电镀层128上的镍(Ni)电镀层129和形成在镍(Ni)电镀层129上的铜(Cu)电镀层130制成。Cu电镀层103是电极极板的主体，Au电镀层128设置用来确保焊料浸润，并且Ni电镀层129用作用来防止焊料扩散的阻挡金属层。在下面所述的蚀刻过程中，Au电镀层128还用作用来防止蚀刻下电极的阻挡层。
上电极127具有与下电极128类似的结构，因此，将镍(Ni)电镀层132形成在铜(Cu)电镀层131上，然后将金(Au)层133形成在其上。
还可以将电极形成在薄膜布线层115中以便使下电极和上电极相对，从而通过在它们之间提供具有较高的相对介电常数的材料来形成内部电容器。
然后，如图26所示，利用粘附性薄膜125将支撑部件136例如玻璃板贴在薄膜布线层125的顶部上。支撑部件136如此设置，从而将它与薄膜布线层一起保持在平坦状态以便在制造步骤过程中容易进行操纵。图27为粘附性薄膜135的结构的剖视图。粘附性薄膜135包括聚乙烯(PET)薄膜135A、施加在该PET薄膜135A的一个侧面上的普通粘合剂135B以及位于PET薄膜135A的另一侧面上的热发泡粘合材料或者UV固化粘合材料135C。
至于粘附性薄膜135，粘合剂135B用来粘接用作支撑部件136的玻璃板，并且热发泡沫粘合材料或UV固化粘合材料135C用于粘接薄膜布线层125。热发泡粘附性材料135C是一种具有如此性能的粘合材料：将它加热至超过预定温度的温度的话，在热发泡粘合材料135C内产生泡沫，因此降低了粘附性。UV固化粘合材料135C是一种具有这样的性能的材料，即它在紫外线辐射照射在其上的情况下固化而降低了粘附性。还可以将作为粘附层的热发泡粘合材料或UV固化粘合材料135C直接形成在支撑部件136上。
然后如图28所示，将背面磨削(BG)带137贴到支撑部件136上，并且在使支撑部件136旋转的同时磨削硅片123(背面磨削)。将该硅片123磨削直到其厚度降低到大约50μm。然后，如图29所示，将该薄化的硅片123设置成向上，并且在使该硅片123旋转的同时进行旋转蚀刻工艺以便除去硅片123的剩余部分和金属薄膜层124。由此，使作为薄膜布线层25的最下层的绝缘层和下电极126的Au电镀层128暴露出。
在该实施方案中，用于旋转蚀刻工艺的蚀刻剂为氢氟酸-硝酸(5％HF+55％HNO3+H2O)。氢氟酸-硝酸使硅以及Ti和Cu溶解，但是它不会溶解Au电镀层或聚酰亚胺绝缘层。因此，只有没有磨削掉的硅片123的剩余部分溶解到氢氟酸-硝酸中并且被除去。因此，薄膜布线层125的最下面绝缘层和下电极126的Au电镀层128暴露出。
在旋转蚀刻工艺之后，将氢氟酸-硝酸中和、清洗然后干燥。在将磷酸钠滴在暴露表面上的同时通过旋转工艺进行氢氟酸-硝酸的中和过程。也就是说，通过下滴磷酸钠(磷酸三钠)来将保留在暴露表面上的氢氟酸-硝酸中和。之后，用去离子水清洗该暴露表面并且通过吹干燥空气或氮气来进行干燥。
用作中和剂的磷酸三钠的化学式为Na3PO4·6H2O。磷酸三钠的浓度优选为5wt％(大约0.1-10％为可行的范围)，并且温度优选为50℃(摄氏度)(20-70℃为可用范围)。还有，该中和过程所需要的时间大约为10-20秒。
然后，如图30所示，在将薄膜布线层125固定在支撑部件136上的状态中，焊料凸起138形成在暴露的下电极126的Au电镀层128上。一般来说，通过电镀过程来形成焊料凸起138。如果粘附性薄膜135使用了热发泡粘合材料135C的话，则必需将加工温度保持在低于所述热发泡粘合材料135C开始形成泡沫的温度。还有，在如图23中所示的LGA结构的情况中，不必形成焊料凸起138。这里，由于薄膜多层层125固定在支撑部件136上，所以可以在薄膜布线层125上进行用来形成电镀凸起的光蚀刻工艺。
然后，如图31所示，将切分带139贴在支撑部件131上，并且通过切分刀140将薄膜布线层125切割而个体化。同时，还切割粘附性薄膜135和支撑部件136。这样，将个体化的薄膜布线层125(与图22中的薄膜多层衬底121相对应)保持在固定在支撑部件136上的状态。
然后，如图32所示，通过倒装式粘接利用焊料凸起138将个体化的薄膜多层衬底121连接在封装衬底110上。该薄膜多层衬底121保持良好的平坦度，并且由于薄膜多层衬底121固定在由玻璃板制成的支撑部件136上所以焊料凸起的共面性良好。因此，具有微细结构的该薄膜多层衬底121可以很容易安装在封装衬底上。为此，粘接温度应该低于粘附性薄膜的发泡起始温度。之后，将底层填料122填充在薄膜多层衬底121和封装衬底110之间，并且使底层填料122固化。
如图33所示，在使底层填料122固化之后，从薄膜多层衬底121上将粘附性薄膜135剥离。在采用UV固化发泡粘合材料135C作为粘附性薄膜135的情况中，通过由玻璃板制成的支撑部件将紫外线辐射照射在粘附性材料135C上以便降低粘附性。然后，将粘附性材料135C和薄膜多层衬底121分离以除去粘附性薄膜135。
然后，如图34所示，通过倒装式连接将LSI芯片104、105安装在薄膜多层衬底121上，并且也将芯片部件106(未示出)安装在薄膜多层衬底121上。然后，将底层填料139填充在LSI芯片104、105和薄膜多层衬底121之间。然后将用作外部连接端子的焊球112形成在封装衬底110的背面上以完成在图22中所示的半导体器件120。
同样，如图35所示，可以通过焊剂(Ag)膏140将散热器或散热片141安装在该半导体器件120的LSI芯片104、105的顶部上以便加速热量消散。
根据该半导体器件120的制造工艺，通过支撑部件136将薄膜布线层125固定在平坦状态中。因此，没有必要形成贯穿硅衬底的铜通路。还有，将薄膜布线层125个体化为多个薄膜多层衬底121并且将它安装在封装衬底110上然后通过从支撑部件136剥离来除去。因此，薄膜多层衬底121总是固定在平坦状态中，因此容易操纵。
现在，将对本发明第六实施方案的半导体器件进行说明。图36为本发明第六实施方案的半导体器件150的剖视图。在图36中，与在图32中所示的半导体器件120的那些部件等同的部件用相应的参考标号来表示，并且省略了其详细说明。
在图36中所示的半导体器件130其基本结构与半导体器件120类似，除了用密封树脂来密封上述第五实施方案的半导体器件120的LSI芯片104、105之外。
图37-43顺序显示出在图36中所示的半导体器件的制造方法的各个步骤。该半导体器件150的制造步骤与半导体120的制造步骤的相同之处一直到将LSI芯片104、105安装在薄膜布线层125上，因此省却了其详细说明。
如图37所示，这些芯片104、105安装在薄膜布线层125上。然后，用在图38中所示的由例如环氧树脂材料形成的密封树脂151(模塑类型或者流体树脂类型)来密封这些LSI芯片104、105。将密封树脂151填充在LSI芯片104和105之间，从而使密封树脂151的上表面与LSI芯片104、105的背面齐平。因此，密封树脂151的上表面和LSI芯片104和105的背面形成平坦表面。
密封树脂151的线性膨胀系数α为8-20ppm(α＝8-20ppm)，它大于硅的线性膨胀系数。因此，可能由于它们之间的线性膨胀系数差异而出现硅片123翘曲。但是，在该实施方案中，密封树脂151只是填充在LSI芯片104和105周围，因此密封树脂151的体积变得更小，因此即使出现翘曲的情况翘曲程度也不会很大。
然后，如图39所示，将背面磨削带137贴在密封树脂151的上表面和LSI芯片104、105的背面。然后，对硅片123进行磨削直到将厚度降低到大约50μm。在该实施方案中，密封树脂151用作用来将薄膜布线层125保持在平坦状态中的支撑部件。因此，不必如在本发明的第五实施方案中一样安装支撑部件136。然后，如图40所示，采用氢氟酸-硝酸通过旋转蚀刻工艺来除去剩余的硅片123和金属薄膜层124。然后，将氢氟酸-硝酸中和、清洗并且干燥。
然后，如图41所示，将焊料凸起138形成在暴露的下电极126的Au电镀层128上。然后，如图42所示，将切分带139贴在密封树脂151的上表面和LSI芯片104、105的背面。然后，通过切分刀140将薄膜布线层125和密封树脂151切割而个体化。
然后，如图43所示，通过倒装式粘接利用焊料凸起138将分开的薄膜多层衬底121连接在封装衬底110上。由于薄膜多层衬底121由密封树脂151固定，所以该薄膜多层衬底121保持良好的平坦度，并且这些焊料凸起138的共面性良好。因此，可以很容易将具有微细结构的薄膜多层衬底121安装在封装衬底上。之后，将底层填料122填充在薄膜多层衬底121和封装衬底110之间，并且使该底层填料122固化。这样，就完成了在图36中所示的半导体器件150。
同样，如图44所示，可以利用焊剂(Ag)膏140将散热器或散热片141安装在半导体器件120的LSI芯片104、105的顶部上以便加速散热。
同样，在上述制造过程中，在图39中所示的背面磨削步骤之前，如图45所示可以磨削LSI芯片104、105的背面和密封树脂151。换句话说，在如图45所示磨削LSI芯片104、105的背面和密封树脂151之后，如图46所示磨削硅片23。这样，可以进一步使LSI芯片104、105和密封树脂151的上表面平坦化。还有，可以降低半导体器件150的厚度。另外，由于降低了密封树脂151的体积，所以可以防止出现翘曲。
现在，将对可以应用在第五和第六实施方案上的变型进行说明。
图47为薄膜布线层的一个变型的放大剖视图。在图47中所示的部分与图24的部分“A”即对应于图25的部分相对应。见图47的薄膜布线层125，其中绝缘层#1至#4层叠在一起，并且电极和布线图案形成在这些绝缘层之间。这里，假设形成离硅片123最近的绝缘层#1的绝缘材料(例如聚酰亚胺)与形成剩下的绝缘层#2至#4的绝缘材料相比是低应力材料(也就是说，具有更大柔性的材料)。其原因如下。
一般来说，众所周知的是，在使例如聚酰亚胺的绝缘薄膜固化之后，在内部留有残余应力。如在上述实施方案中一样，在通过蚀刻工艺除去硅片123和金属薄膜层12的情况中，使具有残余应力的绝缘层暴露出并且释放出应力。在这种状态下，如图48所示，由于内部残余应力，在从绝缘层的表面暴露出的绝缘层中出现裂纹。因此，如图47所示，该绝缘层#1应该由具有高柔性的材料制成，从而消除或减小残余应力，因此可以防止在绝缘层#1的表面中出现裂纹。
还有，在通过旋转蚀刻来除去硅片123之后，可以利用激光束形成孔来使薄膜布线层125的下电极126暴露出。也就是说，如图49所示，变成下电极126的Cu电镀层140形成在绝缘层#1上。然后，除去硅片123和金属薄膜层124。然后，如图50所示，通过激光束在绝缘层#1中形成孔以便暴露出Cu电镀层130。然后，如图51所示，通过非电解镀覆工艺将Ni镀层129和Au镀层128形成在Cu电镀层130上。
现在参照图52-54，这些图显示出形成最初处于个体化状态的薄膜布线层125的方法。图52显示出其中薄膜布线层已经在形成薄膜布线层的步骤中被分开的个体化步骤。图53为其上形成有个体化的薄膜布线层的硅片的平面图。图54显示出切分其上固定有在图52中所示的薄膜布线层的支撑部件的步骤。
在所述的实施方案中，通过利用切分工艺来使薄膜布线层125个体化来形成薄膜多层衬底121。但是，还可以在将薄膜布线层125形成在硅片123上的步骤中将该薄膜布线层125分割成最终尺寸。如图52所示，在将金属薄膜层124和薄膜布线层125形成在硅片123上时，通过例如光蚀刻技术将这些层的每一层按所需尺寸层叠起来。图53为以这样方式形成的薄膜布线层的平面图。也就是说，在最终要用切分工艺进行切割的部位没有形成金属薄膜层124和薄膜布线层125。
如图53所示的布置在硅片123上的薄膜布线层125(与薄膜多层衬底121相对应)通过粘附性薄膜135贴在支撑部件136上，并且通过蚀刻工艺来除去硅片123和金属薄膜层124。然后，在将焊料凸起138形成在薄膜布线层125上之后，如图54所示将支撑部件136进行切分和个体化。沿着没有形成薄膜布线层125的部分将支撑部件136切开。
因此，通过在初始个体化状态形成薄膜布线层125，可以减小连接为一个整体的薄膜布线层125的面积。因此，可以减小在通过蚀刻工艺除去硅片123时在薄膜布线层125中出现裂纹的可能性。还有，由于不会通过切分工艺来切薄膜布线层135，因此可以防止由于切分工艺而导致的损坏。
可以不以初始个体化的方式形成薄膜布线层，而在薄膜布线层125形成在硅片123上的状态下切分薄膜布线层125。图55-59显示出在将薄膜布线层125形成在硅片123上时切分薄膜布线层125的步骤。
如图55所示，通过切分工艺来个体化形成在硅片123上的薄膜布线层125。硅片123没有被完全切割，而是在硅片123中进行轻微的切割(半切割)。然后，如图56所示，通过粘附性薄膜135将支撑部件136贴在薄膜布线层125上。之后，如图57所示，通过磨削工艺(背面磨削)来减小硅片的厚度。该背面磨削工艺可以在到达该切口之前停止或者可以一直持续到到达所述切口。
然后，如图58所示，通过旋转蚀刻工艺除去剩余的硅片123和金属薄膜层124。然后，如图59所示，将切分带139贴在支撑部件136上，从而通过切分步骤将粘附性带135和支撑部件136切开而个体化。该切分刀140比用于切割薄膜布线层125的切分刀更薄，并且沿着薄膜布线层125已经受到切割的直线进行切分。
这样，通过在形成在硅片上的状态中使薄膜布线层125个体化，可以减小连接为一个整体的薄膜布线层125的面积。因此，可以降低在通过蚀刻工艺除去硅片123时在薄膜布线层125中出现裂纹的可能性。
现在，将对测试根据上述方法形成的薄膜多层衬底的方法进行说明。
首先，如图60所示，在正在将薄膜布线层125(与薄膜多层衬底121相对应)形成在硅片123上的期间，可以进行导电性测试。该硅片123的厚度为500-700μm并且具有刚性。因此，测试探针155可以与薄膜布线层125的上电极接触以便在导电性方面进行检测。因此，由于测试可以在晶片上进行，所以可以有效地测试大量薄膜多层衬底121。
还有，如图61所示，形成有导电部分125a，这些部分穿过薄膜布线层125并且从金属薄膜层124延伸到相对的表面上。可以检测薄膜多层衬底121以通过测量出金属薄膜层124和在该薄膜布线层125的表面上的布线层之间的电容来确定它是好或是坏。在该情况中，金属布线层124最终被除去，因此对薄膜多层衬底121的功能不会有任何影响。还有，可以将薄膜布线层125设在将要通过切分工艺除去的导电部分125a上以便通过用于使薄膜布线层125个体化的切分步骤来除去导电部分125a。
还有，如图62所示，在将薄膜布线层125(与薄膜多层衬底121相对应)形成在硅片121上之后，可以将测试布线层156形成在薄膜布线层125上以进行预定的测试。该测试布线层156可以通过溅射工艺形成并且在完成测试之后通过蚀刻工艺除去。
然后，如图63所示，在通过旋转蚀刻工艺除去硅片123和金属薄膜层124之后，可以在薄膜布线层125贴在支撑部件136上的情况下进行测试。同样，在该情况中，由于支撑部件136具有刚性，所以测试探针155可以与薄膜布线层125的上电极接触以便在导电性方面进行测试。因此，以与针对晶片的上述情况类似的方式，可以有效地对大量薄膜多层衬底121进行测试。
另外，本发明并不限于这些实施方案，在不脱离本发明的范围的情况下可以作出各种变化和改变。
本申请基于日本在先申请2002-151050(于2002年5月24日申请)和2002-235524(于2002年8月13日申请)，这些申请在这里被引用作为参考。

Claims (16)

1.一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从所述硅衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过用密封树脂密封所述多个半导体芯片来形成多个半导体器件；
e.通过从密封树脂一侧切分这些半导体器件但是保留所述硅衬底从而获得半导体器件个体；
f.将每个半导体器件个体与所述硅衬底剥离，从而使所述硅衬底与所述可剥离树脂层分开；并且
g.通过形成贯穿所述可剥离树脂层的孔或通过除去该可剥离树脂层来使设在布线衬底上的端子暴露出来。
2.如权利要求1所述的半导体器件制造方法，其中在所述步骤a之前，在所述硅衬底上的预定区域形成一层粘附性保持树脂层，该粘附性保持树脂层对所述硅衬底的粘附性大于所述可剥离树脂层的粘附性。
3.如权利要求2所述的半导体器件制造方法，其中所述预定区域包括一个切分区域，使得至少一部分所述粘附性保持树脂层被所述步骤e除去。
4.如权利要求1所述的半导体器件制造方法，其中所述步骤d是采用包括上模具和下模具在内的模具在单个步骤中密封所述多个半导体芯片的步骤，并且所述步骤d的执行是用沿着所述上模具的与所述多个半导体芯片相对的一面设置的弹性片来进行的，所述密封树脂被填充在所述布线衬底上的所述多个半导体芯片之间，使所述多个半导体芯片的表面暴露。
5.一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从布线衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过用密封树脂密封所述多个半导体芯片来形成多个半导体器件；
e.通过从密封树脂一侧切分这些半导体器件但是保留硅衬底从而使获得半导体器件个体；
f.将每个半导体器件个体与硅衬底剥离，从而使所述硅衬底与所述可剥离树脂层被分开。
6.如权利要求5所述的半导体器件制造方法，其中所述步骤d)是采用包括上模具和下模具在内的模具在单个步骤中密封所述多个半导体芯片的步骤，并且所述步骤d)的执行是用沿着所述上模具的与所述多个半导体芯片相对的一面设置的弹性片来进行的，所述密封树脂被填充在所述布线衬底上的所述多个半导体芯片之间，使所述多个半导体芯片的表面暴露。
7.一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从硅衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过用密封树脂密封所述多个半导体芯片来形成多个半导体器件；
e.通过磨削工艺使硅衬底变薄；
f.将这些半导体器件与所述硅衬底剥离，所述可剥离树脂层贴在该薄化硅衬底上，从而使硅衬底与可剥离树脂层被分开；
g.通过切分这些半导体器件来获得半导体器件个体；并且
h.通过形成贯穿可剥离树脂层的孔或通过除去该可剥离树脂层来使设在布线衬底上的端子暴露出来。
8.如权利要求7所述的半导体器件制造方法，其中所述步骤d)是采用包括上模具和下模具在内的模具在单个步骤中密封所述多个半导体芯片的步骤，并且所述步骤d)的执行是用沿着所述上模具的与所述多个半导体芯片相对的一面设置的弹性片来进行的，所述密封树脂被填充在所述布线衬底上的所述多个半导体芯片之间，使所述多个半导体芯片的表面暴露。
9.一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易与布线衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过用密封树脂密封所述多个半导体芯片来形成多个半导体器件；
e.通过磨削工艺使硅衬底变薄；
f.将这些半导体器件与所述硅衬底剥离，所述可剥离树脂层贴在该薄化硅衬底上，从而使硅衬底与可剥离树脂层被分开；并且
g.通过切分这些半导体器件来获得半导体器件个体。
10.如权利要求9所述的半导体器件制造方法，其中所述步骤d)是采用包括上模具和下模具在内的模具在单个步骤中密封所述多个半导体芯片的步骤，并且所述步骤d)的执行是用沿着所述上模具的与所述多个半导体芯片相对的一面设置的弹性片来进行的，所述密封树脂被填充在所述布线衬底上的所述多个半导体芯片之间，使所述多个半导体芯片的表面暴露。
11.一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从硅衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过将绝缘树脂填充在所述多个半导体芯片和布线衬底之间来形成多个半导体器件；
e.将一种框架形部件粘附在硅衬底上，使该框架形部件包围着所述多个半导体器件中的每一个，该框架形部件由其刚度比布线衬底更高的材料制成；
f.通过从框架形部件一侧切分这些半导体器件但是保留硅衬底，从而获得半导体器件个体；
g.将每个半导体器件个体与所述硅衬底剥离，从而使所述硅衬底和所述可剥离树脂层被分开；并且
h.通过形成贯穿可剥离树脂层的孔或通过除去所述可剥离树脂层来使设在布线衬底上的端子暴露出来。
12.如权利要求11所述的半导体器件制造方法，其中在所述框架形部件粘附之后，将树脂填充在所述框架形部件和所述半导体芯片之间。
13.一种采用布线衬底的半导体器件制造方法，该方法包括以下步骤：
a.在硅衬底上形成一层可剥离树脂层，该可剥离树脂层的粘附性使得容易从布线衬底剥离；
b.在所述可剥离树脂层上形成布线衬底；
c.在所述布线衬底上安装多个半导体芯片；
d.通过将绝缘树脂填充在所述多个半导体芯片和所述布线衬底之间来形成半导体器件；
e.将框架形部件粘接在所述硅衬底上，使所述框架形部件包围着所述多个半导体器件中的每一个，所述框架形部件由刚性大于所述布线衬底的材料制成；
f.通过磨削工艺使硅衬底变薄；
g.剥离这些半导体器件，同时所述可剥离树脂层贴在被所述步骤f)变薄的该硅衬底上，从而使布线衬底与可剥离树脂层分开；并且
h.通过切分这些半导体器件而获得半导体器件个体。
14.如权利要求13所述的半导体器件的制造方法，其中在所述框架形部件粘附之后，将树脂填充在所述框架形部件和所述半导体芯片之间。
15.一种半导体器件，该器件包括：
一个薄膜多层衬底；
安装在所述薄膜多层衬底上的至少一个半导体芯片；
一个与所述薄膜多层衬底连接的封装衬底；以及
设在封装衬底上的外部连接端子，
其中所述薄膜多层衬底固定在所述封装衬底上。
16.如权利要求15所述的半导体器件，其中将散热部件安装在所述半导体芯片的第一表面上，该第一表面与所述半导体芯片的与所述布线衬底相对的第二表面相反。
CNB031204309A 2002-05-24 2003-03-14 半导体器件及其制造方法 Expired - Fee Related CN1264207C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP151050/2002 2002-05-24
JP2002151050A JP3825370B2 (ja) 2002-05-24 2002-05-24 半導体装置の製造方法
JP2002235524A JP3892774B2 (ja) 2002-08-13 2002-08-13 半導体装置の製造方法
JP235524/2002 2002-08-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB200610089954XA Division CN100524669C (zh) 2002-05-24 2003-03-14 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN1461050A CN1461050A (zh) 2003-12-10
CN1264207C true CN1264207C (zh) 2006-07-12

Family

ID=29552362

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031204309A Expired - Fee Related CN1264207C (zh) 2002-05-24 2003-03-14 半导体器件及其制造方法

Country Status (4)

Country Link
US (3) US6794273B2 (zh)
KR (1) KR100810673B1 (zh)
CN (1) CN1264207C (zh)
TW (1) TW594958B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663748B (zh) * 2007-03-19 2011-02-09 株式会社理光 功能元件封装及其制造方法

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
EP1629531A2 (en) * 2003-04-02 2006-03-01 Koninklijke Philips Electronics N.V. Method of manufacturing a flexible electronic device and flexible device
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
TWI233188B (en) * 2003-10-07 2005-05-21 United Microelectronics Corp Quad flat no-lead package structure and manufacturing method thereof
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
US7241642B2 (en) * 2004-01-30 2007-07-10 Intel Corporation Mounting and dicing process for wafers
US7262121B2 (en) * 2004-07-29 2007-08-28 Micron Technology, Inc. Integrated circuit and methods of redistributing bondpad locations
JP4875844B2 (ja) * 2004-11-25 2012-02-15 ローム株式会社 半導体装置の製造方法
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
WO2006104019A1 (en) 2005-03-28 2006-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
WO2007010863A1 (ja) * 2005-07-15 2007-01-25 Ryo Takatsuki 集積回路チップ部品及びマルチチップモジュールとそれらの集積構造とそれらの製造方法
US7759167B2 (en) * 2005-11-23 2010-07-20 Imec Method for embedding dies
TWI285424B (en) * 2005-12-22 2007-08-11 Princo Corp Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device
US7545042B2 (en) * 2005-12-22 2009-06-09 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
GB0602410D0 (en) * 2006-02-07 2006-03-15 Filtronic Compound Semiconduct A method of bonding a semiconductor wafer to a support substrate
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US8051557B2 (en) * 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
KR100805092B1 (ko) * 2006-05-10 2008-02-21 주식회사 네패스 적층형 다중칩 패키지 및 그 제조 방법
TWI381433B (zh) * 2006-07-27 2013-01-01 Princo Corp 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法
US7569422B2 (en) * 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
CN100485909C (zh) * 2006-08-18 2009-05-06 巨擘科技股份有限公司 结合ic整合基板与载板的结构及其与电子装置的制造方法
CN101127343B (zh) * 2006-08-18 2010-12-15 巨擘科技股份有限公司 结合ic整合基板与载板的结构及其制造方法与电子装置的制造方法
TWI326908B (en) * 2006-09-11 2010-07-01 Ind Tech Res Inst Packaging structure and fabricating method thereof
JP2008166438A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8338267B2 (en) * 2007-07-11 2012-12-25 Sematech, Inc. Systems and methods for vertically integrating semiconductor devices
JP5408848B2 (ja) 2007-07-11 2014-02-05 株式会社ジャパンディスプレイ 半導体装置の製造方法
US7955953B2 (en) * 2007-12-17 2011-06-07 Freescale Semiconductor, Inc. Method of forming stacked die package
JP4627775B2 (ja) * 2007-12-27 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法。
US8124471B2 (en) * 2008-03-11 2012-02-28 Intel Corporation Method of post-mold grinding a semiconductor package
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2010166025A (ja) * 2008-12-19 2010-07-29 Panasonic Corp 実装構造
TWI419091B (zh) * 2009-02-10 2013-12-11 Ind Tech Res Inst 可轉移的可撓式電子裝置結構及可撓式電子裝置的製造方法
JP5436906B2 (ja) * 2009-03-26 2014-03-05 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US20100327465A1 (en) * 2009-06-25 2010-12-30 Advanced Semiconductor Engineering, Inc. Package process and package structure
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
TWI436470B (zh) 2009-09-30 2014-05-01 Advanced Semiconductor Eng 封裝製程及封裝結構
CN102044447B (zh) * 2009-10-20 2013-01-02 日月光半导体制造股份有限公司 封装工艺及封装结构
JP5543754B2 (ja) * 2009-11-04 2014-07-09 新光電気工業株式会社 半導体パッケージ及びその製造方法
US7927919B1 (en) * 2009-12-03 2011-04-19 Powertech Technology Inc. Semiconductor packaging method to save interposer
KR101856429B1 (ko) 2010-03-31 2018-05-09 에베 그룹 에. 탈너 게엠베하 양면에 칩이 장착되는 웨이퍼를 제작하기 위한 방법
TWM399432U (en) * 2010-09-30 2011-03-01 Chipbond Technology Corp Thermally enhanced thin flip-chip package
JP5792958B2 (ja) * 2011-01-13 2015-10-14 キヤノン株式会社 放射線撮像装置、放射線撮像システム及び放射線撮像装置の製造方法
US8803269B2 (en) 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
US8828848B2 (en) * 2011-12-16 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure and method of fabrication thereof
US9620430B2 (en) * 2012-01-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Sawing underfill in packaging processes
JP5903920B2 (ja) 2012-02-16 2016-04-13 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810958B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9349663B2 (en) * 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
KR102017086B1 (ko) * 2012-07-27 2019-09-03 삼성디스플레이 주식회사 도너 기판 및 도너 기판을 이용한 유기 발광 표시 장치의 제조 방법
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
KR101411813B1 (ko) * 2012-11-09 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9111912B2 (en) * 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US20150287697A1 (en) * 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
JP6649770B2 (ja) * 2014-02-21 2020-02-19 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
TWI560827B (en) * 2014-09-15 2016-12-01 Siliconware Precision Industries Co Ltd Semiconductor package and its carrier structure and method of manufacture
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
US10134670B2 (en) * 2015-04-08 2018-11-20 International Business Machines Corporation Wafer with plated wires and method of fabricating same
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
JP6834121B2 (ja) * 2015-09-17 2021-02-24 味の素株式会社 配線板の製造方法
EP3171399B1 (en) * 2015-11-18 2020-06-03 IMEC vzw Method for singulating a stack of semiconductor wafers
TWI652778B (zh) * 2016-01-27 2019-03-01 艾馬克科技公司 半導體封裝以及其製造方法
FR3051971B1 (fr) 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
US9670061B1 (en) * 2016-09-12 2017-06-06 International Business Machines Corporation Flexible electronics for wearable healthcare sensors
TWI621231B (zh) * 2016-12-13 2018-04-11 南茂科技股份有限公司 晶片封裝結構的製作方法與基板結構
US10535591B2 (en) * 2017-08-10 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US10474600B2 (en) 2017-09-14 2019-11-12 Samsung Electronics Co., Ltd. Heterogeneous accelerator for highly efficient learning systems
TWI631676B (zh) * 2017-12-08 2018-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
US20190363039A1 (en) * 2018-05-22 2019-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing process
JP7236464B2 (ja) * 2018-12-18 2023-03-09 三井金属鉱業株式会社 積層シート及びその使用方法
WO2020132801A1 (zh) * 2018-12-24 2020-07-02 深圳市柔宇科技有限公司 电子器件及其制作方法
TWI712135B (zh) * 2019-09-16 2020-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN111128751B (zh) * 2019-10-25 2022-02-25 桂林电子科技大学 中介层的制造方法
KR102536590B1 (ko) * 2020-03-27 2023-05-26 주식회사 네패스라웨 반도체 패키지 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
CA2205107A1 (en) * 1996-05-10 1997-11-10 Eugenia Ribeiro De Sousa Fidalgo Leitao Implant material and process for producing it
JPH1041611A (ja) * 1996-07-18 1998-02-13 Matsushita Electric Ind Co Ltd プリント配線板の製造方法及びプリント配線板
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10294548A (ja) * 1997-04-22 1998-11-04 Matsushita Electric Ind Co Ltd プリント配線板の製造方法およびそれを用いたプリント配線板
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
JP2000164467A (ja) * 1998-11-20 2000-06-16 Nippon Chemicon Corp 電解コンデンサ
JP3860380B2 (ja) 1999-04-06 2006-12-20 富士通株式会社 配線基板及びこれを使用したチップモジュール
JP3833858B2 (ja) * 1999-08-23 2006-10-18 ローム株式会社 半導体装置およびその製造方法
EP1091388A3 (en) * 1999-10-06 2005-09-21 Ebara Corporation Method and apparatus for cleaning a substrate
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2001226650A (ja) 2000-02-16 2001-08-21 Nitto Denko Corp 放射線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
JP4701506B2 (ja) 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
JP3502036B2 (ja) * 2000-11-08 2004-03-02 シャープ株式会社 半導体素子の製造方法および半導体素子
WO2002061827A1 (fr) * 2001-01-31 2002-08-08 Sony Corporation DISPOSITIF à SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
FR2823012B1 (fr) * 2001-04-03 2004-05-21 Commissariat Energie Atomique Procede de transfert selectif d'au moins un element d'un support initial sur un support final
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663748B (zh) * 2007-03-19 2011-02-09 株式会社理光 功能元件封装及其制造方法

Also Published As

Publication number Publication date
KR20030091022A (ko) 2003-12-01
CN1461050A (zh) 2003-12-10
US6794273B2 (en) 2004-09-21
US20030219969A1 (en) 2003-11-27
US20080261336A1 (en) 2008-10-23
TW594958B (en) 2004-06-21
US20040232549A1 (en) 2004-11-25
KR100810673B1 (ko) 2008-03-07
US7754534B2 (en) 2010-07-13
TW200307358A (en) 2003-12-01

Similar Documents

Publication Publication Date Title
CN1264207C (zh) 半导体器件及其制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1210792C (zh) 半导体器件及其制造方法
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1185702C (zh) 半导体封装的制造方法和集合电路基板
CN1112724C (zh) 半导体器件及其制造方法
CN1320964A (zh) 半导体器件及其制造方法
CN101055857A (zh) 半导体器件及其制造方法
CN1241244C (zh) 半导体元件的安装方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1875481A (zh) 半导体装置及其制造方法
CN1694248A (zh) 半导体器件及其制造方法
CN1119345A (zh) 半导体装置及其制作方法
CN1599047A (zh) 半导体集成电路器件的制造方法
CN1893051A (zh) 半导体器件
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1977384A (zh) 用于封装集成电路器件的方法和设备
CN1527370A (zh) 半导体器件的制造方法
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1568546A (zh) 半导体器件及其制造方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1638076A (zh) 半导体芯片及其制造方法、和半导体装置
CN1601727A (zh) 中间芯片模块、半导体器件、电路基板、电子设备
CN1836325A (zh) 用于封装集成电路器件的方法和设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150519

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150519

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060712

Termination date: 20170314

CF01 Termination of patent right due to non-payment of annual fee