CN101663748B - 功能元件封装及其制造方法 - Google Patents

功能元件封装及其制造方法 Download PDF

Info

Publication number
CN101663748B
CN101663748B CN2008800090922A CN200880009092A CN101663748B CN 101663748 B CN101663748 B CN 101663748B CN 2008800090922 A CN2008800090922 A CN 2008800090922A CN 200880009092 A CN200880009092 A CN 200880009092A CN 101663748 B CN101663748 B CN 101663748B
Authority
CN
China
Prior art keywords
function element
potted component
wiring portion
silicon substrate
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800090922A
Other languages
English (en)
Other versions
CN101663748A (zh
Inventor
佐藤幸人
乔尔格·弗罗梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Association For Advancement Of Application Research
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Ricoh Co Ltd
Original Assignee
Fraunhofer Association For Advancement Of Application Research
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Association For Advancement Of Application Research, Ricoh Co Ltd filed Critical Fraunhofer Association For Advancement Of Application Research
Publication of CN101663748A publication Critical patent/CN101663748A/zh
Application granted granted Critical
Publication of CN101663748B publication Critical patent/CN101663748B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种功能元件封装，其包括：硅衬底(41a)，该硅衬底具有功能元件，所述功能元件具有活动部分(42)和传感器其中之一；密封元件(43)，该密封元件与所述硅衬底(41a)相结合，以气密密封所述功能元件并在其中形成气密密封的空间(43a)，且所述密封元件在其高度方向上包括台阶部分(43c)；第一布线部分(44)，该第一布线部分与所述功能元件相连接并且从所述气密密封的空间(43c)延伸到其外侧；第二布线部分(46)，该第二布线部分(46)与所述第一布线部分(44)不同，且从所述台阶部分(43c)延伸到所述密封元件(43)的上表面(43’)；以及凸块(48)，该凸块处于所述密封元件(43)的上表面上的第二布线部分(46)上，其中，在外侧延伸的所述第一布线部分(44)朝向所述气密密封的空间(43a)弯曲，并且经由光敏元件与所述台阶部分(43c)上的第二布线部分(46)相连接。

Description

功能元件封装及其制造方法 
与相关申请的横向参考 
本申请基于2007年3月19日提交的日本专利申请第2007-70292号以及2008年1月24日提交的日本专利申请第2008-13249号，并要求二者的优先权，它们的公开内容通过引用整体结合于此。 
技术领域
本发明涉及一种功能元件封装，该功能元件封装具有活动部分或传感器，且对其采用微型机电系统(MEMS)技术；并且本发明涉及一种该功能元件封装的制造方法。 
背景技术
已经已知一种MEMS器件，其中，具有活动部分或传感器的功能元件通过显微机械加工工艺形成在硅衬底上。通过半导体工艺MEMS器件可以一同在硅衬底上制造，从而更有利于其尺寸减小。而且，它具有各种优点，如多功能、低功耗、低成本、可靠，这已经导致在近年来对其进行新的大规模研发。 
MEMS器件已经实际应用于安装在汽车和蜂窝电话中的加速度传感器、角速度传感器、倾斜传感器、流量传感器、压力传感器、用于显示器的光学开关、用于投影仪的光学扫描仪等的各个部件，或者已经研发了它们的样机。 
功能元件由硅显微结构和精细布线构成，硅显微结构作为薄膜或者微小间隙。由此，功能元件的操作易于受到外部温度或湿度或粒子变化或污染的影响而改变。为了保护功能元件免受这种外界变化的影响而保持稳定操作，通过封装将其气密密封并将其与外侧环境完全隔离。 
取决于功能元件的类型，例如，功能元件内的气密密封空间可以减压或者充以惰性气体。通常，在用于加速度传感器、光学扫描仪等具有高速振动的装置中的MEMS器件内，气密密封空间被减压，以便减小作用于器 件操作的气态物质的粘性阻力。 
气密密封的封装需要具有如下的功能和形式，即，该封装保护内侧的功能元件，并保持其性能，并且尺寸小而易于安装，并且在气密密封空间的外侧放置电极，来通过静电、电磁力、压电元件等驱动功能元件。 
日本专利申请公开说明书第2005-109221号和第2005-341162号公开了一种的方法，来通过引线接合(wire bonding)或倒装焊接(flip-chip bonding)将封装的MEMS安装到印刷电路板上。 
图1A、1B示出通过引线接合封装的例子。该视图显示了硅衬底1、在硅衬底1上的具有活动部分或传感器的功能元件2、密封元件3、从功能元件2延伸的布线部分4以及气密密封的空间5。 
该布线部分4由一部分硅衬底1制成，该部分硅衬底通过氧化物膜、狭缝等与其绝缘。布线部分4从气密密封的空间5通过与密封元件3的结合平面延伸到外侧。电极焊盘6和接合引线7形成在布线部分4的上暴露部分4’、气密密封空间5的外侧。接合引线7由于其布线柔性和可靠性、在未示出的印刷电路板等上的低成本安装性而得到广泛使用。 
图2示出通过倒装焊接封装的例子。该视图显示了硅衬底11、在硅衬底11上具有活动部分或传感器的功能元件12、密封元件13、从功能元件12延伸的布线部分14和气密密封的空间15。 
布线部分14各自由一部分硅衬底11制成，该部分硅衬底通过氧化物膜、狭缝等与其绝缘。布线部分16透过硅衬底11而延伸到其外侧。下凸块金属17和凸块18形成在延伸的布线部分16上。 
根据倒装焊接方法，从功能元件12延伸的布线部分16设置在封装的MEMS器件的表面上，以便可以减小MEMS器件在印刷电路板等上被封装的面积，这与引线接合方法不同，在后者中，引线部分围绕MEMS器件的芯片的周边设置。 
要指出的是本发明的申请人提交过与本申请类似的专利申请(日本专利申请公开说明书第2005-43612号)，该申请公开了光学扫描设备，其中用于气密密封振动镜的电极焊盘通过焊料球(solder ball)与底部衬底的引线端子连接。 
引线接合存在的问题在于因为接合引线7朝向硅衬底1的外侧延伸超过MEM器件芯片的封装区域，难于将大量这种MEMS器件芯片以高密度 安装在印刷电路板的电路元件之间的微小空间内。 
同时，倒装焊接方法也具有一些问题。即：难于形成如下的结构，该结构为：从功能元件12延伸的布线部分14布置在封装的MEMS器件的表面上。为了通过穿透将电极从气密密封的空间嵌入到硅衬底11内，例如，由于嵌入的电极和硅衬底11的交界面上的缺陷，以及二者之间热膨胀系数的差异，导致在其中会发生泄漏。 
此外，高密度等离子体干蚀刻用于在硅衬底11内形成通孔。但是，其上形成功能元件12或与硅衬底11结合的密封元件13的硅衬底11通常具有几微米的非常小的厚度，因此，需要非常多时间来蚀刻它们。从而，除非大量的硅衬底11同时进行蚀刻工艺，MEMS器件芯片的制造成本必然会增加。此外，对具有抗蚀特性的蚀刻掩模的类型和厚度的选择存在限制。 
此外，对用于电极的金属材料还存在其他限制，并且它们必须是具有低熔点的金属材料。这是由于为了形成电极，需要通过使熔融的金属在真空状态下与通孔相接触或者通过将熔融金属滴入其中，用导电金属材料填充通孔。 
鉴于解决上述问题，已经提出将倒装焊接与引线接合相结合来将布线部分与功能元件封装表面上的凸块相连接，而不形成穿过电极(pass-through electrode)。 
图3A、3B示出倒装焊接和引线接合相结合的例子。该视图示出包括硅衬底21、在硅衬底21上形成的具有活动部分或传感器的功能元件22、密封元件23、从功能元件22延伸的布线部分24和气密密封的空间25的功能元件封装。 
布线部分24各自由一部分硅衬底构成，该部分硅衬底通过氧化物膜、狭缝等与其绝缘。布线部分24从气密密封的空间25通过密封元件23的结合表面延伸到外侧。电极焊盘26形成在布线部分24的上暴露部分24’，且另一电极焊盘27形成在密封元件23的表面23’上。在电极焊盘27上形成凸块28。电极焊盘26、27通过树脂30保护的接合引线29相连接。 
通过这种结构，可以同时实现引线接合的布线柔性和可靠性的优点，以及倒装焊接的将封装面积保持在MEMS器件芯片之内的优点。 
但是，在上述结合的倒装焊接和引线接合方法中仍存在问题，即：需要固定且保护接合引线29的树脂30从密封元件的表面23’凸出，并且竖立在通过表面23’上的凸块28将封装安装到印刷电路板上的路径中(见图3B)。这使得精确且可靠地设定凸块侧上封装的高度变得困难。在图3B中，Pr表示印刷电路板而Pr’表示布线部分。 
发明内容
为了解决上述问题，本发明的目的在于提供一种可靠的功能元件封装，在将引线接合和倒装焊接方法一起用于实现布线柔性并防止封装面积增加时，根据本发明的功能元件封装具有简单的结构，能够消除现有技术的上述问题， 
根据本发明的一个方面，功能元件封装包括：硅衬底，在该硅衬底上形成功能元件；具有活动部分和传感器其中一个的功能元件；密封元件，该密封元件与所述硅衬底结合以气密密封所述功能元件并在其中形成气密密封的空间，且在其高度方向上包括台阶部分；第一布线部分，该第一布线部分与功能元件相连接并从气密密封的空间延伸到其外侧；第二布线部分，该第二布线部分与第一引线部分不同，并且从所述台阶部分延伸到所述密封元件的上表面；以及在所述密封元件的上表面上的第二布线部分上的凸块，其中，在外侧延伸的第一布线部分朝向气密密封的空间弯曲，并且通过光敏元件与所述台阶部分上的第二布线部分相连接。 
根据本发明的另一方面，在所述功能元件封装中，所述光敏元件是接合引线。 
根据本发明的另一方面，在所述功能元件封装中，所述密封元件具有从上表面向台阶部分的倾斜外周壁。 
根据本发明的另一方面，在所述功能元件封装中，所述密封元件具有从上表面向台阶部分的倾斜外周壁，和从所述台阶部分向所述第一布线部分的上暴露部分的竖直外周壁。 
根据本发明的另一方面，在所述功能元件封装中，所述台阶部分形成在所述密封元件的端部。 
根据本发明的另一方面，在所述功能元件封装中，所述密封元件具有通孔，且所述台阶部分围绕所述通孔形成。 
根据本发明的另一方面，在所述功能元件封装中，将所述台阶部分上的第二布线部分与所述第一布线部分相连接的接合引线用树脂材料保护，且所述树脂材料填充在所述通孔中，以便不从所述密封元件的上表面凸出。 
根据本发明的另一方面，在所述功能元件封装中，所述密封元件由玻璃制成。 
根据本发明的另一方面，在所述功能元件封装中，所述密封元件由硅材料制成。 
根据本发明的另一方面，在所述功能元件封装中，所述气密密封的空间被减压。 
根据本发明的另一方面，在所述功能元件封装中，所述气密密封的空间被填充有惰性气体。 
根据本发明的另一方面，在所述功能元件封装中，其上形成功能元件的硅衬底通过中间粘接剂层与所述密封元件接合。 
根据本发明的另一方面，在所述功能元件封装中，其上形成功能元件的硅衬底直接与所述密封元件接合。 
根据本发明的另一方面，提供了一种功能元件封装的制造方法，该功能元件封装包括：其上形成功能元件的硅衬底，该功能元件具有活动部分和传感器中的一个；与硅衬底结合以气密密封所述功能元件并在其中形成气密密封的空间的密封件，所述密封件在其高度方向上包括台阶部分；与功能元件连接并从气密密封的空间延伸到其外侧的第一布线部分；与第一布线部分不同且从所述台阶部分延伸到所述密封元件的上表面的第二布线部分；以及在所述密封元件上表面上的第二布线部分上的凸块，其中，延伸到外侧的第一布线部分朝向气密密封的空间弯曲，以经过光敏元件与所述台阶部分上的第二布线部分连接。所述方法包括通过各向异性湿蚀刻形成密封元件的从上表面向台阶部分的倾斜外周壁的步骤。 
根据本发明的另一方面，所述制造方法还包括：通过硅各向异性蚀刻同时形成气密密封的空间和台阶部分的步骤。 
根据本发明的另一方面，提供了另一种功能元件封装的制造方法，该方法包括如下步骤：通过将其上形成大量上述密封元件的晶片与其上形成大量包括功能元件的显微结构的晶片相结合，而制造其上具有大量功能元 件封装的结合晶片；以及沿着功能元件封装的轮廓切割所述结合晶片。 
本发明的有益效果 
在根据本发明一个优选实施方式的功能元件封装中，延伸到气密密封的空间外侧的第一布线部分朝向气密密封的空间弯曲，并且通过光敏元件与台阶部分上的第二布线部分相连接。通过这种结构，防止光敏元件布设在功能元件封装的外侧，从而有可能以低成本、更高的密度将功能元件封装可靠地安装在微小的电路板上。 
在根据本发明另一优选实施方式的功能元件封装中，通过利用光敏元件为接合引线，有可能以简单结构提供可靠的功能元件封装，在一同采用引线接合和倒装焊接来实现布线柔性和防止封装面积增大时，其可以消除现有技术的问题。 
在根据本发明另一优选实施方式的功能元件封装中，第二布线部分的膜形成被制成为具有良好的阶梯覆盖，从而减小了导电故障的发生，由此实现可靠封装。 
在根据本发明的另一优选实施方式的功能元件封装中，所述功能元件封装被构造成密封元件具有从上表面到台阶部分倾斜的外周壁以及从台阶部分到第一布线部分的上暴露部分的竖直外周壁。通过这种结构，第二布线部分的膜形成被制成为具有良好的阶梯覆盖，从而减小了导电故障的发生，并且填充到上暴露部分内的介质量也可以减少，由此实现封装成本降低的有益效果。 
在根据本发明的另一优选实施方式的功能元件封装中，由于台阶部分形成在密封元件的端部，有可能降低密封元件的制造成本。 
在根据本发明的另一优选实施方式的功能元件封装中，台阶部分形成在密封元件的通孔内，使得它能够调节填充介质，如树脂或导电剂的量，使之不从所述通孔凸出。另外，还有可能防止外部填充介质围绕通孔累积在台阶部分中，并且从密封元件的表面凸出，这使得功能元件封装以相对于高度方向的高精度安装到印刷电路板上。 
在根据本发明的另一优选实施方式的功能元件封装中，保护接合引线的树脂材料填充到通孔内，以便不从其上表面凸出，这导致相对于其高度方向在功能元件在印刷电路板上的封装精度方面进一步提高。 
在根据本发明的另一优选实施方式的功能元件封装中，由于密封元件 由玻璃制成，使得它可以应用于光学功能元件，如光学扫描仪或光学开关，使得功能元件的可应用性得以提高。 
在根据本发明的另一优选实施方式的功能元件封装中，密封元件由硅形成，这改进了它的加工性并使得能够以低成本提供高精度功能元件封装。 
在根据本发明的另一优选实施方式的功能元件封装中，气密密封的空间的减压可以减小气态物质的粘性阻力，导致实现功能元件高速、高精度工作的有益效果。 
在根据本发明的另一优选实施方式的功能元件封装中，气密密封的空间被填充以惰性气体，使得表示共振特性的Q(质量)因数被抑制为较低，利于功能元件的操作控制。 
在根据本发明的另一优选实施方式的功能元件封装中，由于密封元件和硅衬底的接合表面不需要具有高平坦性和清洁性，功能元件封装可被采用于各种衬底材料、形状和形式。 
在根据本发明的另一优选实施方式的功能元件封装中，硅衬底和密封元件直接彼此结合。因此，这种功能元件封装可应用于在密封元件和功能元件之间需要高距离精度的用途。 
在根据本发明的另一优选实施方式的功能元件封装制造方法中，从密封元件的上表面到台阶部分的倾斜壁是通过各向异性湿蚀刻形成，这使得在倾斜壁形成过程中，大量密封元件可以批处理，由此降低了其制造成本。 
在根据本发明的另一优选实施方式的功能元件封装制造方法中，气密密封的空间和台阶部分通过各向异性蚀刻硅衬底同时形成，使得在多个制造过程中，大量功能元件封装可以批处理，由此显著降低其制造成本。 
根据本发明另一优选实施方式，功能元件封装的另一制造方法包括如下步骤：通过将其上形成大量相当于密封元件的区域的晶片与其上形成大量包括功能元件的显微结构的晶片相结合，而制造其上具有大量功能元件封装的结合晶片；以及沿着功能元件封装的轮廓切割所述结合晶片以获得单个功能元件。以这种方式，有可能一起结合和处理大量的功能元件封装，并显著降低其制造成本。 
附图说明
图1A是根据引线接合封装的一个例子沿着图1B中的线A到A’截取的现有技术的功能元件封装的横截面图，而图1B示出其平面图； 
图2是根据通过倒装焊接方法封装的一个示例的现有技术功能元件封装的横截面图； 
图3A是根据引线接合和倒装焊接二者封装的示例的现有技术功能元件封装在封装于印刷板之前的横截面图；而图3B是在封装于印刷板之后的横截面图； 
图4A是根据本发明第一实施方式的功能元件封装的平面图，图4B是沿着图4A的线B到B’的横截面图，而图4C是图4B的功能元件封装在印刷板上的横截面图； 
图5A是图4B的功能元件封装的改型的局部横截面图，而图5B是其另一改型的横截面图； 
图6A到6K是根据用于制造根据本发明第一实施方式的功能元件封装的制造过程的解释图，而图6I是沿着图7A的线C至C’截取的密封元件的横截面图； 
图7A示出具有图6I的连接布线部分的密封元件的前表面，而图7B示出其后表面； 
图8A是根据本发明第二实施方式的功能元件封装的平面图，而图8B是沿着图8A的线D至D’截取的横截面图； 
图9A到9J是用于制造根据本发明第二实施方式的功能元件封装的密封元件的过程的解释图，图9J是沿着图10A的线E至E’截取的密封元件的横截面图； 
图10A示出具有图6J的连接布线部分的密封元件的前表面，而图10B是其后表面； 
图11示出根据本发明第三实施方式的功能元件封装的横截面结构； 
图12示出根据本发明第四实施方式的功能元件封装的横截面结构； 
图13A到13F是根据本发明第五实施方式用于制造功能元件封装的密封元件的过程的解释图； 
图14A到14B是根据本发明第六实施方式用于制造功能元件封装的密封元件的过程的解释图，图14A倾斜地示出在其上具有大量密封元件的圆 形晶片和其上具有大量显微结构的圆形晶片结合之前的两个圆形晶片，而图14B示出结合之后的两个圆形晶片；以及 
图15是图14B的结合晶片和单个放大的密封元件的平面图。 
具体实施方式
下面，参照附图描述功能元件封装及其制造方法的实施方式。 
(第一实施方式) 
图4B示出根据本发明第一实施方式的功能元件封装的横截面图。该功能元件封装包括硅衬底41a、41b，它们通过1微米厚度的热氧化物膜41c彼此结合，并且具有200微米的总厚度和低电阻。 
在硅衬底41a上，通过干蚀刻切割硅衬底41a而形成活动部分42。厚度1微米的未示出的热氧化物膜形成在密封元件43的表面上，并且经过热氧化物膜与硅衬底43直接结合。密封元件43由厚度525微米的硅衬底制成。 
密封元件43包括非刚性空间(non-rigid space)(气密密封的空间)43a，和通孔43b，其中所述空间43a深度为200微米，足够活动部分42工作，且所述通孔43b使得用于驱动活动部分42的电极设置到所述空间的外侧。非刚性空间43a和通孔43b通过干蚀刻利用高密度等离子体形成。 
硅衬底41a的结合表面41a’与密封元件43结合，且在相对侧上的硅衬底41b的结合表面41”与密封元件41阳极结合，所述密封元件41由厚度300微米的 
Figure G2008800090922D00091
玻璃衬底形成。活动部分42由两个密封元件43、41气密密封，且其内侧的空间保持减压。 
活动部分42与布线部分44(第一布线部分)连接，该第一布线部分由具有低阻抗的硅衬底制成，并且通过热氧化物膜41c和穿透硅衬底41a的宽度50微米的未示出的狭缝与硅衬底41a、41b绝缘。 
通孔43b形成在密封元件43的不包括非刚性空间43a的区域内，每个通孔由大开口43b’和小开口43b”构成。布线部分44通过密封元件43的结合表面41a’局部延伸到非刚性空间43a的外侧。布线部分44在非刚性空间43a的外侧的部分形成面对小开口43b”的上暴露部分44’。在上暴露部分44’上，形成电极焊盘45，该电极焊盘45作为薄金属膜，通过用金属掩模 溅射而形成。 
通孔43b各自具有外周壁，在该外周壁上通过高密度等离子体的干蚀刻在比结合表面高200微米的位置处形成台阶部分43c。如图4A所示，在外周壁的一部分上，连接布线部分(第二布线部分)46从台阶部分43c向密封元件43的上表面43’形成为薄金属膜。连接布线部分46通过利用金属掩模溅射而形成。 
在台阶部分43c上的布线端子46’通过接合引线47与电极焊盘45相连接。通孔43b用树脂49填充，以覆盖接合引线47。Au-Sn合金制成的凸块48形成在密封元件43的上表面43’上的布线端子46’上。如图4C所示，功能元件封装通过凸块48安装并结合到印刷板Pr上。如上所述，延伸到非刚性空间43a外侧的布线部分44经由接合引线47向非刚性空间43a弯曲，以便与台阶部分43c上的连接布线部分46相连接。 
接着，参照图6描述图4、5中所示的具有台阶部分的密封元件43的制造方法。 
图6A示出厚度为525微米的硅衬底51，该硅衬底具有镜面抛光的上表面和下表面。上表面S1用经构图的抗蚀膜覆盖。该图案与非刚性空间43a和小开口43b”的形状相对应。然后，利用抗蚀剂作为掩模，如图6B所示，利用SF6和C4F8气体，硅衬底51经受高密度等离子体蚀刻200微米那么深，由此，形成对应于非刚性空间43a的空腔43a’和对应于小开口43b”的空腔43b”(与小开口使用相同的附图标记)。 
在图6C中，通过O2灰化过程去除抗蚀膜52。然后，抗蚀膜53在硅衬底5的另一表面S2上形成有图案。该图案对应于大开口43b’的形状。 
接着，在图6E中，硅衬底51的上表面S1用抗蚀膜54’附着到辅助硅衬底54上。在图6F中，利用抗蚀膜53作为掩模，利用SF6和C4F8气体，附着到辅助硅衬底54上的硅衬底51经受高密度等离子体蚀刻325微米那么深。在可以视觉确认形成了小开口(凹槽)43b”时，停止等离子体蚀刻。 
然后与辅助硅衬底54成一体的硅衬底51浸入未示出的丙酮中，以去除辅助硅衬底54并清洁具有通孔43b的硅衬底51，如图6G所示。在图6H中，硅衬底51在湿O2中在1000摄氏度下处理，由此，在硅衬底51的整个表面上形成硅氧化物膜55。如上所述，台阶部分43c通过图6F到6H 中所示的过程形成。 
接着，在图6I中，从通孔43b的台阶部分43c到密封元件3的上表面43’，通过溅射形成连接布线部分46。连接布线部分46由铝(Al)制成。在溅射过程中，密封元件43除具有所形成的连接布线部分的区域外的区域用金属掩盖。图7A示出如此制造的硅衬底51的前表面，而图7示出其后表面。 
接着，密封元件43与硅衬底41a结合，该硅衬底41a与硅衬底41b成一体并且其上形成有功能元件。然后，密封元件41与硅衬底41b结合，如图6J所示。在此，密封元件43通过热氧化物膜55直接与硅衬底41a结合。 
但是，在结合表面41a’的平坦性和清洁性不能被充分确保的情况下，取代通过热氧化物膜55直接结合它们，可以采用其他方式结合，例如，通过中间层，如玻璃料(glass frit)结合密封元件也是可以采用的，只要实现气密密封即可。此外，通过调节结合气氛的压力，非刚性空间43a内侧的压力可以任意设定。 
如图6K所示，凸块48由Au-Sn合金形成，并且形成接合引线47。最后，用树脂49填充通孔43b，如图4A、4B所示。要指出的是凸块48可以由Pb/Sn合金、无铅材料(Sn/Ag、Sn/Cu)或Au-Sn合金外的其他材料形成。 
接着，参照图5A、5B描述功能元件封装的改进例子。 
在图5A中，取代接合引线47，利用作为导电元件47’的导电物(adjective)或者通过电滑移(gliding)形成的薄金属膜，布线部分44与连接布线部分46相连接。 
图5B示出布线部分44如何从非刚性空间43a延伸到外侧的改进例子。在这个例子中，布线部分44由铝(Al)制成，且硅衬底41a经过密封元件44”与密封元件43结合，该密封元件44”由具有低熔点的玻璃制成。通过这种结构，能够在密封元件43和硅衬底41a之间形成间隙H。在将树脂材料注入通孔43b内来保护接合引线47时，这允许树脂材料渗过间隙H，由此防止树脂材料从密封元件43的上表面43’凸出。结果，能够高精度确保密封元件43和印刷电路板Pr之间的空间。于是，图5B所示的功能元件封装适用于具有光学功能元件的器件，该器件需要具有较高的功能 元件封装精度。 
图8A、8B是根据本发明第二实施方式的功能元件封装的解释图。在图中，硅衬底61a、61b形成为总厚度200微米，具有低阻抗且通过1微米厚的热氧化物膜61c与密封元件结合。通过干蚀刻切割硅衬底61a，活动部分62形成在硅衬底61a上。 
用未示出的1微米厚的热氧化物膜覆盖的密封元件63通过热氧化物膜与硅衬底61a的表面相结合。密封元件63由厚度525微米的硅衬底以及通过玻璃料与硅衬底61a结合的密封玻璃制成。 
密封元件63包括深度200微米的非刚性空间(气密密封的空间)63a，用于活动部分62工作，并包括通孔63b，以便将用于驱动活动部分62的电极引到非刚性空间63a的外侧。非刚性空间63a和通孔63b通过在KOH水溶液中各向异性蚀刻而形成。 
硅衬底61a的结合表面61a’与密封元件63相结合，而在相对侧上的硅衬底41b的结合表面61”与密封元件61阳极结合，密封元件61由300微米厚度的 
Figure G2008800090922D00121
玻璃衬底制成。活动部分62由两个密封元件63、61气密密封，且其内侧的空间保持减压。 
活动部分62与布线部分(第一布线部分)64连接，该第一布线部分由具有低阻抗的同一硅衬底制成，并且通过热氧化物膜61c和穿透硅衬底61a的50微米宽的未示出的狭缝与硅衬底61a、61b绝缘。 
通孔63b形成在密封元件中除非刚性空间63a之外的部分内，并且每个通孔由大开口63b’和小开口63b”构成。布线部分64通过密封元件63的结合表面61a’局部延伸到非刚性空间63a的外侧。布线部分64中延伸到非刚性空间63a外侧的部分形成面对小开口63b”的上暴露部分64’。在上暴露部分64’上，形成电极焊盘65，作为薄金属膜，这是通过利用金属掩模的溅射过程而形成的。 
大开口63b’具有锥形壁部分，其倾斜角例如为54.7度。通孔63b各自具有台阶部分63c，这是通过在比结合表面61a’高200微米的位置处，在KOH水溶液中各向异性蚀刻而形成的。连接布线部分(第二布线部分)66形成为在锥形壁部分的一部分上从台阶部分63c到密封元件63的上表面的薄金属膜。连接布线部分66是利用金属掩模通过溅射工艺形成。 
在台阶部分63c上的布线端子66’通过作为光敏元件的接合引线67与 电极焊盘65相连接。要指出的是，在第二实施方式中，通孔63b未用树脂填充来覆盖接合引线67，不同于第一实施方式。Au-Sn合金制成的凸块68形成在密封元件43的上表面63’上的布线端子66’上。功能元件封装通过该凸块68安装并结合到未示出的印刷电路板上。 
接着，参照图9A到9J描述图8A、8B所示的具有台阶部分的密封元件63的制造方法。为了简要的缘故，图9A到9J示出如何在密封元件中形成单个通孔。 
首先，在图9A中，525微米厚的硅衬底71的上表面和下表面被镜面抛光，然后，利用SiH4和氨气，通过低压CVD在其上形成100nm(纳米)厚的SiN膜72。 
在图9B中，硅衬底71上表面S1上的SiN膜72根据非刚性空间63a和小开口63b”的形状构图。 
在图9C，在30wt％的KOH水溶液中，在80摄氏度的温度下，利用SiN膜72作为掩模，硅衬底71经历各向异性蚀刻至200微米深度。由此，形成对应于非刚性空间63a的空腔63a’和对应于小开口63b”的空腔63b”(在此与小开口使用相同的附图标记)。 
在图9D中，硅衬底71被热磷酸盐化，以去除SiN膜72。然后，在图9E中，利用SiH4和氨气，通过低压CVD，SiN膜72被再次形成在其上100nm厚度。 
接着，在图9F中，在上表面S1和下表面S2上的SiN膜74根据大开口63b’的形状构图。然后，在30wt％的KOH水溶液中，在80摄氏度的温度下，利用SiN膜74作为掩模，硅衬底71经历各向异性蚀刻至325微米深度。 
当可视觉确认形成小开口63b”时，停止各向异性蚀刻。由于在蚀刻过程结束时，SiN膜74形成在通孔63b上，可以防止大和小开口63b’和63”的边界形状被蚀刻所扭曲。 
在图9H中，通过热磷酸盐化过程从硅衬底71去除SiN膜74，以清洁硅衬底71。在图9I中，在湿O2中，1000摄氏度下，处理硅衬底71，以在其整个表面上形成热氧化物膜75。 
接着，通过溅射从通孔63b的台阶部分63c到密封元件63的上表面63’，由铝(Al)形成连接布线部分(第二布线部分)76。在溅射时，密封 元件63以金属掩模遮挡，以防止膜形成在连接布线部分之外的区域上。 
图10A示出如此制造的密封元件63的前表面，而图10B示出其后表面。在此，所制造的密封元件63通过热氧化物膜75直接与其上具有功能元件的硅衬底71结合。但是，当结合表面61a’的平坦性和清洁性不能充分确保时，取代通过热氧化物膜结合它们，也可以采用其他方式的结合，例如通过中间层，如玻璃料，结合密封元件，只要实现气密密封即可。要指出的是，密封元件63与硅衬底71相结合的过程与第一实施方式中的相同，因此，省略对它的描述。 
(第三实施方式) 
图11是根据本发明第三实施方式的功能元件封装的横截面图。该视图示出硅衬底81a、81b，它们通过1微米厚度的热氧化物膜81c彼此结合，并且总厚度为200微米且低电阻。通过干蚀刻切割硅衬底81a，活动部分82形成在硅衬底81a上。 
厚度1微米的未示出的热氧化物膜形成在密封元件83上，密封元件83和硅衬底81a通过热氧化物膜彼此结合。密封元件83由厚度525微米的硅衬底制成。 
密封元件83具有200微米深度的非刚性空间(气密密封的空间)83a，供活动部分82工作，并具有通孔83b，以将驱动活动部分82的电极引到非刚性空间的外侧。该非刚性空间83a通过干蚀刻利用高密度等离子体形成，且通孔83b通过结合高密度等离子体干蚀刻和在KOH水溶液中的各向异性蚀刻形成。 
硅衬底81a的结合表面81a’与密封元件83相结合，而在另一侧的硅衬底81b的结合表面81”与密封元件81阳极结合，该密封元件81由300微米厚的 玻璃衬底形成。活动部分82通过两个密封元件83、81气密密封，且其内侧的空间保持减压。 
活动部分82与布线部分84(第一布线部分)相连接，该布线部分84用与硅衬底81a相同低阻抗的硅衬底制成，并且通过热氧化物膜81c和穿透硅衬底81a的宽度50微米的未示出的狭缝与硅衬底81a、81b绝缘。 
通孔83b形成在密封元件83中的非刚性空间83a之外的部分内，并且由大开口83b’和小开口83b”构成。大开口83b’的外周壁形成为倾斜形状，并且小开口83b”的外周壁形成为竖直形状。布线部分84经密封元件83的 结合表面81a’局部延伸到非刚性空间83a的外侧。布线部分84中延伸到非刚性空间83a外侧的部分形成面对小开口83b”的上暴露部分84’。在上暴露部分84’上，形成电极焊盘85，作为薄金属膜，它是利用金属掩模通过溅射工艺形成。 
利用高密度等离子体的干蚀刻，台阶部分83c在比结合表面81a’高200微米的位置处形成在大开口83b’的倾斜外周壁上。而且，在从台阶部分83c到密封元件83的上表面83’的外周壁的一部分上，利用金属掩模通过溅射形成连接布线部分(第二布线部分)86，作为薄金属膜。在台阶部分83c上的连接布线部分86的布线端子86’通过作为光敏元件的接合引线87与电极焊盘85相连接。 
通孔83b用树脂89填充，以覆盖接合引线87。Au-Sn合金制成的凸块88形成在密封元件83的上表面83’上的布线端子86’上。功能元件封装通过凸块88安装并结合到未示出的印刷电路板上。 
具有台阶部分的密封元件83可以通过结合根据第一和第二实施方式的制造过程予以制造，因此，省略对它的描述。 
(第四实施方式) 
图12是根据第四实施方式的功能元件封装的横截面图，且示出硅衬底91a、91b，所述硅衬底91a、91b通过1微米厚的热氧化物膜91c彼此结合，且总厚度为200微米，具有低电阻。 
通过干蚀刻切割硅衬底91a，活动部分92形成在硅衬底91a上。1微米厚的未示出的热氧化物膜形成在525微米厚的硅衬底形成的密封元件93上。密封元件93通过热氧化物膜直接与硅衬底91a的表面结合。 
密封元件93包括200微米深的非刚性空间93a(气密密封的空间)，供活动部分92操作。非刚性空间93a是利用高密度等离子体通过干蚀刻形成。而且，具有切口部分93b，以将后面描述的用于驱动活动部分92的电极暴露于外侧。切口部分93b通过结合高密度等离子体干蚀刻和在KOH水溶液内各向异性蚀刻而形成。 
通过切割装置切割和分割用与第三实施方式类似的方式形成以晶片级(wafer level)制造的密封元件93的通孔，可以形成切口部分93b。即，两个密封元件93通过切割未示出的硅衬底的中心而形成，该硅衬底相对于通孔在对称位置具有对应于非刚性空间93a的空腔。 
硅衬底91a的结合表面91a’与密封元件93结合，且在相对侧上硅衬底91b的结合表面91a”与密封元件91阳极结合。密封元件91由300微米厚的 玻璃衬底形成。活动部分92由两个密封元件93、91气密地密封，且其内侧的空间保持减压。 
活动部分92与硅衬底制成的布线部分(第一布线部分)相连接，所述硅衬底具有与硅衬底91a相同的低阻抗。布线部分94通过热氧化物膜91c和穿透硅衬底91a的50微米宽的未示出的狭缝与硅衬底91a和91b绝缘。 
布线部分94从非刚性空间93a通过密封元件93的结合表面91a’延伸到外侧。布线部分94在非刚性空间93a外侧的部分形成面对切口部分93b的上暴露部分94’。在该上暴露部分上用金属掩模通过溅射形成电极焊点95，作为薄金属膜。 
通过用高密度等离子体干蚀刻，在比结合表面91a’高200微米的位置，台阶部分93c形成在切口部分93b的外周壁上。在切口部分93b的外周壁的一部分上，连接布线部分(第二布线部分)利用金属掩模通过溅射从台阶部分93c到密封元件93的上表面93’形成，作为薄金属膜。 
连接布线部分96在台阶部分93c上的布线端子96’和电极焊盘95与作为光敏元件的接合引线97连接。Au-Sn合金制成的凸块98形成在密封元件93的上表面93’上的布线端子96”上。功能元件封装经过凸块98安装并结合在未示出的印刷电路板上。 
根据第一到第四实施方式，功能元件封装可以从利用光敏元件引线接合方法和利用凸块的倒装焊接方法的优点中受益，从而可以有利地以低成本可靠制造。此外，光敏元件朝向气密密封的空间弯曲，以便与在气密密封的空间外侧延伸的布线部分相连接，并且使得光敏元件不延伸到功能元件封装的外侧。这可以实现功能元件以更高密度封装在微小印刷板上。 
(第五实施方式) 
参照图13A到13F描述具有倾斜台阶部分的密封元件63的另一种制造方法。要指出的是，为了简单的缘故，图13A到13F示出如何在密封元件63中制造单个通孔。与第二实施方式中相同的部件将被赋予相同的附图标记并且将省略对它们的描述。 
首先，在图13A中，525微米厚的硅衬底101的上表面和下表面被镜 面抛光，然后，利用SiH4和氨气通过低压CVD在其上形成100nm(纳米)厚的SiN膜102。 
在图13B中，在硅衬底101的上和下表面上的SiN膜102利用双面掩模光刻机(double side mask aligner)和抗蚀剂根据非刚性空间63a’、通孔63b’和硅衬底101的封装表面的形状构图。 
在图13C中，在30wt％的KOH水溶液中，在80摄氏度的温度下，利用SiN膜102作为掩模，硅衬底101的上和下表面同时经历各向异性蚀刻，直到形成通孔63b为止。在此，优选的是，在考虑在蚀刻结束时大开口63b’和小开口63b”的边界形状的扭曲的情况下，事先设计掩模尺寸，以便形成用于引线接合的台阶部分63c。 
在图13D中，通过热磷酸盐化过程从硅衬底101的表面上完全去除SiN膜，以清洁形成有通孔63b和空腔63a’的硅衬底101。然后在图13E中，在湿O2中在1000摄氏度的温度下，处理硅衬底101，以在其整个表面上形成热氧化物膜104，并且完成密封元件63。最后，在图13F中，从通孔63b的台阶部分63c到密封元件63的上表面63’利用金属掩模通过溅射形成连接布线部分66。 
要指出的是，将如此制造的密封元件63与其上具有功能元件的硅衬底连接的随后的过程与第一实施方式中的相同，因此，将省略对它的描述。 
(第六实施方式) 
图14A、14B和图15是将密封元件43与晶片级的硅衬底相结合的解释图，以制造功能元件封装。图14A、14B示出圆形晶片111，其上形成大量区域43z，每个区域43z相当于密封元件43。该视图省略了显示形成在每个区域43z上的显微结构，如，图4A的气密密封的空间43a、通孔43b。类似的，图14A、14B示出圆形晶片112，其上形成大量区域43z’，每个区域43z’相当于图4B的硅衬底41a、41b和密封元件41。该视图省略了形成在硅衬底41a上的显微结构，如活动部分42、布线部分44。 
圆形晶片111、112在经压力调节的空间内彼此结合并且气密密封，形成具有大量功能元件封装43z”的结合晶片114，如图14B所述。通过用切割装置或者分裂装置(cleavage means)沿着功能元件封装43z”的轮廓切割结合晶片114，可以一同形成大量功能元件封装122。图15示出单个放大的 功能元件封装122。 
如上所述，通过将密封元件43与晶片级的硅衬底相结合，本发明能够进一步降低制造成本。 
工业应用性 
根据本发明的功能元件封装可应用于通过硅显微机械加工制造并且安装在印刷电路板等上的MEMS器件，以用在数字复印机、激光打印机中使用的光学扫描仪中、或者作为条形码读取器的读取设备中、扫描仪等中。 
虽然已经参照示例性实施方式描述了本发明，但是本发明并不局限于此。应该理解到在不背离如所附权利要求书限定的本发明的范围的前提下，本领域技术人员可以在所描述的实施方式中作出各种变化。 

Claims (16)

1.一种功能元件封装，包括：
硅衬底(41a)，在该衬底上形成功能元件，该功能元件具有活动部分(42)和传感器其中之一；
密封元件(43)，该密封元件与所述硅衬底(41a)结合，以气密密封该功能元件并且在其中形成气密密封的空间(43a)，并且该密封元件在其高度方向上包括台阶部分(43c)；
第一布线部分(44)，该第一布线部分与功能元件相连接，并且从所述气密密封的空间(43a)延伸到其外侧；
第二布线部分(46)，该第二布线部分与所述第一布线部分(44)不同，且从所述台阶部分(43c)延伸到所述密封元件(43)的上表面(43’)；以及
凸块(48)，该凸块处于所述密封元件(43)的上表面(43’)上的第二布线部分(46)上，其中：
在外侧延伸的所述第一布线部分(44)朝向所述气密密封的空间(43a)弯曲，并且通过光敏元件与台阶部分(43c)上的第二布线部分(46)相连接。
2.如权利要求1所述的功能元件封装，其中：
所述光敏元件是接合引线(47)。
3.如权利要求2所述的功能元件封装，其中：
所述密封元件(43)具有从上表面(43’)到台阶部分(43c)的倾斜外周壁。
4.如权利要求2所述的功能元件封装，其中：
所述密封元件(43)具有从上表面(43’)到台阶部分(43c)的倾斜外周壁；以及从所述台阶部分(43c)到所述第一布线部分(44)的上暴露部分(44’)的竖直外周壁。
5.如权利要求2所述的功能元件封装，其中：
所述台阶部分(43c)形成在所述密封元件(43)的端部。
6.如权利要求2所述的功能元件封装，其中：
所述密封元件(43)具有通孔(43b)；且
所述台阶部分(43c)围绕所述通孔(43b)形成。
7.如权利要求6所述的功能元件封装，其中：
将所述台阶部分(43c)上的第二布线部分(46)与第一布线部分(44)相连接的接合引线(47)由树脂材料保护；以及
所述树脂材料填充到所述通孔(43b)中，以便不从所述密封元件(43)的上表面(43’)凸出。
8.如权利要求1或2所述的功能元件封装，其中：
所述密封元件(43)由玻璃制成。
9.如权利要求1或2所述的功能元件封装，其中：
所述密封元件(43)由硅材料制成。
10.如权利要求1或2所述的功能元件封装，其中：
所述气密密封的空间(43a)被减压。
11.如权利要求1或2所述的功能元件封装，其中：
所述气密密封的空间(43a)被充以惰性气体。
12.如权利要求1或2所述的功能元件封装，其中：
其上形成功能元件的硅衬底(41a)通过中间粘接剂层与所述密封元件(43)相结合。
13.如权利要求1或2所述的功能元件封装，其中：
其上形成功能元件的硅衬底(41a)与所述密封元件(43)直接结合。
14.一种功能元件制造方法，该功能元件包括：硅衬底(41a)，在该硅衬底上形成功能元件，所述功能元件具有活动部分(42)和传感器其中之一；密封元件(43)，该密封元件与所述硅衬底(41a)相结合，以气密密封所述功能元件并在其中形成气密密封的空间(43a)，且所述密封元件在其高度方向上包括台阶部分(43c)；第一布线部分(44)，该第一布线部分与所述功能元件相连接并且从所述气密密封的空间(43c)延伸到其外侧；第二布线部分(46)，该第二布线部分(46)与所述第一布线部分(44)不同，且从所述台阶部分(43c)延伸到所述密封元件(43)的上表面(43’)；以及凸块(48)，该凸块处于所述密封元件(43)的上表面(43’)上的第二布线部分(46)上，其中，在外侧延伸的所述第一布线部分(44)朝向所述气密密封的空间(43a)弯曲，并且经由光敏元件与所述台阶部分(43c)上的第二布线部分(46)相连接，所述方法包括以下步骤：
通过各向异性湿蚀刻，从所述上表面(43’)到所述台阶部分(43c)，形成密封元件(43)的倾斜外周壁。
15.如权利要求14所述的功能元件封装的制造方法，还包括以下步骤：
通过硅各向异性蚀刻，同时形成所述气密密封的空间(43a)和所述台阶部分(43c)。
16.一种功能元件封装的制造方法，包括以下步骤：
通过将其上形成多个如权利要求1所述的密封元件(43z)的晶片(111)与其上形成多个包括功能元件的显微结构的晶片(112)相结合来制造其上具有多个功能元件封装(43z”)的结合晶片(114)；以及
沿着所述功能元件封装(43z”)的轮廓(43y)切割所述结合晶片。
CN2008800090922A 2007-03-19 2008-03-17 功能元件封装及其制造方法 Expired - Fee Related CN101663748B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007070292 2007-03-19
JP070292/2007 2007-03-19
JP2008013249A JP5330697B2 (ja) 2007-03-19 2008-01-24 機能素子のパッケージ及びその製造方法
JP013249/2008 2008-01-24
PCT/JP2008/055347 WO2008123165A1 (en) 2007-03-19 2008-03-17 Functional element package and fabrication method therefor

Publications (2)

Publication Number Publication Date
CN101663748A CN101663748A (zh) 2010-03-03
CN101663748B true CN101663748B (zh) 2011-02-09

Family

ID=39830663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800090922A Expired - Fee Related CN101663748B (zh) 2007-03-19 2008-03-17 功能元件封装及其制造方法

Country Status (6)

Country Link
US (1) US8164180B2 (zh)
EP (1) EP2062293A4 (zh)
JP (1) JP5330697B2 (zh)
KR (1) KR101048085B1 (zh)
CN (1) CN101663748B (zh)
WO (1) WO2008123165A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
TWI397157B (zh) * 2009-12-28 2013-05-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
DE102013217146A1 (de) * 2013-08-28 2015-03-05 Carl Zeiss Smt Gmbh Optisches Bauelement
JP6520299B2 (ja) * 2015-03-27 2019-05-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
US10737933B2 (en) * 2016-04-05 2020-08-11 University Of Florida Research Foundation, Incorporated Flush-mount micromachined transducers
CN206671737U (zh) * 2016-12-30 2017-11-24 深圳市光峰光电技术有限公司 一种电子装置、色轮结构及投影装置
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
JP2021021876A (ja) * 2019-07-30 2021-02-18 セイコーエプソン株式会社 光源モジュールおよびプロジェクター
JPWO2023171025A1 (zh) * 2022-03-11 2023-09-14

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004248243A (ja) * 2002-12-19 2004-09-02 Murata Mfg Co Ltd 電子部品およびその製造方法
CN1264207C (zh) * 2002-05-24 2006-07-12 富士通株式会社 半导体器件及其制造方法
JP2006196619A (ja) * 2005-01-12 2006-07-27 Sanyo Electric Co Ltd 電子装置及びその製造方法
JP2006303061A (ja) * 2005-04-19 2006-11-02 Sony Corp ウェハレベル半導体装置の製造方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079508A (en) * 1975-08-13 1978-03-21 The Board Of Trustees Of The Leland Stanford Junior University Miniature absolute pressure transducer assembly and method
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
JP2001196488A (ja) * 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6526653B1 (en) * 1999-12-08 2003-03-04 Amkor Technology, Inc. Method of assembling a snap lid image sensor package
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US7121402B2 (en) * 2003-04-09 2006-10-17 Reactive Nano Technologies, Inc Container hermetically sealed with crushable material and reactive multilayer material
JP4044265B2 (ja) * 2000-05-16 2008-02-06 三菱電機株式会社 パワーモジュール
US6214644B1 (en) * 2000-06-30 2001-04-10 Amkor Technology, Inc. Flip-chip micromachine package fabrication method
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
US6849916B1 (en) * 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
AUPR245101A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method (WSM04)
US6465280B1 (en) * 2001-03-07 2002-10-15 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
US6559530B2 (en) * 2001-09-19 2003-05-06 Raytheon Company Method of integrating MEMS device with low-resistivity silicon substrates
US7060634B2 (en) * 2002-01-17 2006-06-13 Silecs Oy Materials and methods for forming hybrid organic-inorganic dielectric materials for integrated circuit applications
JP2003243560A (ja) * 2002-02-13 2003-08-29 Nec Kyushu Ltd 半導体装置
US7002225B2 (en) * 2002-05-24 2006-02-21 Northrup Grumman Corporation Compliant component for supporting electrical interface component
US7429495B2 (en) * 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US7246431B2 (en) * 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
US6970491B2 (en) * 2002-10-30 2005-11-29 Photodigm, Inc. Planar and wafer level packaging of semiconductor lasers and photo detectors for transmitter optical sub-assemblies
JP3614840B2 (ja) * 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
KR101078621B1 (ko) * 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
JP2005043612A (ja) 2003-07-28 2005-02-17 Ricoh Co Ltd 光走査装置、光書込装置及び画像形成装置
WO2005031863A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
JP2005109221A (ja) 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法
KR100541087B1 (ko) * 2003-10-01 2006-01-10 삼성전기주식회사 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
DE10360708B4 (de) * 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4535778B2 (ja) 2004-05-26 2010-09-01 京セラ株式会社 デバイス装置の製造方法
US7608534B2 (en) * 2004-06-02 2009-10-27 Analog Devices, Inc. Interconnection of through-wafer vias using bridge structures
TWI236111B (en) * 2004-06-30 2005-07-11 Ind Tech Res Inst Apparatus and method for wafer level packaging
WO2006020744A2 (en) * 2004-08-12 2006-02-23 Tessera, Inc. Structure and method of forming capped chips
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7495462B2 (en) * 2005-03-24 2009-02-24 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264207C (zh) * 2002-05-24 2006-07-12 富士通株式会社 半导体器件及其制造方法
JP2004248243A (ja) * 2002-12-19 2004-09-02 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2006196619A (ja) * 2005-01-12 2006-07-27 Sanyo Electric Co Ltd 電子装置及びその製造方法
JP2006303061A (ja) * 2005-04-19 2006-11-02 Sony Corp ウェハレベル半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008263166A (ja) 2008-10-30
CN101663748A (zh) 2010-03-03
US8164180B2 (en) 2012-04-24
WO2008123165A1 (en) 2008-10-16
JP5330697B2 (ja) 2013-10-30
US20100072562A1 (en) 2010-03-25
EP2062293A1 (en) 2009-05-27
EP2062293A4 (en) 2013-08-14
KR101048085B1 (ko) 2011-07-11
KR20090115191A (ko) 2009-11-04

Similar Documents

Publication Publication Date Title
CN101663748B (zh) 功能元件封装及其制造方法
US8279615B2 (en) Encapsulation module method for production and use thereof
US6528344B2 (en) Chip scale surface-mountable packaging method for electronic and MEMS devices
US20050205951A1 (en) Flip chip bonded micro-electromechanical system (MEMS) device
KR101482720B1 (ko) 실리콘 압력센서의 패키지구조
CN100513299C (zh) 一种微电子机械系统圆片级真空封装及倒装焊方法
EP1900680A2 (en) Cap wafer having electrodes
WO2010134181A1 (ja) チップの実装構造、及びそれを備えたモジュール
EP2346083B1 (en) Mems sensor
JP4539155B2 (ja) センサシステムの製造方法
KR20190061071A (ko) 스트레스가 커플링 해제된 미소 기계식 압력 센서를 제조하기 위한 방법
CN1250445C (zh) 微机电元件的晶圆级封装装置
JP2013154465A (ja) Ｍｅｍｓデバイスアセンブリおよびそのパッケージング方法
CN114789987B (zh) 用于感测的封装结构及其制作方法
JP2006186357A (ja) センサ装置及びその製造方法
JP5676022B2 (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
US11623861B2 (en) Micromechanical component for a sensor device and manufacturing method for a micromechanical component for a sensor device
KR100636823B1 (ko) Ｍｅｍｓ 소자 패키지 및 그 제조방법
EP2349915B1 (en) Electrical contact configuration of micro-electromechanical component and fabrication method
CN113443602B (zh) 微机电系统芯片晶圆级封装结构及其制造工艺
EP4375232A1 (en) Method for bonding a microelectromechanical device
KR100941446B1 (ko) 복층 범프 구조물 및 그 제조 방법
US20080164598A1 (en) Semiconductor module
JP2006162628A (ja) センサシステム
JP2001127208A (ja) 半導体チップの実装構造及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110209

Termination date: 20180317

CF01 Termination of patent right due to non-payment of annual fee