CN114789987B - 用于感测的封装结构及其制作方法 - Google Patents

用于感测的封装结构及其制作方法 Download PDF

Info

Publication number
CN114789987B
CN114789987B CN202210716451.XA CN202210716451A CN114789987B CN 114789987 B CN114789987 B CN 114789987B CN 202210716451 A CN202210716451 A CN 202210716451A CN 114789987 B CN114789987 B CN 114789987B
Authority
CN
China
Prior art keywords
bonding
device structure
substrate
conductive
top cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210716451.XA
Other languages
English (en)
Other versions
CN114789987A (zh
Inventor
庄瑞芬
张沛
李诺伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsensing Microsystems Suzhou China Co Ltd
Original Assignee
Memsensing Microsystems Suzhou China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memsensing Microsystems Suzhou China Co Ltd filed Critical Memsensing Microsystems Suzhou China Co Ltd
Priority to CN202210716451.XA priority Critical patent/CN114789987B/zh
Publication of CN114789987A publication Critical patent/CN114789987A/zh
Application granted granted Critical
Publication of CN114789987B publication Critical patent/CN114789987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00—Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24—Housings ; Casings for instruments
    • G01D11/245—Housings for sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/16—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance

Abstract

本发明提供了用于感测的封装结构及其制作方法，其中，用于感测的封装结构包括衬底、器件结构、以及具有环形开口部的顶盖体，旨在通过设置贯穿于器件结构、氧化层以及部分顶盖体的至少一个导电结构，以将所述顶盖体通过至少一个导电结构与位于所述衬底上的接地端子电连接，以解决由于SOI键合技术中的氧化层的存在所导致的氧化层的上下层电互联困难的问题，实现了将所述顶盖体与位于衬底上的接地端子电连接，从而显著提升了用于感测的封装结构产品的屏蔽性能以及提升了用于感测的封装结构的可靠性。

Description

用于感测的封装结构及其制作方法
技术领域
本发明涉及封装技术领域，更为具体的说涉及一种用于感测的封装结构及其制作方法。
背景技术
随着电子元件的制造发展，微机电系统技术是近年来高速发展的一项高新技术，在惯性、压力传感器等领域有着许多应用。微机电系统的器件结构一般通过电容、电阻等来感知器件所受压力、加速度与角速度等的大小，而电容、电阻的改变主要由器件结构内部的弹簧等效系统来产生，因此，此类微机电系统的器件结构均具有敏感的感测元件（可移动元件），通常通过将器件结构与一个类似帽子的顶盖体密封在一起来形成对器件结构内部的感测元件（可移动元件）的保护。
图1是现有技术提供的一种用于感测的封装结构的示意图。如图1所示，该用于感测的封装结构中，盖顶结构120与器件层114之间通过粘接界面128处通过底部粘接环130进行界面结合，底部粘结环130是或包括金或一些其它适合的材料，所述材料允许低温(例如，小于200摄氏度)下的共熔粘结，器件层114与支撑衬底301之间通过绝缘氧化层112固定连接。盖顶结构120由于存在悬空无法接地的问题，导致现有的用于感测的封装结构屏蔽性能较差。虽然现有的方案，也有通过打线的方式实现与地进行连接，但是这种方法，需要在盖顶结构120的表面额外沉积一层金属，再通过打线的方式实现电连接，从而造成封装结构的整体可靠性较低。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种用于感测的封装结构及其制作方法。
本发明的目的采用以下技术方案实现：
根据本发明的一方面，提供一种用于感测的封装结构，包括：衬底；器件结构，所述器件结构位于所述衬底的一侧之上，所述器件结构包括感测部和支持部，所述支持部环绕所述感测部设置并与所述感测部连接，所述支持部通过键合结构与所述衬底固定连接；顶盖体，所述顶盖体位于所述器件结构背离所述衬底的一侧，所述顶盖体具有环形开口部，所述顶盖体的所述环形开口部与所述器件结构的所述支持部之间通过氧化层键合，并且所述顶盖体通过至少一个导电结构与位于所述衬底上的接地端子电连接；其中，在所述器件结构的厚度方向上，每个所述导电结构贯穿所述器件结构的所述支持部、所述氧化层以及部分贯穿所述顶盖体。
可选地，所述导电结构是金属体，并且所述金属体从所述器件结构远离所述氧化层一侧的表面露出。
可选地，所述导电结构包括嵌入顶盖体内的弧形凸缘结构。
可选地，所述导电结构的整体呈“T”型，所述导电结构在靠近所述键合结构的一侧还包括与所述导电结构的主延伸方向垂直的导电部，该导电部用于与所述键合结构电连接。
可选地，所述导电结构的整体呈“锥形”型，所述导电结构还包括除所述弧形凸缘结构以外的剩余部分，其中，在从所述导电结构嵌入顶盖体内的一侧指向所述导电结构靠近所述键合结构一侧的方向上，所述剩余部分的横截面积逐渐增大。
进一步地，所述键合结构包括：至少一个第一键合体，每个所述第一键合体设置在所述器件结构背离所述氧化层的一侧，并与所述金属体露出所述器件结构的表面相接触；至少一个第二键合体，每个所述第二键合体设置在所述衬底朝向所述器件结构的一侧表面；其中，所述至少一个第一键合体与所述至少一个第二键合体一一对应并键合，并且在所述衬底的厚度方向上，每个所述第一键合体的投影至少部分在与其位置对应的所述第二键合体的投影区域内。
可选地，所述衬底上还设置有至少一个导电焊盘，其中，每个所述导电焊盘与位于所述衬底上的信号处理电路结构的对应端口电连接，并且所述至少一个第二键合体中的至少一部分与对应的所述导电焊盘通过走线电连接。
可选地，所述衬底上设置有绝缘层，所述至少一个第二键合体以及所述至少一个导电焊盘均位于所述绝缘层远离所述衬底的一侧，并且所述走线设置于所述绝缘层的内部。
可选地，所述顶盖体仅通过一个导电结构与位于所述衬底上的接地端子电连接，并且在所述氧化层的厚度方向上，所述导电结构的投影呈环形。
可选地，所述顶盖体通过多个导电结构与位于所述衬底上的接地端子电连接，并且所述多个导电结构以环形的方式排布。
可选地，所述器件结构的材料为单晶硅或者多晶硅；所述顶盖体的材料为单晶硅。
根据本发明的另一方面，还提供了一种用于感测的封装结构的制作方法，所述方法包括：提供衬底；提供器件结构，所述器件结构包括感测部和支持部，所述支持部环绕所述感测部设置并与所述感测部连接；提供具有环形开口部的顶盖体，并将所述顶盖体的所述环形开口部与所述器件结构的所述支持部之间通过氧化层键合；在完成键合后的所述器件结构以及所述顶盖体上制作贯穿所述器件结构的所述支持部、所述氧化层以及部分贯穿所述顶盖体的至少一个导电结构；将完成键合并具有所述导电结构的所述器件结构以及所述顶盖体与所述衬底固定连接，以使所述至少一个导电结构与位于所述衬底上的接地端子电连接。
可选地，所述在完成键合后的所述器件结构以及所述顶盖体上制作贯穿所述器件结构的所述支持部、所述氧化层以及部分贯穿所述顶盖体的至少一个导电结构包括：在完成键合后的所述器件结构以及所述顶盖体上制作贯穿所述器件结构的所述支持部、所述氧化层以及部分贯穿所述顶盖体的至少一个通孔；在每个所述通孔内填充金属体，并使所述金属体从所述器件结构远离所述氧化层的一侧表面露出，以形成每个所述导电结构。
可选地，所述将完成键合并具有所述导电结构的所述器件结构以及所述顶盖体与所述衬底固定连接，以使所述至少一个导电结构与位于所述衬底上的接地端子电连接包括：在所述器件结构背离所述氧化层的一侧表面制作至少一个第一键合体，并使所述第一键合体与所述金属体露出所述器件结构的表面相接触；在所述衬底用于安装所述器件结构的一侧表面上制作至少一个第二键合体，并使所述至少一个第二键合体位置与所述至少一个第一键合体的位置一一对应，其中，所述至少一个第二键合体中至少一部分与所述衬底上的接地端子电连接；将每个所述第一键合体与对应的所述第二键合体键合。
采用本发明实施例提供的用于感测的封装结构及其制作方法，其中，用于感测的封装结构包括衬底、器件结构、以及具有环形开口部的顶盖体，旨在通过设置贯穿于器件结构、氧化层以及部分顶盖体的至少一个导电结构，以将所述顶盖体通过至少一个导电结构与位于所述衬底上的接地端子电连接，以解决由于SOI键合技术中的氧化层的存在所导致的氧化层的上下层电互联困难的问题，实现了将所述顶盖体与位于衬底上的接地端子电连接，从而显著提升了用于感测的封装结构产品的屏蔽性能以及提升了用于感测的封装结构的可靠性。
进一步地，在将完成键合并具有所述导电结构的所述器件结构以及所述顶盖体与位于所述衬底上的接地端子电连接的过程中，还同时实现了完成键合的所述器件结构以及所述顶盖体与所述衬底之间的固定连接，故节省了制作工艺流程，相应地减少了制作成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施方式。
图1是现有技术提供的一种用于感测的封装结构的示意图。
图2是本发明实施例提供的一种用于感测的封装结构的示意图。
图3是本发明又一实施例提供一种用于感测的封装结构的示意图。
图4是本发明另一实施例提供的一种用于感测的封装结构的示意图。
图5是根据图2、图3、图4中去除器件结构后的导电结构的一实施例的部分俯视示意图。
图6是根据图2、图3、图4中去除器件结构后的导电结构的又一实施例的部分俯视示意图。
图7是根据图2、图3、图4中去除器件结构后的导电结构的另一实施例的部分俯视示意图。
图8是本发明实施例提供的用于感测的封装结构的制作方法流程图。
图9A是根据本发明实施例在图8的步骤S30顶盖体与器件结构完成键合后的局部剖面示意图。
图9B是根据本发明实施例在图8的步骤S40在完成键合后的顶盖体与器件结构上制作贯穿器件结构、氧化层以及部分顶盖体的通孔的局部剖面示意图。
图9C是根据本发明实施例在图8的步骤S40在通孔内填充金属体以形成导电结构的局部剖面示意图。
图9D是根据本发明实施例在图8的步骤S50在导电结构上制作第一键合体的局部剖面示意图。
图9E是根据本发明实施例在图8的步骤S50第一键合体与衬底上对应的第二键合体完成键合后的局部剖面示意图。
具体实施方式
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图2是本发明实施例提供的一种用于感测的封装结构的示意图。
请参阅图2所示，本发明实施例提供了一种用于感测的封装结构1000包括衬底300，器件结构200，所述器件结构200位于所述衬底300的一侧之上，所述器件结构200包括感测部203和支持部201，所述支持部201环绕所述感测部203设置并与所述感测部203连接，所述支持部201通过键合结构400与所述衬底300固定连接；顶盖体100，所述顶盖体100位于所述器件结构200背离所述衬底300的一侧，所述顶盖体100具有环形开口部101，所述顶盖体100的所述环形开口部101与所述器件结构200的所述支持部201之间通过氧化层102键合，并且所述顶盖体100通过至少一个导电结构103与位于所述衬底300上的接地端子电连接；其中，在所述器件结构200的厚度方向上，每个所述导电结构103贯穿所述器件结构200的所述支持部201、所述氧化层102以及部分贯穿所述顶盖体100。
在本发明实施例中，所述顶盖体100的所述环形开口部101与所述器件结构200的所述支持部201之间通过SOI技术进行界面结合。示例性地，所述顶盖体100的所述环形开口部101与所述器件结构200的所述支持部201之间通过二氧化硅键合。具体地，例如，将预键合的所述顶盖体100、二氧化硅以及所述器件结构200的所述支持部201置于600~1100度的环境中进行退火，实现熔融键合，从而得到高质量的共价键结合界面。这种键合层的结构包括Si-氧化硅-Si这样的三明治结构，其具有器件结构200的厚度可调，并且采用单晶硅材料制备的顶盖体在键合时具有对应力不敏感等优点。但是由于中间的氧化硅（绝缘氧化层）的存在，导致氧化硅的上、下两层Si材料无直接导通的地方，中间都被氧化硅隔开了，从而造成了顶盖体100悬空没有接地的问题。此时，如果要实现电连接，则需要在其表面额外沉积一层金属，再通过打线的方式实现电连接，从而造成封装结构的整体可靠性较低。
在本实施例中，所述导电结构103包括嵌入顶盖体（100）内的弧形凸缘结构，使得所述导电结构103与所述顶盖体100具有较大的接触面积，同时所述导电结构103整体的阻抗也较低。
采用本发明实施例提供的用于感测的封装结构，其中，用于感测的封装结构包括衬底、器件结构、以及具有环形开口部的顶盖体，旨在通过设置贯穿于器件结构、氧化层以及部分顶盖体的至少一个导电结构，以将所述顶盖体通过至少一个导电结构与位于所述衬底上的接地端子电连接，以解决由于SOI键合技术中的氧化层的存在所导致的氧化层的上下层电互联困难的问题，实现了将所述顶盖体与位于衬底上的接地端子电连接，从而显著提升了用于感测的封装结构产品的屏蔽性能以及提升了用于感测的封装结构的可靠性。
在各种实施例中，本发明提供的用于感测的封装结构1000包括衬底300，顶盖体100上覆于衬底300，器件结构200夹在所述衬底300和所述顶盖体100之间，其中，衬底300、顶盖体100以及器件结构200至少部分地定义空腔，且所述器件结构200包括位于空腔中且位于所述衬底300与所述顶盖体100之间的感测部203，所述器件结构200还包括支持部201，所述支持部201环绕所述感测部203设置并与所述感测部203连接，器件结构200的感测部203是可以活动的，在加速度与角速度的作用下，其会产生微小的位移变化，以用于感测电阻或者电容的变化。
示例性地，所述衬底300为单晶硅片，单晶硅片的结晶质量好，整片晶圆的一致性好，批量生产更容易保证良率。例如，选取厚度为100um的晶圆硅片作为用于制作集成电路功能模块的支撑衬底，集成电路功能模块可以起电信号生成与传输功能。示例性地，可在该衬底300上制作MEMS（Micro-Electro-Mechanical System，微机电系统）电路的电连接层和走线层，和/或者制作信号处理电路（也可以说专用集成电路（Application SpecificIntegrated Circuit，ASIC））的电连接层和走线层。
示例性地，在发明实施例中，所述器件结构的200材料为单晶硅或者多晶硅；所述顶盖体100的材料为单晶硅。
示例性地，在本发明实施例中，所述导电结构103是金属体，并且所述金属体从所述器件结构200远离所述氧化层102一侧的表面露出，以使所述顶盖体100通过每个所述金属体分别与对应的位于所述衬底300上的接地端子实现电连接。具体地，所述金属体的材料可以为铜或钨等金属。
进一步地，所述键合结构400包括至少一个第一键合体401，每个所述第一键合体401设置在所述器件结构200背离所述氧化层102的一侧，并与所述金属体露出所述器件结构200的表面相接触；至少一个第二键合体402，每个所述第二键合体402设置在所述衬底300朝向所述器件结构200的一侧表面；其中，所述至少一个第一键合体401与所述至少一个第二键合体402一一对应并键合，并且在所述衬底300的厚度方向上，每个所述第一键合体401的投影至少部分在与其位置对应的所述第二键合体402的投影区域内。所述顶盖体100通过每个所述金属体、与每个所述金属体的表面相接触的第一键合体401，以及与所述第一键合体401键合的第二键合体402，从而实现所述顶盖体100与对应的位于所述衬底300上的接地端子电连接。具体地，所述第一键合体401和所述第二键合体402的材料为铝、锗两种金属中的一种或者合金等。
可选地，所述衬底300上还设置有至少一个导电焊盘303，其中，每个所述导电焊盘303与位于所述衬底上的信号处理电路结构的对应端口电连接，并且所述至少一个第二键合体402中的至少一部分与对应的所述导电焊盘303通过走线305电连接，所述导电焊盘303再与所述衬底300上的接地端子电连接，从而实现了所述顶盖体100的接地功能。
为了抚平所述衬底300用于安装所述器件结构200的一侧表面，可选地，所述衬底300上设置有绝缘层304，所述至少一个第二键合体402以及所述至少一个导电焊盘303均位于所述绝缘层304远离所述衬底300的一侧，并且所述走线305设置于所述绝缘层304的内部，有利于防止所述走线305发生氧化及水汽腐蚀。
可选地，在所述衬底300上还设置有用于固定所述导电焊盘303的支撑锚点306，所述支撑锚点306设置于所述衬底300朝向所述绝缘层的一侧，并且所述支撑锚点306在厚度方向上贯穿所述绝缘层304。
图3是本发明又一实施例提供一种用于感测的封装结构的示意图。
如图3所示，在本实施例中，与图2的区别在于，所述导电结构103的整体呈“T”型，该整体呈“T”型的导电结构103除了包括嵌入顶盖体100内的弧形凸缘结构，在靠近所述键合结构400的一侧还包括与该整体呈“T”型的导电结构103的主延伸方向垂直的导电部，该导电部用于与所述键合结构400电连接，一方面，可以降低该整体呈“T”型的导电结构103的阻抗，另一方面，也可以增加该整体呈“T”型的导电结构103的端部与所述键合结构400的接触面积，能够增强该整体呈“T”型的导电结构103与所述键合结构400的电连接的可靠性。
图4是本发明另一实施例提供的一种用于感测的封装结构的示意图。
如图4所示，在本实施例中，与图2的区别在于，所述导电结构103的整体呈“锥形”，该整体呈“锥形”的导电结构103除了包括嵌入顶盖体100内的弧形凸缘结构，还包括除所述弧形凸缘结构以外的剩余部分，其中，在从该整体呈“锥形”的导电结构103嵌入顶盖体100内的一侧指向该整体呈“锥形”的导电结构103靠近所述键合结构400一侧的方向上，该整体呈“锥形”的导电结构103的剩余部分的横截面积逐渐增大。使得该整体呈“锥形”的导电结构103的整体阻抗较低，并且该整体呈“锥形”的导电结构103与所述键合结构400接触的面积逐渐增大，有利于增加该整体呈“锥形”的导电结构103的端部与所述键合结构400的接触面积，因此，还能够增强该整体呈“锥形”的导电结构103与所述键合结构400的电连接的可靠性。
图5是根据图2、图3、图4中去除器件结构后的导电结构的一实施例的部分俯视示意图。
示例性地，如图5所示，所述顶盖体100仅通过一个导电结构103与位于所述衬底300上的接地端子电连接，并且在所述氧化层102的厚度方向上，所述导电结构103的投影呈环形。
图6是根据图2、图3、图4中去除器件结构后的导电结构的又一实施例的部分俯视示意图，图7是根据图2、图3、图4中去除器件结构后的导电结构的另一实施例的部分俯视示意图。
示例性地，如图6和图7所示，在图6中，每个所述导电结构103在所述氧化层102上的投影呈条形状，在图7中，每个所述导电结构103在所述氧化层102上的投影呈矩形孔状，所述顶盖体100通过多个导电结构103与位于所述衬底300上的接地端子电连接，并且所述多个导电结构103以环形的方式排布。
根据本发明的另一方面，提供一种用于感测的封装结构的制作方法。
图8是本发明实施例提供的用于感测的封装结构的制作方法流程图。所述用于感测的封装结构的制作方法包括：
S10，提供衬底；
S20，提供器件结构，所述器件结构包括感测部和支持部，所述支持部环绕所述感测部设置并与所述感测部连接；
S30，提供具有环形开口部的顶盖体，并将所述顶盖体的所述环形开口部与所述器件结构的所述支持部之间通过氧化层键合；
S40，在完成键合后的所述器件结构以及所述顶盖体上制作贯穿所述器件结构的所述支持部、所述氧化层以及部分贯穿所述顶盖体的至少一个导电结构；
S50，将完成键合并具有所述导电结构的所述器件结构以及所述顶盖体与所述衬底固定连接，以使所述至少一个导电结构与位于所述衬底上的接地端子电连接。
图9A是根据本发明实施例在图8的步骤S30顶盖体与器件结构完成键合后的局部剖面示意图，图9B是根据本发明实施例在图8的步骤S40在完成键合后的顶盖体与器件结构上制作贯穿器件结构、氧化层以及部分顶盖体的通孔的局部剖面示意图，图9C是根据本发明实施例在图8的步骤S40在通孔内填充金属体以形成导电结构的局部剖面示意图，图9D是根据本发明实施例在图8的步骤S50在导电结构上制作第一键合体的局部剖面示意图，图9E是根据本发明实施例在图8的步骤S50第一键合体与衬底上对应的第二键合体完成键合后的局部剖面示意图。
以下将结合图9A-图9E具体描述步骤S10至S50。
如图9A所示，提供器件结构200，所述器件结构200包括感测部203和支持部201，所述支持部201环绕所述感测部203设置并与所述感测部203连接；提供具有环形开口部101的顶盖体100，顶盖体100上覆于器件结构200，其中，顶盖体100以及器件结构200至少部分地定义空腔，将所述顶盖体100的所述环形开口部101与所述器件结构200的所述支持部201之间通过氧化层键合；具体地，所述顶盖体100的所述环形开口部101与所述器件结构200的所述支持部201之间通过二氧化硅键合，在本发明实施例中，所述器件结构的200材料为单晶硅或者多晶硅；所述顶盖体100的材料为单晶硅。例如，将预键合的所述顶盖体100的所述环形开口部101、二氧化硅以及所述器件结构200的所述支持部201置于600~1100度的环境中进行退火，实现熔融键合，得到高质量的共价键结合界面，相当于键合层的结构是Si-氧化硅-Si这样的三明治结构。
接下来，如图9B-图9C所示，在完成键合后的所述器件结构200以及所述顶盖体100上制作贯穿所述器件结构200的所述支持部201、所述氧化层102以及部分贯穿所述顶盖体100的至少一个通孔104，在每个所述通孔104内填充金属体，并使所述金属体从所述器件结构200远离所述氧化层102的一侧表面露出，以形成每个所述导电结构103。
具体地，如图9B所示，利用DRIE（深槽反应粒子刻蚀）或者激光打孔的方式从所述器件结构200的所述支持部201远离所述氧化层102一侧刻蚀出通孔104，示例性地，如图5、图6以及图7所示，所述至少一个通孔104的形状包括但不限于环形结构、条形状结构或者矩形孔结构等，本发明在此不再赘述。
在所述至少一个通孔104包括多个通孔104的情况下，每个所述通孔104的形状可以根据每个所述导电结构103的形状进行相应设计，例如，如图2所示的具有弧线凸缘结构，或者如图3所示的整体呈“T”型的结构，亦或者，如图5所示的整体呈“锥”型的结构。
如图9C所示，通过电镀或者沉积的方式在每个所述通孔104内填充金属体，之后再刻蚀掉多余的金属体，只保留每个所述通孔104处所填充的金属体，并使所述金属体从所述器件结构200远离所述氧化层102的一侧表面露出，以形成每个所述导电结构103，在完成金属体填充后，从图5、图6及图7的俯视图看顶盖体100，由填充的金属体所形成的导电结构103分布在顶盖体100边缘键合区域，示例性地，由填充的金属体所形成的导电结构103可以为环状闭合、条形状（狭缝）或者矩形孔等不同的形状。
如图9D-图9E所示，在所述器件结构200背离所述氧化层102的一侧表面制作至少一个第一键合体401，并使所述第一键合体401与所述金属体露出所述器件结构200的表面相接触；在所述衬底300用于安装所述器件结构200的一侧表面上制作至少一个第二键合体402，并使所述至少一个第二键合体402位置与所述至少一个第一键合体401的位置一一对应，其中，所述至少一个第二键合体402中至少一部分与所述衬底300上的接地端子电连接。具体地，所述第一键合体401和所述第二键合体402的材料为铝、锗两种金属中的一种或者合金等，可采用物理气相沉积或金属化学气相沉积等方式在所述器件结构200露出金属体的一侧表面制作至少一个第一键合体401，以及在所述衬底300用于安装所述器件结构200的一侧表面上制作至少一个第二键合体402。
可选地，所述衬底300上还设置有至少一个导电焊盘303，其中，每个所述导电焊盘303与位于所述衬底300上的信号处理电路结构的对应端口电连接，并且所述至少一个第二键合体402中的至少一部分与对应的所述导电焊盘303通过走线305电连接，所述导电焊盘303再与所述衬底300上的接地端子电连接，从而实现了所述顶盖体100的接地功能。
为了抚平所述衬底300用于安装所述器件结构200的一侧表面，可选地，所述衬底300上制作有绝缘层304，所述至少一个第二键合体402以及所述至少一个导电焊盘303均位于所述绝缘层304远离所述衬底300的一侧，并且所述走线305设置于所述绝缘层304的内部，有利于防止所述走线305发生氧化及水汽腐蚀。
可选地，在所述衬底300上还制作有用于固定所述导电焊盘303的支撑锚点306，所述支撑锚点306设置于所述衬底300朝向所述绝缘层的一侧，并且所述支撑锚点306在厚度方向上贯穿所述绝缘层304。
接着，将每个所述第一键合体401与对应的所述第二键合体402键合。即能完成用于感测的封装结构的制作。
需要说明的是，在本发明实施例中，将完成键合并具有所述导电结构103的所述器件结构200以及所述顶盖体100与所述衬底300固定连接，由于导电结构103以及第一键合体401和第二键合体402均为导电材料，故完成键合并具有所述导电结构103的所述器件结构200以及所述顶盖体100在与所述衬底300之间实现键合固定的同时，也相应实现了将所述顶盖体100通过所述至少导电结构103与位于所述衬底300上的接地端子的电连接，由此提高了用于感测的封装结构产品的屏蔽性能。
因此，采用本发明实施例提供的用于感测的封装结构及其制作方法，旨在通过设置贯穿于器件结构、氧化层以及部分顶盖体的至少一个导电结构，以将所述顶盖体通过至少一个导电结构与位于所述衬底上的接地端子电连接，以解决由于SOI键合技术中的氧化层的存在所导致的氧化层的上下层电互联困难的问题实现了将所述顶盖体与位于衬底上的接地端子电连接，从而显著提升了用于感测的封装结构产品的屏蔽性能以及提升了用于感测的封装结构的可靠性。
进一步地，在将完成键合并具有所述导电结构的所述器件结构以及所述顶盖体与位于所述衬底上的接地端子电连接的过程中，还同时实现了完成键合的所述器件结构以及所述顶盖体与所述衬底之间的固定连接，故节省了制作工艺流程，相应地减少了制作成本，同时相比于传统的打线方式的可靠性更好。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种用于感测的封装结构，其特征在于，包括：
衬底（300）；
器件结构（200），所述器件结构（200）位于所述衬底（300）的一侧之上，所述器件结构（200）包括感测部（203）和支持部（201），所述支持部（201）环绕所述感测部（203）设置并与所述感测部（203）连接；
顶盖体（100），所述顶盖体（100）位于所述器件结构（200）背离所述衬底（300）的一侧，所述顶盖体（100）具有环形开口部（101），所述顶盖体（100）的所述环形开口部（101）与所述器件结构（200）的所述支持部（201）之间通过氧化层（102）键合，并且所述顶盖体（100）及所述器件结构（200）通过多个导电结构（103）与位于所述衬底（300）上的接地端子电连接，其中，所述多个导电结构（103）以环形的方式间隔排布；
其中，在所述器件结构（200）的厚度方向上，每个所述导电结构（103）贯穿所述器件结构（200）的所述支持部（201）、所述氧化层（102）以及部分贯穿所述顶盖体（100）；每个所述导电结构（103）是金属体，并且所述金属体从所述器件结构（200）远离所述氧化层（102）一侧的表面露出，所述金属体露出所述支持部（201）一侧的表面与所述支持部（201）背离所述氧化层（102）的一侧表面齐平，所述支持部（201）通过键合结构（400）与所述衬底（300）固定连接，其中，在所述器件结构（200）的厚度方向上，所述多个导电结构（103）与所述键合结构（400）的投影重叠。
2.如权利要求1所述的封装结构，其特征在于，
所述导电结构（103）包括嵌入顶盖体（100）内的弧形凸缘结构。
3.如权利要求2所述的封装结构，其特征在于，
所述导电结构（103）的整体呈“T”型，所述导电结构（103）在靠近所述键合结构（400）的一侧还包括与所述导电结构（103）的主延伸方向垂直的导电部，该导电部用于与所述键合结构（400）电连接。
4.如权利要求2所述的封装结构，其特征在于，所述导电结构（103）的整体呈“锥形”型，所述导电结构（103）还包括除所述弧形凸缘结构以外的剩余部分，其中，在从所述导电结构（103）嵌入顶盖体（100）内的一侧指向所述导电结构（103）靠近所述键合结构（400）一侧的方向上，所述剩余部分的横截面积逐渐增大。
5.如权利要求2至4中任一项所述的封装结构，其特征在于，所述键合结构（400）包括：
第一键合体（401），所述第一键合体（401）以环形的方式设置在所述器件结构（200）背离所述氧化层（102）的一侧，并与所述金属体露出所述器件结构（200）的表面相接触；
第二键合体（402），所述第二键合体（402）以环形的方式设置在所述衬底（300）朝向所述器件结构（200）的一侧表面；
其中，所述第一键合体（401）与所述第二键合体（402）对应键合，并且在所述衬底（300）的厚度方向上，所述第一键合体（401）的投影至少部分在与其位置对应的所述第二键合体（402）的投影区域内。
6.如权利要求5所述的封装结构，其特征在于，
所述衬底（300）上还设置有至少一个导电焊盘（303），其中，每个所述导电焊盘（303）与位于所述衬底（300）上的信号处理电路结构的对应端口电连接，并且所述至少一个第二键合体（402）中的至少一部分与对应的所述导电焊盘（303）通过走线（305）电连接。
7.如权利要求6所述的封装结构，其特征在于，
所述衬底（300）上设置有绝缘层（304），所述至少一个第二键合体（402）以及所述至少一个导电焊盘（303）均位于所述绝缘层（304）远离所述衬底（300）的一侧，并且所述走线（305）设置于所述绝缘层（304）的内部。
8.如权利要求1所述的封装结构，其特征在于，
所述器件结构（200）的材料为单晶硅或者多晶硅；
所述顶盖体（100）的材料为单晶硅。
9.一种用于感测的封装结构的制作方法，其特征在于，所述方法包括：
提供衬底（300）；
提供器件结构（200），所述器件结构（200）包括感测部（203）和支持部（201），所述支持部（201）环绕所述感测部（203）设置并与所述感测部（203）连接；
提供具有环形开口部（101）的顶盖体（100），并将所述顶盖体（100）的所述环形开口部（101）与所述器件结构（200）的所述支持部（201）之间通过氧化层（102）键合；
在完成键合后的所述器件结构（200）以及所述顶盖体（100）上制作贯穿所述器件结构（200）的所述支持部（201）、所述氧化层（102）以及部分贯穿所述顶盖体（100）的多个导电结构（103），所述多个导电结构（103）以环形的方式间隔排布；在完成键合后的所述器件结构（200）以及所述顶盖体（100）上制作贯穿所述器件结构（200）的所述支持部（201）、所述氧化层（102）以及部分贯穿所述顶盖体（100）的多个通孔（104）；
在每个所述通孔（104）内填充金属体，并使所述金属体从所述器件结构（200）远离所述氧化层（102）的一侧表面露出，所述金属体露出所述支持部（201）一侧的表面与所述支持部（201）背离所述氧化层（102）的一侧表面齐平，以形成每个所述导电结构（103）；
将完成键合并具有所述多个导电结构（103）的所述器件结构（200）以及所述顶盖体（100）通过键合结构（400）与所述衬底（300）固定连接，其中，在所述器件结构（200）的厚度方向上，所述多个导电结构（103）与所述键合结构（400）的投影重叠，以使所述多个导电结构（103）与位于所述衬底（300）上的接地端子电连接。
10.如权利要求9所述的制作方法，其特征在于，所述将完成键合并具有所述导电结构的所述器件结构以及所述顶盖体通过键合结构与所述衬底固定连接，以使所述多个导电结构与位于所述衬底上的接地端子电连接包括：
在所述器件结构（200）背离所述氧化层（102）的一侧表面制作以环形方式设置的第一键合体（401），并使所述第一键合体（401）与所述金属体露出所述器件结构（200）的表面相接触；
在所述衬底（300）用于安装所述器件结构（200）的一侧表面上制作以环形方式设置的第二键合体（402），并使所述第二键合体（402）位置与所述第一键合体（401）的位置对应，其中，所述第二键合体（402）中至少一部分与所述衬底（300）上的接地端子电连接；
将所述第一键合体（401）与对应的所述第二键合体（402）键合。
CN202210716451.XA 2022-06-23 2022-06-23 用于感测的封装结构及其制作方法 Active CN114789987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210716451.XA CN114789987B (zh) 2022-06-23 2022-06-23 用于感测的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210716451.XA CN114789987B (zh) 2022-06-23 2022-06-23 用于感测的封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN114789987A CN114789987A (zh) 2022-07-26
CN114789987B true CN114789987B (zh) 2022-09-27

Family

ID=82463775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210716451.XA Active CN114789987B (zh) 2022-06-23 2022-06-23 用于感测的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114789987B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117069054B (zh) * 2023-10-13 2024-01-23 苏州敏芯微电子技术股份有限公司 Mems芯片封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103964366A (zh) * 2013-01-30 2014-08-06 因文森斯公司 封闭的mems器件的内部电接触
WO2018026032A1 (ko) * 2016-08-04 2018-02-08 (주)스탠딩에그 개선된 스토퍼 구조를 갖는 mems 장치, 그 제조 방법, 상기 mems 장치를 포함하는 mems 패키지 및 컴퓨팅 시스템
CN114620671A (zh) * 2022-05-16 2022-06-14 苏州敏芯微电子技术股份有限公司 一种微机电系统传感器及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103964366A (zh) * 2013-01-30 2014-08-06 因文森斯公司 封闭的mems器件的内部电接触
WO2018026032A1 (ko) * 2016-08-04 2018-02-08 (주)스탠딩에그 개선된 스토퍼 구조를 갖는 mems 장치, 그 제조 방법, 상기 mems 장치를 포함하는 mems 패키지 및 컴퓨팅 시스템
CN114620671A (zh) * 2022-05-16 2022-06-14 苏州敏芯微电子技术股份有限公司 一种微机电系统传感器及其制备方法

Also Published As

Publication number Publication date
CN114789987A (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
US8169082B2 (en) Semiconductor device and method for manufacturing the same
US8215176B2 (en) Pressure sensor for harsh media sensing and flexible packaging
US8941193B2 (en) Method for manufacturing a hybrid integrated component
US9212048B2 (en) Hybridly integrated component and method for the production thereof
TWI685464B (zh) 壓力感測器及其製造方法
KR100907514B1 (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
TWI461348B (zh) 微封裝方法及裝置
US9278851B2 (en) Vertical mount package and wafer level packaging therefor
US20120266684A1 (en) Sensor device with sealing structure
US20120270354A1 (en) Methods for fabricating sensor device package using a sealing structure
US20080042260A1 (en) Micro-electromechanical systems device and manufacturing method thereof
CN106744666B (zh) 微机械结构元件
EP3432604B1 (en) System and method for over under sensor packaging
JP2010514180A (ja) カプセル化モジュール、その生成のための方法、およびその使用
EP3092499B1 (en) Robust inertial sensors
US10266392B2 (en) Environment-resistant module, micropackage and methods of manufacturing same
JP2010531435A (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
JP7408764B2 (ja) Ｍｅｍｓ素子およびｍｅｍｓモジュール
CN114789987B (zh) 用于感测的封装结构及其制作方法
WO2020248466A1 (zh) 背孔引线式压力传感器及其制备方法
JP2007017199A (ja) チップスケールパッケージおよびその製造方法
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
CN210084937U (zh) 背孔引线式压力传感器
KR20100112699A (ko) 가스 센싱 장치 및 가스 센싱 장치의 제조 방법
US7541209B2 (en) Method of forming a device package having edge interconnect pad

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant