JP2007017199A - チップスケールパッケージおよびその製造方法 - Google Patents
チップスケールパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2007017199A JP2007017199A JP2005196659A JP2005196659A JP2007017199A JP 2007017199 A JP2007017199 A JP 2007017199A JP 2005196659 A JP2005196659 A JP 2005196659A JP 2005196659 A JP2005196659 A JP 2005196659A JP 2007017199 A JP2007017199 A JP 2007017199A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive layer
- layer
- sensor
- sealing substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 超音波の振動によるMEMS素子の損傷を防ぎ、容易に製造することのできるチップサイズパッケージおよびその製造方法を提供する。
【解決手段】 本発明の電子部品のパッケージング100は、MEMS素子として加速度センサ101を有するセンサ基板1と、センサ基板1を封止する封止基板2とが、第1接着層22を介して、互いに接着されている。さらに、第1接着層22は、センサ基板1と封止基板2との間に、エアダンピング効果が得られる程度の空隙Gが形成されている。また、加速度センサ101は、互いに対向する封止基板2とシリコン基板20との間に挟持され、シリコン基板20と加速度センサ101とは、第2接着層21により接着されている。
【選択図】 図1
【解決手段】 本発明の電子部品のパッケージング100は、MEMS素子として加速度センサ101を有するセンサ基板1と、センサ基板1を封止する封止基板2とが、第1接着層22を介して、互いに接着されている。さらに、第1接着層22は、センサ基板1と封止基板2との間に、エアダンピング効果が得られる程度の空隙Gが形成されている。また、加速度センサ101は、互いに対向する封止基板2とシリコン基板20との間に挟持され、シリコン基板20と加速度センサ101とは、第2接着層21により接着されている。
【選択図】 図1
Description
本発明は、電子部品のチップスケールパッケージおよびその製造方法に関するものであり、特に、マイクロ・エレクトロ・メカニカル・システム(MEMS:Micro Electro Mechanical System)素子やその他の機能素子を搭載し、気密封止された電子デバイスに好適に利用できるチップスケールパッケージおよびその製造方法に関するものである。
近年、マイクロ・エレクトロ・メカニカル・システム(MEMS)に基づく機能部品、機能要素、機能素子など(以下、総称して「MEMS素子」という)が注目されている。MEMS素子は、非常に小型でありながら、複雑で高度な働きを奏することができる。また、MEMS素子は、通常、基板と、その能動面に一体的に形成された機械的に動作する微小な機械構造体(「微小機械部品」)と、微小機械部品を動作させる電子部品などとを有している。微小機械部品は、一般的に、マイクロマシニング技術によって製造することができる。微小機械部品の具体例は、例えば、リレイ、センサなどであり、これらの微小機械部品を搭載した電子デバイスは、情報通信、自動車、家電製品、産業機械などの分野で有利に利用することができる。
例えば、特許文献1には、MEMS素子の実装方法が開示されている。図8(a)〜図8(m)は、従来のMEMS素子の実装方法を示す工程図である。
まず、図8(a)に示すように、シリコンウエハ422を用意し、洗浄、乾燥によってシリコンウエハ422の表面から塵埃などを除去する。
次いで、図8(b)に示すように、シリコンウエハ422の片面に第1フォトレジスト421を所定の膜厚となるように塗布し、形成すべきキャビティ412及びスルーホール424に合わせてパターニングする。得られた第1フォトレジスト421によるレジストパターンをレジストマスクとしてシリコンウエハ422をエッチングし、キャビティ412及びスルーホール424を形成する。この時、スルーホール424は、未貫通である。
引き続いて、図8(c)に示すように、キャビティ412を覆うように第2フォトレジスト423を塗布し直す。そして、得られた第2フォトレジスト423によるレジストパターンをレジストマスクとして、再びシリコンウエハ422をエッチングして、未貫通のスルーホール424を貫通させる。
次いで、図8(d)に示すように、フォトマスクとして使用した第2フォトレジスト423の皮膜を除去した後、酸化性雰囲気中で加熱処理を行い、シリコンウエハ422の表面に、図示しないシリコン酸化膜(SiO2)を絶縁膜として形成する。
さらに、シリコン酸化膜(SiO2)の形成後、図示しないが、銅(Cu)の無電解めっきによって、後続の工程において電解めっきを行うための給電層を形成する。なお、この給電層は、例えば、クロム(Cr)とCuとのスパッタなどでも構わない。
さらに、シリコン酸化膜(SiO2)の形成後、図示しないが、銅(Cu)の無電解めっきによって、後続の工程において電解めっきを行うための給電層を形成する。なお、この給電層は、例えば、クロム(Cr)とCuとのスパッタなどでも構わない。
次いで、図8(e)に示すように、第3フォトレジスト425をシリコンウエハの両面に所定の膜厚となるように塗布し、配線となる部分が露出するようにパターニングする。
その後、図8(f)に示すように、給電層から給電し、Cuの電解めっきを行う。ここで、先の工程で得られた第3フォトレジスト425によるレジストパターンがレジストマスクとして機能するため、露出部分には、Cuからなる配線パターン426が、金属層として形成される。Cuはスルーホール424の内部にも充填されるため、配線パターン426は、Cuが充填されたビアである。配線パターン426の形成には、例えば、サブトラクティブ法、アディティブ法等、各種の方法を使用できる。
次に、図8(g)に示すように、使用済みの第3フォトレジスト425によるレジストパターンを剥離して除去した後、さらに給電層をエッチングによって除去する。これにより、キャビティ412と配線パターン426とを備えたシリコンウエハ422が得られる。
引き続いて、図8(h)に示すように、配線パターン426のパッドに、MEMS基板411との接合用バンプ427を形成する。接続用バンプ427は、例えば、ワイヤボンディングによって形成される、金(Au)からなるスタッドバンプである。さらに続けて、シリコンウエハ422を切断線Cの部分で切断して、個々の配線基板(パッケージ)420に分離する。切断処理は、例えばダイサーなどを使用して行うことができる。図8(i)は、切断処理により得られた、1つの配線基板420を示している。
次いで、図8(j)に示すように、MEMS基板411を、配線基板420に対して正確に位置合わせする。MEMS基板411は、マイクロカンチレバー(MEMS素子)444およびAl電極431が表面に形成されたシリコン基板である。
位置合わせの完了後、図8(k)に示すように、MEMS基板411のAl電極431と、配線基板420の配線パターン426とを、Auからなる接合用バンプ427を介して超音波接合する。これにより、MEMS基板411と配線基板420とが、接合される。
超音波接合後、図8(l)に示すように、形成された超音波接合部433の外側に、ディスペンサ(図示せず)によって封止樹脂(エポキシ樹脂)432を注入し、封止する。
最後に、図8(m)に示すように、配線基板420の配線パターン426のパッドに外部接続端子として、ハンダボール437を搭載する。
このように、特許文献1では、MEMS基板411と配線基板420とを、超音波接合している。
特開2004−209585号公報(平成16年7月29日公開)
しかしながら、特許文献1の実装方法は、超音波接合を行うため、超音波の振動により、マイクロカンチレバー444が損傷する虞がある。
具体的には、特許文献1では、配線基板420の接合用バンプ427と、MEMS基板411のAl電極431とを超音波接合している。超音波接合では、特に、MEMS基板411上のマイクロカンチレバー444などの部品に、超音波による過剰な振動が与えられる。このため、マイクロカンチレバー444などの機械的動作部分が損傷する虞がある。
また、エアダンピング効果によりマイクロカンチレバー444の耐衝撃性を向上することが困難である。
具体的には、特許文献1では、配線基板420の接合用バンプ427と、MEMS基板411のAl電極431とを超音波接合している。図8において、「エアダンピング効果」とは、マイクロカンチレバー444に衝撃が加わった際に、MEMS基板411と配線基板420との間隔(つまりキャビティ488の間隔)が、衝撃を緩和して、マイクロカンチレバー444の耐衝撃性を高める効果のことである。エアダンピング効果によりマイクロカンチレバー444の耐衝撃性を向上するためには、超音波接合部433の厚さ(すなわちキャビティ488の間隔)を制御して、MEMS基板411と配線基板420との間隔を厚くする必要がある。この間隔を厚くするため、超音波接合部433の厚さを制御するには、メッキやバンプの条件に加えて、超音波条件を設定する必要がある。例えば、メッキの媒体の種類および使用量、並びに、電流等の電気的条件を設定する必要がある。
しかしながら、このような条件設定は、超音波接合部433を変えるごとに、設定しなければならない。このため、超音波接合部433の厚さを制御することは、極めて煩雑で困難である。このように、特許文献1の方法では、キャビティ488の高さが制御困難であり、エアダンピング効果によるMEMS素子に対する耐衝撃性の向上が期待できない。
なお、特許文献1では、蓋体である配線基板420と、センサ本体であるマイクロカンチレバー444が形成されたMEMS基板411とを、ダスト環境の異なる別工程により製造している。このため、ダスト環境の異なる場所に移動するため工程が必要となり、製造工程が複雑となるとともに、製造時間が長時間化する。このように、超音波接合を利用する方法では、歩留り低下や工程の増加、さらには、コストの増大を招く虞もある。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、超音波の振動によるMEMS素子の損傷を防ぎ、容易に製造することのできるチップサイズパッケージおよびその製造方法を提供することにある。
本発明のチップスケールパッケージは、上記の課題を解決するために、センサ素子としてマイクロエレクトロメカニカルシステム素子(MEMS素子)を有するセンサ基板と、センサ基板と電気的に接続された第1封止基板とを備え、上記センサ基板と第1封止基板との間に、これらを互いに接着する第1接着層が形成されていることを特徴としている。
上記の構成によれば、センサ基板と第1封止基板とが、第1接着層を介して、互いに接着されている。この接着は、超音波接合ではなく、第1接着層(接着剤)による接着である。したがって、超音波の振動によるMEMS素子の損傷を防ぐことができる。
しかも、上記の構成では、センサ基板と封止基板との間隔を、超音波接合の場合のように複雑な超音波条件を設定することなく、第1接着層の厚さにより制御できる。第1接着層の厚さは、第1接着層を形成する接着剤の量により、容易に制御できる。したがって、超音波接合の場合に比べて、極めて簡便にチップスケールパッケージを製造できる。さらに、第1接着層が厚ければ、MEMS素子に対する衝撃を緩和できる。
上記チップスケールパッケージにおいて、上記第1接着層は、上記センサ基板と封止基板との間に、エアダンピング効果が得られる程度の空隙を有するように形成されていることが好ましい。
上記の構成によれば、センサ基板と封止基板との間に、第1接着層による空隙が形成されている。そして、この空隙は、エアダンピング効果が得られる程度のものである。ここで、「エアダンピング効果」とは、MEMS素子に衝撃が加わった際に、センサ基板と封止基板との間の空隙が、衝撃を緩和して、MEMS素子の耐衝撃性を高める効果のことである。したがって、この空隙により、MEMS素子の耐衝撃性を向上させることができる。
上記チップスケールパッケージにおいて、上記空隙の高さは、5〜100μmであってもよい。
上記の構成によれば、エアダンピング効果を得るための空隙の高さが、5〜100μmである。これにより、確実にエアダンピング効果による、MEMS素子の耐衝撃性を得ることができる。
上記チップスケールパッケージにおいて、第1接着層は、上記空隙を形成するためのビーズを含む構成であってもよい。
上記の構成によれば、第1接着層が、空隙を形成するためのビーズを含んでいる。これにより、エアダンピング効果を得るための空隙を、ビーズの大きさにより、容易に調整できる。なお、上記チップスケールパッケージでは、超音波接合を用いないため、製造中にこのビーズが破壊されたり、離脱したりすることはない。
上記チップスケールパッケージにおいて、上記封止基板は、上記センサ基板と電気的に接続するための再配線層と、その再配線層上に形成された外部端子とを備える構成であってもよい。
上記の構成によれば、封止基板が、再配線層と外部端子とを備えている。これにより、センサ基板と封止基板とが、再配線層によって互いに電気的に接続される。また、再配線層上に形成された外部端子により、外部との接続も可能である。この再配線層は、任意の形状に設計することが可能であるため、再配線層上の任意の位置に、電極等の外部端子を形成することができる。これにより、センサ基板の封止基板との接続部分のピッチに関係なく、再配線層上の任意の位置に、外部端子を形成することができる。したがって、外部端子の設計の自由度が、極めて高くなる。
上記チップスケールパッケージにおいて、上記センサ基板は、上記第1封止基板との間に、上記MEMS素子を挟持する第2封止基板を備え、上記第2封止基板とMEMS素子との間に、これらを互いに接着する第2接着層が形成されている構成であってもよい。
上記の構成によれば、センサ基板が有する第2封止基板と、第1封止基板とにより、MEMS素子が挟持される。さらに、第2封止基板とMEMS素子とは、第2接着層を介して接着されている。これにより、第1接着層と同様に、第2接着層により、MEMS素子に対する衝撃を緩和することができる。したがって、MEMS素子の両面からの衝撃を緩和することができ、MEMS素子の耐衝撃性をより強固なものとすることができる。
なお、第2封止基板は、集積回路を搭載した基板であってもよい。これにより、より複雑で高度な機能を有するチップスケールパッケージングを、簡便な工程で製造することができる。
上記チップスケールパッケージにおいて、上記第2接着層は、可撓性を有する構成であってもよい。
上記の構成によれば、第2接着層として、可撓性を有する接着剤が用いられるため、MEMS素子に対する衝撃の緩和効果を高めることができる。
上記チップスケールパッケージにおいて、上記マイクロエレクトロニカルシステム素子、第1封止基板、および第2封止基板が、同一の熱膨張係数を有する材料からなる構成であってもよい。
上記の構成によれば、センサ基板および封止基板を構成する、マイクロエレクトロニカルシステム素子、第1封止基板、および第2封止基板が、同一の熱膨張係数を有する材料(例えば、同一材料)から形成されている。これにより、チップスケールパッケージの製造時に、これらの部材に、熱膨張係数の差による応力が発生することを防ぐことができる。
上記チップスケールパッケージにおいて、上記第1接着層は、導電性を有する構成であってもよい。
上記の構成によれば、第1接着層が、導電性を有する材料から形成された、導電性接着層である。これにより、この導電性接着層は、センサ基板1と封止基板とを電気的に接続するとともに、センサ基板1と封止基板2bとを接着する機能を果たす。従って、製造工程を簡略化することができる。
本発明のチップスケールパッケージの製造方法は、上記の課題を解決するために、センサ素子としてMEMS素子を有するセンサ基板と、センサ基板と電気的に接続される封止基板とを、第1接着層を介して、互いに接着する接着工程を含むことを特徴としている。
上記の構成によれば、上記のチップスケールパッケージを容易に製造することができる。また、上記の構成では、超音波接合を用いないため、煩雑な条件設定を行うこと必要がない。また、センサ基板と封止基板との接続を、ダスト環境の異なる場所に移動することなく同じ場所で行うことができる。したがって、簡便な工程で、歩留り低下やコスト増大のない、チップスケールパッケージ製造できる。
本発明のチップスケールパッケージは、以上のように、センサ基板と第1封止基板との間に、これらを互いに接着する第1接着層が形成されている構成である。それゆえ、超音波の振動によるMEMS素子の損傷を防ぐことができるという効果を奏する。さらに、超音波接合の場合に比べて、極めて簡便にチップスケールパッケージを製造できる。
以下、図1〜図6に基づき、本発明の実施形態について説明する。なお、本発明は、これに限定されるものではない。
〔実施の形態1〕
図1(a)および図1(b)は、本実施形態の電子部品パッケージ(単に「パッケージ」という)100の断面図である。
図1(a)および図1(b)は、本実施形態の電子部品パッケージ(単に「パッケージ」という)100の断面図である。
パッケージ(チップスケールパッケージ)100は、センサ基板1および封止基板2を備えており、センサ基板1上に、第1接着層22を介して、封止基板2が積層された構造である。
センサ基板1は、センサ素子としてMEMS素子を有する基板である。本実施形態では、センサ基板1は、MEMS素子として加速度センサ101を有するシリコン基板20である。加速度センサ101は、第2接着層21により、シリコン基板20上に接着されている。
加速度センサ101は、カバーガラス16の一方の面に形成されたシリコン層8およびピエゾ抵抗素子14と、カバーガラス16の他方(反対)の面に形成された電極パッド15を備えている。
シリコン層8は、カバーガラス16の中央部に設けられた錘部11,カバーガラス16の両端部の支持部12,および、錘部11と錘部11との間の可撓部13を備え、これら各部が一体的に形成された構造である。支持部12のシリコン基板20方向の厚さは、錘部11および可撓部13よりも厚くなっている。そして、支持部12とシリコン基板20との間に形成された第2接着層21により、シリコン基板20と加速度センサ20とが互いに接着される。このため、シリコン層8の中央部には、支持部12,可撓部13および第2接着層21およびシリコン基板20により囲まれた空隙が形成されている。なお、シリコン層8には、図示しない、酸化シリコン(SiO2)膜が形成されている。
ピエゾ抵抗素子14は、加速度センサ101の加速度検出部となる。ピエゾ抵抗素子14は、可撓部13に形成されている。
電極パッド15は、封止基板2と電気的に接続するためのものである。電極パッド15は、カバーガラス16における、支持部12の領域の反対側に設けられる。
この加速度センサ101に、加速度に比例した外力が加えられると、支持部12に対して錘部11が動き、それに伴って可撓部13が変形する。その結果、ピエゾ抵抗素子14に加えられる応力が変化し、抵抗値が変化する。ピエゾ抵抗素子14の抵抗変化は微小であるため、可撓部13上に4個のピエゾ抵抗素子14を配してホィートストンブリッジ回路を構成し、この抵抗変化を電圧変化として検出する。
封止基板2は、センサ基板1を封止する基板である。図1では、センサ基板1(より詳細にはカバーガラス16)の電極パッド15が形成された面が、封止基板2により覆われている。封止基板2は、第1接着層22により、センサ基板1と接続されている。
封止基板2は、シリコン基板23,第1配線層25,第2配線層26,および,ハンダボール27を備えている。
シリコン基板23は、封止基板2の土台となるものである。シリコン基板23は、集積回答が搭載されていてもよい。シリコン基板23は、センサ基板1の電極パッド15に対応する位置に、開口部を有する。封止基板2のシリコン基板23は、センサ基板1のシリコン基板20と対向しており、シリコン基板20および23の間に、加速度センサ101が挟持し、封止される構造となっている。つまり、シリコン基板20は加速度センサ101を封止するための下方封止用基板、シリコン基板23は加速度センサ101を封止するための上方封止用基板である。
なお、シリコン基板23に変えて、プラスチック基板、ガラス基板等を用いることもできる。また、シリコン基板23の厚さは、特に限定されるものではない。シリコン基板23の厚さは、例えば、100〜500μmであることが望ましい。
第1配線層25は、少なくともシリコン基板23の開口部を埋めるように形成されている。第1配線層25は、シリコン基板23の裏側(センサ基板1側)から、突出した突出部を有する。この突出部が、センサ基板1の電極パッド15に接続されている。このため、この突出部分には、第1接着層22は形成されない。
第2配線層26は、第1配線層25のシリコン基板23の表側(センサ基板1と反対側)の表面を覆うように形成されている。
なお、第1配線層25は開口部に沿って形成されているため、その表面は平坦ではない。しかし、第1配線層25上に第2配線層26が積層されることにより、第2配線層26の表面は平坦となっている。第1配線層25および第2配線層26の2層構造からなる再配線層を構成する。
ハンダボール27は、封止基板2の外部端子(すなわちパッケージ100の外部端子)となるものであり、第2配線層26上の任意の位置に形成されている。ハンダボール27により、パッケージ100は、外部との電気的な接続が可能となる。また、ハンダボール27は、第1配線層25および第2配線争26からなる再配線層を介して、センサ基板1の電極パッド15に電気的に接続される。すなわち、封止基板2とセンサ基板1とが、電気的に接続される。
なお、封止基板2の表面(ハンダボール27側の面)は、保護膜26により保護されている。ただし、ハンダボール27の表面は、保護膜26から露出されている。
ここで、本実施形態のパッケージ100の特徴部分について説明する。
特許文献1では、センサ基板(図8のMEMS基板411)と封止基板(図8の配線基板420)とが、超音波接合により接合されている(超音波接合部433)。しかしながら、超音波接合では、超音波の振動により、MEMS素子が損傷を受ける。さらに、超音波接合では、超音波条件の設定が複雑であるため、超音波接合部433の厚さの制御が困難である。このため、エアダンピング効果によるMEMS素子の耐衝撃性を向上が期待できない。
そこで、本実施形態のパッケージ100では、センサ基板1と封止基板2とが、これらの基板の間に形成された第1接着層22により互いに接合されている。この接合は、超音波接合ではなく、第1接着層22(接着剤)による接合である。したがって、超音波の振動による加速度センサ101の損傷を防ぐことができる。さらに、超音波接合を用いないため、煩雑な条件設定を行うことなく、簡便な工程で、パッケージ100を製造できる。
しかも、パッケージ100では、センサ基板1と封止基板2との間隔を、超音波接合の場合のように複雑な超音波条件を設定することなく、第1接着層22の厚さにより制御できる。第1接着層22の厚さは、第1接着層22を形成する接着剤の量により、容易に制御できる。したがって、超音波接合の場合に比べて、極めて簡便にパッケージ100を製造できる。さらに、第1接着層22が厚ければ、加速度センサ101に対する衝撃を緩和できる。
また、特許文献1では、超音波接合を用いるため、エアダンピング効果によりMEMS素子の耐衝撃性を得るには、超音波条件を設定する必要がある。しかし、超音波条件の設定は、極めて煩雑であり、エアダンピング効果を得るための空隙(超音波接合部433の間隔)を制御することは困難である。このため、超音波接合の場合、エアダンピング効果によるMEMS素子に対する耐衝撃性の向上が期待できない。
これに対し、パッケージ100では、第1接着層22は、シリコン基板23および加速度センサ101のカバーガラス16により囲まれる領域に、空隙Gが形成されるようになっている。そして、この空隙Gは、エアダンピング効果が得られる程度のものである。ここで、「エアダンピング効果」とは、加速度センサ101に衝撃が加わった際に、センサ基板1と封止基板2との間の空隙Gが、衝撃を緩和して、加速度センサ101の耐衝撃性を高める効果のことである。したがって、この空隙Gにより、加速度センサ101の耐衝撃性を向上させることができる。
この空隙Gの高さ(厚さ)は、エアダンピング効果が得られる程度のものであれば、特に限定されるものではない。この空隙Gの高さは、例えば、5μm〜100μmであることが好ましい。これにより、確実にエアダンピング効果による、加速度センサ101の耐衝撃性を得ることができる。さらに、この範囲では、パッケージ100の薄型化も実現できる。なお、空隙Gの高さは、第1接着層22の厚さに依存する。
また、エアダンピング効果が得られるか否かは、例えば、加速度センサ101を、所定の高さから自由落下させたときの耐衝撃性の測定により判定することができる。例えば、厚さ100mmの板に、1mの高さから加速度センサ101を自由落下させた場合の耐衝撃性を測定すると、この落下により、約1500〜2000Gの衝撃が、加速度センサ101に加えられる。エアダンピング効果は、このような耐衝撃性の測定前後において、加速度センサ101の特性を比較することによって、その特性に影響がない範囲のものを、エアダンピング効果有りと確認できる。なお、エアダンピング効果が得られるか否かの判定値は、目的とする加速度センサ101の機能(特性)に応じて設定すればよく、その機能(特性)を果たすものを、エアダンピング効果有りと判定すればよい。また、加速度センサ101の機能(特性)を果たすか否かは、任意に設定すればよい。
また、パッケージ100では、空隙Gを確実に形成するため第1接着層22に、ビーズが混入されている。すなわち、エアダンピング効果を得るための空隙Gの高さは、第1接着層22に含まれるビーズの大きさにより、調整されている。このように、第1接着層22にビーズが含まれていれば、空隙Gの高さを容易に調整できる。パッケージ100では、超音波接合を用いないため、製造中にこのビーズが破壊されたり、離脱したりすることはない。
なお、空隙Gの高さの調整は、ビーズを用いる方法に限定されるものではなく、例えば、球形の固体の混入などの方法などであってもよい。
また、パッケージ100では、封止基板2は、センサ基板1と電気的に接続するための再配線層30と、その再配線層30上に形成されたハンダボール27とを備えている。
これにより、センサ基板1の電極パッド15と封止基板2とが、再配線層30によって互いに電気的に接続される。また、再配線層30上に形成されたハンダボール27により、外部との接続も可能となる。この再配線層30は、任意の形状に設計することが可能であるため、ハンダボール27は、再配線層30上の任意の位置に、形成することができる。これにより、センサ基板1の電極パッド15のピッチに関係なく、再配線層30上の任意の位置に、ハンダボール27を形成することができる。したがって、ハンダボール27の設計の自由度が、極めて高くなる。すなわち、ハンダボール27のピッチは、加速度センサ101の電極パッド15のピッチにより一意的に決まるものではなく、再配線層30の範囲で(つまりパッケージ100のチップサイズの範囲で)、ハンダボール27の設計に自由度がある。言い換えれば、ハンダボール27のピッチを調整することにより、実質的に、電極パッド15のピッチを調整することが可能となる。
また、パッケージ100では、センサ基板1がシリコン基板23を備えており、加速度センサ101が、シリコン基板20および23間に挟持されている。そして、シリコン基板20と加速度センサ101とは、第2接着層21により、互いに接着されている。これにより、第1接着層22と同様に、第2接着層21により、加速度センサ101に対する衝撃を緩和することができる。したがって、加速度センサ101の両面からの衝撃を緩和することができ、加速度センサ101の耐衝撃性をより強固なものとすることができる。
第2接着層21により、加速度センサ101の耐衝撃性を得るには、第2接着層21が、可撓性を有することが好ましい。すなわち、第2接着層21が、可撓性を有する接着剤からなることが好ましい。このような、可撓性を有する接着剤は、例えば、可撓性の接着剤は、例えば、シリコンゴム系,エポキシ系等である。このような、可撓性を有する接着剤を用いれば、加速度センサ101に対する衝撃の緩和効果を高めることができる。さらに、可撓性を有する接着剤を用いれば、製造工程中およびパッケージ100の使用中の熱ストレスを、緩和することも可能である。
なお、第1接着層22は、例えば、フォトリソグラフィ技法によって形成される場合、絶縁性と感光性とを有するブロック共重合ポリイミド系樹脂から形成できる。一方、スクリーン印刷技法によって形成される場合、第1接着層22は、絶縁性を有するブロック共重合ポリイミド系樹脂から形成できる。
一方、第2接着層21は、ダイボンドテープを用いた接着を行う場合、例えば、熱可塑性樹脂(ポリイミド系樹脂、およびアクリル系樹脂等)と、熱硬化性樹脂(エポキシ系樹脂およびフェノール系樹脂等)とを成分にする、ポリマーアロイ型接着剤を用いたテープを用いることができる。ここで、ポリマーアロイ型接着剤は、通常は粘着性がなく、例えば、100℃〜160℃で加熱することによって粘着性を示すようになる。一方、ダイボンドペーストによる接着を行う場合、第2接着層21は、ゴム、ゲル状のシリコン樹脂、又はエポキシ樹脂等を用いることができる。このような樹脂は、製造工程中に生じる熱によって粘着性が生じ、冷却により強固な接合性が生じる構造に変化する。このため、製造工程中の熱ストレスを緩和する効果がある。
また、パッケージ100では、センサ基板1の加速度センサ101(シリコン層8)およびシリコン基板23、および、封止基板2のシリコン基板20が、いずれも同一材料のシリコン(Si)から構成されている。すなわち、加速度センサ101と、シリコン基板20および23との、熱膨張係数は同じになる。このように、センサ基板1および封止基板2を、同一熱膨張係数の材料から構成すれば、パッケージ100の製造時に、これらの部材に、熱膨張係数の差による応力が発生することを防ぐことができる。これにより、その応力による製品の劣化(損傷)を防ぐことができる。なお、これらの部材は、略同一の熱膨張係数を有する材料から構成すれば、同一材料でなくても同様の効果が得られる。
次に、パッケージ100の製造方法の一例を説明する。図2(a)〜図2(c)、および、図3(a)〜図3(e)は、パッケージ100の製造工程断面図である。
パッケージ100は、センサ基板1および封止基板2とをそれぞれ製造し、これらの基板を第1接着層により接着する(接着工程)ことにより、製造できる。図1(b)のパッケージ100は、図1(a)に示すように、複数のパッケージ100を、図1(a)の破線矢印箇所でダイシングすることにより製造される。
まず、図2(a)〜図2(c)に示すように、加速度センサ101を製造する(センサ形成工程)。
具体的には、まず、加速度センサ101を構成するためのSOIウエハには、厚さ400〜600μmのシリコン基板10を準備する(図2(a))。シリコン基板10上には、厚さ3〜20μmのシリコン層8が形成されており、シリコン層8上に、厚さ1〜2μmの酸化シリコン(SiO2)層が、形成されている。なお、シリコン基板10とシリコン層8との間にも、図示しない酸化シリコン層が形成されている。
次に、シリコン基板10の一方の面(シリコン層8側の面)に、ピエゾ抵抗素子14,電極パッド15,およびカバーガラス16を形成する(図2(b))。すなわち、シリコン基板10にフォトレジストでパターニングを行った後に、シリコン層8にボロン注入を行なう。ここでは、ボロン注入を、0.5×1018原子/cm3〜3×1018原子/cm3の注入量で行なった。次に、N2アニールを行なう。N2アニールの条件は、例えば、950〜1100℃、8〜12時間で行なう。そして、シリコン層8にピエゾ抵抗素子14を作製後、ピエゾ抵抗素子14に接続する電極パッド15を、金属スパッタとドライエッチング装置とを用いて形成し、カバーグラス16を形成する。これら複数個のピエゾ抵抗素子14は、加速度センサ101の加速度検出部となる。なお、注入条件およびアニールの条件は、特に限定されるものではない。
次に、フォトリソ技術とドライエッチング装置とを用いて、図2(b)のシリコン基板10をシリコン層8とは反対の面に、可撓部13と錘部11、支持部12とを形成する(図2(c))。ここでは、シリコン層8の表面に存在する酸化シリコン層がエッチングストッパーとなる。このため、エッチングされるのはシリコン基板10及びシリコン層8である。ピエゾ抵抗素子14を作製した面を下にして、SOIウエハ(シリコン基板10)をプラズマ中での成膜条件の不均一化を調整するためのダミー基板(図示せず)に接着し、SF6(六フッ化硫黄)ガスと酸素とを導入したプラズマ内でシリコン板10の約600μmをプラズマエッチングする。こうして、加速度センサ101が製造される(図2(c))。
次に、図3(a)〜図3(e)に基づき、このように製造した加速度センサ101を用いたパッケージング100の製造工程を説明する。
図2(c)の加速度センサ101の支持部12の裏面(ピエゾ抵抗素子14形成面とは反対の面)に、第2接着層21を貼付し、下方封止用基板となるシリコン基板20を接着する(図3(a))(下方封止用基板貼付工程)。ここでは、熱膨張係数の差による応力の発生を防ぐためにで、加速度センサ101と同一材料のシリコン基板20を用いる。この場合、シリコン基板20の厚さは、後述するシリコン基板23と加速度センサ101の厚さとによって制限される。シリコン基板20の厚さは、例えば、通常取り扱う基板の厚さから考慮して100〜500μmが望ましい。
第2接着層21にダイボンドテープを用いる場合、第2接着層21は、例えば、熱可塑性樹脂(ポリイミド系樹脂、アクリル系樹脂等)と熱硬化性樹脂(エポキシ系樹脂、フェノール系樹脂等)とを成分にするポリマーアロイ型接着剤を用いたテープである。ここで、ポリマーアロイ型接着剤は、通常は粘着性がなく、例えば、100℃〜160℃で加熱することによって粘着性を示すようになる。一方、第2接着層21にダイボンドペーストを用いる場合は、第2接着層21は、ゴム、ゲル状のシリコン樹脂、又はエポキシ樹脂等を用いる。これは、工程中に生じる熱によって粘着性が生じ、冷却により強固な接合性が生じる構造によって工程中の熱ストレスを緩和する効果があるためである。
次に、加速度センサ101のカバーガラス16上に、第1接着層22を形成する。第1接着層22は、支持部12の領域に、電極パッド15を覆うように形成する。すなわち、第1接着層22は、空隙Gを形成するため、錘部11および可撓部13の領域には形成しない(図3(b))(上方封止用基板貼付工程)。その後、第1接着層22により、シリコン基板23を接着する。
例えば、第1接着層22をフォトリソグラフィ技法によって形成する場合、第1接着層22は絶縁性と感光性とを有するブロック共重合ポリイミド系樹脂を用い、スクリーン印刷技法によって形成される場合、第1接着層22は絶縁性を有するブロック共重合ポリイミド系樹脂を用いる。具体的には、フォトリソグラフィ技法では、加速度センサ101表面全域に絶縁性と感光性とを有するブロック共重合ポリイミド系樹脂を塗布し、レチクル等のガラスマスクを使用して露光した後に現像することでパターニングを行う。また、スクリーン印刷技法では、絶縁性を有するブロック共重合ポリイミド系樹脂そのものを、孔の開いたマスクを使用して印刷することでパターニングする。これらのブロック共重合ポリイミド系樹脂は、既にイミド化されており、250℃以下の温度で硬化させることが可能である。このため、いずれの技法を用いる場合でも、第1接着層22は、パターニング直後には硬化しておらず、実装時の熱で第1接着層22が溶融する。これにより、溶融した第1接着層22が、開口部を有するシリコン基板23の対向主面との接着を行い、冷却されると、第1接着層22が硬化してシリコン基板23の対向主面と強固な接合を形成する(図3(c))。
なお、第1接着層22の中には直径5〜80μmのビーズを混入し、シリコン基板23と加速度センサ101の間隔(第1接着層22と加速度センサ101とシリコン基板23とで囲まれた空隙G)が、エアダンピング効果が大きく得られる5〜100μmになるようにする。
次に、シリコン基板23の開口部を埋めるように、第1配線層24および第2配線層25からなる再配線層30を形成する(図3(d)。再配線層30は、公知技術により形成できる。具体的には、まず、加速度センサ101上面(シリコン基板23側の面)に第1再配線層24となる銅/チタン(Cu/Ti)スパッタを行い、任意の形状に加工する。それから、レジストを塗布し、ビア及び再配線形成領域が露出するように、レジスト膜をパターニングし、レジストマスクを得る。次いで、このレジストマスクの存在下、第2再配線層25となる銅(Cu)めっきを行う。これにより、第1再配線層24と第2再配線層25からなる再配線層30により形成された、Cuを充填したビア及び再配線が得られる。このめっき工程では、必要に応じて、その他の配線や電極などを形成してもよい。
次に、再配線層30(つまり第2配線層25)上にハンダボール27を形成する(金属電極形成工程)。そして、ハンダボール27以外の領域に保護膜26を形成する(図3(e))(保護膜形成工程)。これにより、パッケージ100が製造される。ハンダボール27および保護膜26の形成は、公知の方法により行うことができる。
このようにして製造されたパッケージ100は、図1(a)のように、複数のパッケージ100が、ウエハーレベルで製造される。最後に、これら複数のパッケージ100をダイシングにより個別のパッケージング100に分割する(ダイシング工程)。
以上のようにして、本実施形態のパッケージ100を製造することができる。
以下、〔実施の形態2〕〜〔実施の形態4〕により、別のチップスケールパッケージについて説明する。なお、以下の実施形態では、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。また、各実施形態では、主に、特徴的構成について説明する。
〔実施の形態2〕
図5(g)は、本実施形態のパッケージ100aの断面図である。
図5(g)は、本実施形態のパッケージ100aの断面図である。
パッケージ100aは、封止基板2aが実施の形態1の封止基板2とは異なる。
すなわち、封止基板2aは、半導体基板41,Alパッド42,酸化シリコン(SiO2)層43,絶縁層46,貫通電極47,およびハンダボール27を備えている。特に、実施の形態1の封止基板2では再配線層30が形成されているのに対し、本実施形態の封止基板2aでは再配線層30の代わりに、貫通電極47が形成されている。なお、半導体基板41はシリコン基板23に対応し、酸化シリコン層43および絶縁層46は保護膜26に対応している。
パッケージ100aでは、再配線層30を形成せず、貫通電極47が形成されている。
その他の構成については、本実施形態においても実施の形態1と同様の構成であるため、同様の効果を奏する。
次に、パッケージ100aの製造方法を説明する。図4(a)〜図4(h)および図5(a)〜図5(g)は、本実施形態のパッケージ100aの製造工程断面図である。
まず、図4(a)〜図4(c)に示すように、図2(a)〜図2(c)の工程と同様にして、加速度センサ101を製造し、加速度センサ101の一方の面に第1接着層22を形成し、他方の面に第2接着層21によりシリコン基板20を接着する。
次に、加速度センサ101とは別に、図4(d)〜図4(h)および図5(a)〜図5(d)に示すように、封止基板2aを形成する。
具体的には、まず、集積回路を搭載する半導体基板41上の任意の位置にAlパッド42を形成し、それ以外の領域にAlパッド42を覆うように、酸化シリコン層43を形成する(図4(d))。
次に、酸化シリコン層43をレジストマスクとして、酸化シリコン層43側から反応性イオンエッチング(RIE;Reactive Ion Etching)により、半導体基板41に100μmの深さの貫通孔44を形成する(図4(e))。
次に、図4(e)の構造の表面に、絶縁膜45を形成する。この工程は、貫通孔44の側壁に、絶縁膜45を形成するための工程である(図4(f))。これにより、貫通孔44には絶縁膜45からなる孔内絶縁膜が形成される。絶縁膜45は、電着によるポリイミド、若しくは化学的成膜法(CVD(Chemical Vapor Deposition)法)によるSiO2膜等、他の材質および方法で形成することができる。
このように貫通孔44内に絶縁膜45を形成した後、Alパッド42が露出するまで、絶縁膜45および酸化シリコン層43を、RIE法によりエッチングする(図4(g))。
次に、貫通孔44以外の領域に、貫通孔44とALパッド42の一部とが露出するように、絶縁膜46を形成する。続いて、絶縁膜46を含む全域に、貫通電極47を形成する(図4(h))。絶縁膜46は、図4(e)の絶縁膜45と同様にして行うことができる。貫通電極47の材料としては、例えばCuを用いることができるが、他の材質であっても良い。
次に、絶縁膜46が露出するまで、貫通電極47をエッチバックする。エッチバックは、絶縁膜46と貫通電極47との表面が、平坦になるようにする(図5(a))。
次に、図5(a)の工程で平坦にした面(半導体基板41の素子側の面)に、接着層48により、基台49を仮接着する。これにより、後続の研削工程が行いやすくなる(図5(a)。
なお、基台49は、後続の研削工程後に除去するので、接着層48としては光や熱などによって容易に剥がれるものを用いる。基台49としては、シリコン等の半導体ウエハを用いることができ、接着層48としては、エポキシ系接着剤を用いることができる。接着層48は、光や熱などによって容易に剥がれる条件を満たすものなら他の材質のものを用いても良い。
次に、半導体基板41の裏側(素子側と反対の面;図5(b)の下側)から、裏面研削によって半導体基板41の裏面から貫通電極47を露出させる。ここでは、半導体基板41の厚さが、100μm程度まで薄くし、貫通電極47を突出させた(図5(c))。
続いて、研削痕を除去するために、化学的機械研磨(CMP;Chemical Mechanical Polishing)又はRIEを行う(図5(d))。
次いで、図4(c)の加速度センサ101の電極パッド15形成面と、図5(d)で形成した半導体ウエハの裏面(研削面)とを、第1接着層22により接着する(図4(j))。本実施形態でも、第1接着層22の中には直径5〜80μmのビーズを混入し、半導体基板41と加速度センサ101のカバーガラス16と第1接着層22とにより形成される空隙Gを、エアダンピング効果が大きく得られる5〜100μmになるようにする。
その後、集積回路が搭載された半導体基板41の素子側に仮接着された基台49を、光や熱などによって剥離し、洗浄して接着層4を除去する(図5(f))。
次に、実施の形態1の図3(e)と同様に、貫通電極47上に、ハンダボール27を形成する(図5(g))。このようにして製造されたパッケージ100aは、複数のパッケージ100aが、ウエハーレベルで製造される。最後に、これら複数のパッケージ100aをダイシングにより個別のパッケージング100aに分割する。
以上のようにして、本実施形態のパッケージ100を製造することができる。
〔実施の形態3〕
図6(f)は、本実施形態のパッケージ100aの断面図である。
図6(f)は、本実施形態のパッケージ100aの断面図である。
パッケージ100bは、実施の形態1の構成と略同様であるが、実施の形態1の第1接着層22が、導電性接着層29である点が異なる。さらに、封止基板2bが実施の形態1の封止基板2とは異なる。
すなわち、導電性接着層29は、シリコン基板23の開口部に形成されている。導電性接着層29は、例えば、後述のようにエポキシ系樹脂に銀(Ag)粒子を混入した導電性接着剤から形成することができる。
また、実施の形態1の封止基板2ではシリコン基板23の開口部に第1配線層25が形成されていたのに対し、本実施形態の封止基板2bでは、シリコン基板23の開口部に貫通電極47が形成されている。そして、封止基板2bでは、シリコン基板23上の貫通電極47を含む領域に、再配線層30が形成されている。
このように、パッケージ100bでは、導電性接着層29により、センサ基板1と封し基板2bとが接着されている。導電性接着層29は、電極パッド15と貫通電極47とを電気的に接続するとともに、センサ基板1と封止基板2bとを接着する機能を果たす。このため、実施の形態1のように、シリコン基板23の開口部から電極パッド15の位置には第1配線層24を突出させた突出部を形成する一方、その突出部以外の領域に第1接着層22を形成するような、複雑な工程が必要ではない。このため、製造工程を簡略化することができる。
次に、パッケージ100bの製造方法を説明する。図6(a)〜図6(f)は、本実施形態のパッケージ100bの製造工程断面図である。
まず、図6(a)および図6(b)に示すように、図2(a)および図2(b)と同様にして、センサ基板1を製造する。
次に、開口部に貫通電極47が形成されたシリコン基板28(前述のシリコン基板23に対応)の一方の面に、貫通電極47を含むように導電性接着層29を形成する(図6(c))。ここでは、導電性接着層29として、エポキシ系樹脂に銀(Ag)粒子を混入した導電性接着剤を貼付した。なお、貫通電極47の位置および導電性接着層29の位置は、加速度センサ101の電極パッド15の位置にあわせ、貫通電極47の部分に導電性接着剤29を貼付する。また、シリコン基板28は、貫通電極付き上方封止用基板ともいえる。シリコン基板28は、シリコン基板23と同様に、プラスチック基板、ガラス基板等を用いることもできる。また、シリコン基板28は、集積回路が搭載されていてもよい。
次に、導電性接着剤29を貼付したシリコン基板28と、加速度センサ101とを圧着する(図6(d))。
次に、貫通電極47を含む領域に、第1配線層24および第2配線層25からなる再配線層30を形成する(図6(e))。この工程は、図3(d)の工程に対応し、同様にして行うことができる。具体的には、まず、加速度センサ101の上面に第1再配線層24となるCu/Tiスパッタを行い、任意の形状に加工した第1配線層24を形成する。そして、シリコン基板28にレジストを塗布し、レジスト膜をパターニングし、レジストマスクを得る。次いで、このレジストマスクの存在下、第2再配線層25となるCuめっきを行い、第1再配線層24と第2再配線層25からなる再配線層30を形成する。これにより、再配線層30および貫通電極47が、Cuを充填したビア及び再配線となる。この工程では、必要に応じて、その他の配線や電極などを形成しても良い。
続いて、前記実施の形態1と同様に、第2配線層25の任意の位置にハンダボール27を形成し、それ以外の領域に、ハンダボール27の表面が露出するように、保護膜26を形成する(図6f)。このようにして製造されたパッケージ100bは、複数のパッケージ100bが、ウエハーレベルで製造される。最後に、これら複数のパッケージ100bをダイシングにより個別のパッケージング100bに分割する。
以上のようにして、本実施形態のパッケージ100bを製造することができる。
〔実施の形態4〕
図7(e)は、本実施形態のパッケージ100cの断面図である。
図7(e)は、本実施形態のパッケージ100cの断面図である。
パッケージ100cは、実施の形態3の構成と略同様であるが、パッケージ100cは再配線層30を有さず、貫通電極47とハンダボール27とが直接接続されている点が異なる。
このように、パッケージ100cでは、再配線層30を有さず、貫通電極47とハンダボール27とが直接接続されているため、製造工程を簡略化することができる。
次に、パッケージ100cの製造方法を説明する。図7(a)〜図7(e)は、本実施形態のパッケージ100cの製造工程断面図である。
図7(a)〜図7(d)は、実施の形態3の図6(a)〜図6(d)に対応するため、説明を省略する。
図7(d)のようにシリコン基板28とセンサ基板1とを導電性接着層29により接着した後、貫通電極47を含む領域に、ハンダボール27を形成する。この場合、ハンダボール27が、貫通電極47を覆っているため、シリコン基板28表面に絶縁層を形成する必要はない。このようにして製造されたパッケージ100cは、複数のパッケージ100cが、ウエハーレベルで製造される。最後に、これら複数のパッケージ100cをダイシングにより個別のパッケージング100cに分割する。
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、超音波の振動によるMEMS素子の損傷を防ぎ、容易に製造することができるため、MEMS素子などの機能素子を搭載した情報通信、自動車、家電製品、産業機械などの分野で用いられる電子デバイスの製造に好適に利用することができる。
1 センサ基板
2,2a,2b,2c 封止基板(第1封止基板)
20 シリコン基板(第2封止基板)
21 第2接着層
22 第1接着層
24 第1再配線層
25 第2再配線層
27 ハンダボール(外部端子)
29 導電性接着層(第1接着層)
30 再配線層
100,100a,100b,100c パッケージ(チップスケールパッケージ)
101 加速度センサ(センサ素子,MEMS素子)
G 空隙
2,2a,2b,2c 封止基板(第1封止基板)
20 シリコン基板(第2封止基板)
21 第2接着層
22 第1接着層
24 第1再配線層
25 第2再配線層
27 ハンダボール(外部端子)
29 導電性接着層(第1接着層)
30 再配線層
100,100a,100b,100c パッケージ(チップスケールパッケージ)
101 加速度センサ(センサ素子,MEMS素子)
G 空隙
Claims (10)
- センサ素子としてマイクロエレクトロメカニカルシステム素子を有するセンサ基板と、
センサ基板と電気的に接続された第1封止基板とを備え、
上記センサ基板と第1封止基板との間に、これらを互いに接着する第1接着層が形成されていることを特徴とするチップスケールパッケージ。 - 上記第1接着層は、上記センサ基板と封止基板との間に、エアダンピング効果が得られる程度の空隙を有するように形成されていることを特徴とする請求項1に記載のチップスケールパッケージ。
- 上記空隙の高さは、5〜100μmであることを特徴とする請求項2に記載のチップスケールパッケージ。
- 第1接着層は、上記空隙を形成するためのビーズを含むことを特徴とする請求項2に記載のチップスケールパッケージ。
- 上記封止基板は、上記センサ基板と電気的に接続するための再配線層と、その再配線層上に形成された外部端子とを備えることを特徴とする請求項1に記載のチップスケールパッケージ。
- 上記センサ基板は、上記第1封止基板との間に、上記マイクロエレクトロメカニカルシステム素子を挟持する第2封止基板を備え、
上記第2封止基板とマイクロエレクトロメカニカルシステム素子との間に、これらを互いに接着する第2接着層が形成されていることを特徴とするチップスケールパッケージ。 - 上記第2接着層は、可撓性を有することを特徴とする請求項6に記載のチップスケールパッケージ。
- 上記マイクロエレクトロニカルシステム素子、第1封止基板、および第2封止基板が、同一の熱膨張係数を有する材料からなることを特徴とする請求項6に記載のチップスケールパッケージ。
- 上記第1接着層は、導電性を有することを特徴とする請求項1に記載のチップスケールパッケージ。
- センサ素子としてマイクロエレクトロメカニカルシステム素子を有するセンサ基板と、センサ基板と電気的に接続される封止基板とを、第1接着層を介して、互いに接着する接着工程を含むことを特徴とするチップサイズパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005196659A JP2007017199A (ja) | 2005-07-05 | 2005-07-05 | チップスケールパッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005196659A JP2007017199A (ja) | 2005-07-05 | 2005-07-05 | チップスケールパッケージおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007017199A true JP2007017199A (ja) | 2007-01-25 |
Family
ID=37754495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005196659A Pending JP2007017199A (ja) | 2005-07-05 | 2005-07-05 | チップスケールパッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007017199A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009063550A (ja) * | 2007-09-10 | 2009-03-26 | Rohm Co Ltd | 半導体センサ装置 |
JP2009074862A (ja) * | 2007-09-19 | 2009-04-09 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
WO2010004766A1 (ja) * | 2008-07-11 | 2010-01-14 | ローム株式会社 | Memsデバイス |
JP2011506106A (ja) * | 2007-12-07 | 2011-03-03 | エプコス アクチエンゲゼルシャフト | Memsパッケージおよび該memsパッケージの製造方法 |
US8227909B2 (en) | 2009-12-24 | 2012-07-24 | Shinko Electric Industries Co., Ltd. | Semiconductor package and method of manufacturing the same |
US20130329385A1 (en) * | 2012-06-12 | 2013-12-12 | Shinko Electric Industries Co., Ltd. | Electronic device |
JP2014197026A (ja) * | 2014-07-08 | 2014-10-16 | 横河電機株式会社 | 圧力センサおよびその製造方法 |
WO2014178163A1 (ja) * | 2013-05-01 | 2014-11-06 | ソニー株式会社 | センサデバイス及び電子機器 |
JP2016027349A (ja) * | 2015-10-30 | 2016-02-18 | 横河電機株式会社 | 圧力センサ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004340730A (ja) * | 2003-05-15 | 2004-12-02 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005169541A (ja) * | 2003-12-10 | 2005-06-30 | Hitachi Metals Ltd | 半導体装置およびその製造方法 |
-
2005
- 2005-07-05 JP JP2005196659A patent/JP2007017199A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004340730A (ja) * | 2003-05-15 | 2004-12-02 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005169541A (ja) * | 2003-12-10 | 2005-06-30 | Hitachi Metals Ltd | 半導体装置およびその製造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009063550A (ja) * | 2007-09-10 | 2009-03-26 | Rohm Co Ltd | 半導体センサ装置 |
JP2009074862A (ja) * | 2007-09-19 | 2009-04-09 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
US8674498B2 (en) | 2007-12-07 | 2014-03-18 | Epcos Ag | MEMS package and method for the production thereof |
JP2011506106A (ja) * | 2007-12-07 | 2011-03-03 | エプコス アクチエンゲゼルシャフト | Memsパッケージおよび該memsパッケージの製造方法 |
WO2010004766A1 (ja) * | 2008-07-11 | 2010-01-14 | ローム株式会社 | Memsデバイス |
JP5769964B2 (ja) * | 2008-07-11 | 2015-08-26 | ローム株式会社 | Memsデバイス |
US8227909B2 (en) | 2009-12-24 | 2012-07-24 | Shinko Electric Industries Co., Ltd. | Semiconductor package and method of manufacturing the same |
JP2013258281A (ja) * | 2012-06-12 | 2013-12-26 | Shinko Electric Ind Co Ltd | 電子装置 |
US20130329385A1 (en) * | 2012-06-12 | 2013-12-12 | Shinko Electric Industries Co., Ltd. | Electronic device |
US9179568B2 (en) * | 2012-06-12 | 2015-11-03 | Shinko Electric Industries Co., Ltd. | Electronic device |
WO2014178163A1 (ja) * | 2013-05-01 | 2014-11-06 | ソニー株式会社 | センサデバイス及び電子機器 |
JPWO2014178163A1 (ja) * | 2013-05-01 | 2017-02-23 | ソニー株式会社 | センサデバイス及び電子機器 |
US9666787B2 (en) | 2013-05-01 | 2017-05-30 | Sony Corporation | Sensor device and electronic apparatus |
JP2014197026A (ja) * | 2014-07-08 | 2014-10-16 | 横河電機株式会社 | 圧力センサおよびその製造方法 |
JP2016027349A (ja) * | 2015-10-30 | 2016-02-18 | 横河電機株式会社 | 圧力センサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
US9305842B2 (en) | Fabrication methods of chip device packages | |
KR100543481B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5045769B2 (ja) | センサ装置の製造方法 | |
JP2007017199A (ja) | チップスケールパッケージおよびその製造方法 | |
JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
US6077723A (en) | Method for fabricating a multi chip module with alignment member | |
TW587316B (en) | Semiconductor device and manufacturing method the same | |
US7298035B2 (en) | Semiconductor device and a method of assembling a semiconductor device | |
EP2006908B1 (en) | Electronic device and method of manufacturing the same | |
CN100426492C (zh) | 微电子封装件及其制造方法 | |
JP4752825B2 (ja) | 半導体装置の製造方法 | |
EP1749794A2 (en) | Electronic parts packaging structure and method of manufacturing the same | |
US7091062B2 (en) | Wafer level packages for chips with sawn edge protection | |
US8178957B2 (en) | Electronic component device, and method of manufacturing the same | |
JP2004055628A (ja) | ウエハレベルの半導体装置及びその作製方法 | |
US20110115036A1 (en) | Device packages and methods of fabricating the same | |
KR101067060B1 (ko) | 인캡슐화된 다이를 구비한 다이 패키지 및 그 제조방법 | |
KR20060088518A (ko) | 반도체 장치 및 그 제조 방법 | |
US9196571B2 (en) | Chip device packages and fabrication methods thereof | |
JP2006156436A (ja) | 半導体装置及びその製造方法 | |
JP4828515B2 (ja) | 半導体装置の製造方法 | |
JP2018067571A (ja) | 半導体装置およびその製造方法 | |
JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
Feil et al. | Ultra thin ICs and MEMS elements: techniques for wafer thinning, stress-free separation, assembly and interconnection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091208 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100406 Free format text: JAPANESE INTERMEDIATE CODE: A02 |